JPH0354831A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置及びその製造方法に関する． ［従来の技術］ ヘテロ接合バイボーラトランジスタ（以下、ＨＢＴ）は
、エミッタ領域の禁制帯幅をベース領域の禁制帯幅より
も大きくとることにより、ベースからエミッタへキャリ
アの注入を阻止すると同時にベースのドーピング漬度を
高くしてベース抵抗を低減できるため、トランジスタの
増幅率と動作速度を増大させることができる．このため
近年ＨＢＴの開発が盛んになってきた．例えば、　「電
子材料Ｊ１９８７年１月号ｐｐ．７１に示すようなＡ　
Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ系Ｈ　Ｂ　Ｔ
ＳＡｐｐｌｉｅｄＰｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ　ｖ
ｏｌ．５２　（１０），　ｐｐ．８２２　（１９８８）
に示すような　ＧａＡｓ／Ｓｉ系ＨＢＴ、　　　Ｉ　Ｅ
ＫＥＥｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ
　　　ｖｏｌ．　９　（４），　　１６５（１９８８）
，Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　　Ｌｅｔｔｅｒｓ
　　ｖｏｌ．５２　　（１１），ｐｐ．８９５　（１９
８Ｂ）等に示すような　Ｓ　ｉ　／　Ｇ　ｅ　Ｓ　ｉ系
Ｈ　Ｂ　Ｔ，　　ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖ
ｉｃｅ　Ｌｅｔｔｅｒｓ　ｖｏｌ．９　（２），　８７
　（１９８８）に示すようなβ−Ｓ　ｉ　Ｃ　／　Ｓ　
ｉ系ＨＢＴ等様々なＨＢＴの試作が行われている．［発
明が解決しようとする課題］ Ａ　Ｉ　Ｇ　ａ　Ａ　Ｓ／　Ｇ　ａ　Ａ　Ｅ３系等の化
合物半導体ＨＢＴでは、ワイドバンドギャップエミッタ
の作製に、分子線気相成長法（ＭＢＥ）、有機金属化学
気相成長法（ＭＯＣＶＤ）等を用いて結晶性の高いエミ
ツタを作製しているので高性能のＨＢＴを作製可能な反
面、既存のＳｉ半導体プロセスとは馴染み難く、作製装
置も高価であるという問題点を有していた．　　一方、
　　１９Ｂ？　１ＥＤＭ　ＴｅｃｈｎｉｃａｌＤｉｇｅ
ｓｔ　ｐｐ．１８６−１９３、　　　１９８４　ＩＥＤ
Ｍ　ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ　ｐｐ．７４６等
に示すように、ワイドバンドギャップエミッタを、非晶
買Ｓｉ、非晶質ＳｉＣや微結晶Ｓｉで作製する試みもあ
る．この試みでは非晶買Ｓｉ、非晶買ＳｉＣや微結晶Ｓ
ｉの作製をプラズマＣＶＤ法を用いているので比較的安
価にＨＢＴを作製できる．しかし、以上のＳｉ系ＨＢＴ
では、ベース層をイオン打ち込み法で作製しているので
、高不純物漬度のベース層を浅い接合で作製することが
難しく、高性能化への障害となっていた。

本発明は以上の問題点を解決するもので、その目的は低
コストで高性能のＨＢＴを提供することにある． ［課題を解決するための手段コ 本発明の半導体装置は、 エミッタ領域、ベース領域、コレクタ領域を有し、エミ
ッタ領域の禁制帯幅がベース領域の禁制帯幅よりも大き
い半導体装置において、ベース領域の半導体層を再結晶
化した薄膜半導体で構成することを特徴とする． 本発明の半導体装置の製造方法は、 （１）前記薄膜半導体はアニールによる固相成長で再結
晶化することを特徴とする． （２〉前記薄膜半導体は、薄膜形或時に不純物が導入さ
れていることを特徴とする （３〉前記エミッタ領域と前記ベース領域が積層された
状態で前記固相成長アニールを行うことを特徴とする． （４）前記薄膜半導体は、プラズマ化学気相成長法また
は減圧化学気相成長法で成膜することを特徴とする． ［実施例］ 以下、第１図に基き本発明の半導体装置の製造方法を説
明する。本発明ではｎｐｎ型ＨＢＴの製造方法を例にと
り説明する． まず７Ω・ｃｍ（１１１）ｎ／ｎ”型Ｓｉ基板１００の
表面を熱酸化し、ＳｉＯ２膜１０１を形成する（第１図
−（ａ））．　　ベース領域に対応する場所のＳｉＯ２
膜をフォトエッチングで除き開口部を形成する（第１図
−（ｂ））．　　この上にプラズマ化学気相成長法（Ｐ
ＣＶＤ）ｐ”型非晶買シリコン（ａ−Ｓｉ）１０２を約
５００〜７００人成膜し、続いて成膜ガスを切り換えワ
イドバンドギャップエミッタとなるｎ゛型非晶質ＳｉＣ
　（ａ−ＳｉＣ）１０３を約５００〜ＩＯＯＯＡ成膜す
る（第１図−（ｃ））．ｐ−型ａ−Ｓｉ　　１０２の成
膜ガスにはＳｉＨａとＢ２Ｈ６の混合ガスを用い、ｎ″
型ａ−ＳｉＣ　　１０３の成膜ガスにはＳｉＨ４、ＣＨ
Ｊ、ＰＨ３の混合ガスを用いた．Ｂ及びＰ原子のドーピ
ング漬度はいずれも１×１０１１１以上の高漬度ドーピ
ングとなるようにガス流量比を調整した，　　ａ　−Ｓ
ｉ，ａ−ＳｉＣ層とも、周波数１３．５６ＭＨｚの高周
波を印加し、高周波電力は３　０　ｍ　Ｗ　／　ｃｍ２
、基板温度は１８０〜２５０゜Ｃである。基板温度が４
５０℃以上でａ−Ｓｉを成膜した場合は、膜中の水素含
有量が減るので、以下に述べるブリアニールの必要はな
くなるが、膜の緻密化を促進させるためにはブリアニー
ルを行った方が望ましい．ワイドバンドギャップエミッ
タには　　ａ　−ＳｉＣ以外に、非晶質窒化シリコン（
ａ−ＳｉＮ）、微結晶Ｓｉ（μｃ−Ｓｉ）等を用いるこ
ともできる，ａ−ＳｉＮの成膜にはＳｉＨａ、Ｎ２０　
（またはＮ２、Ｎ　Ｈ　３等）の混合ガスを用いる。ド
ーピングガスにはＰ　Ｈ　３を使う。μｃ−Ｓｉの成膜
は、ＳｉＨ４ガスをＨ２ガステ希釈し、　　３００ｍＷ
／ｃｍ’の高周波電力をかけて作製する。ドーピングガ
スはこの場合もＰＨ３を用いる，ＰＣＶＤの場合はａ−
Ｓｉ成膜直前にＨ２プラズマまたはＡｒプラズマ処理を
行えば、基板表面の清浄化と成膜とを連続的に行うこと
ができる，ａ−Ｓｉの成膜には減圧化学気相成長法（Ｌ
ＰＧＶＤ）を用いることも可能である，ＬＰＣＶＤの場
合は基板温度がなるべく低く成膜速度がなるべく速い条
件が適している。ａ−Ｓｉの原料ガスにＳ　ｉ　Ｈ　４
を用いる場合は５００〜５６０℃、Ｓｉ２Ｈｓを用いる
場合は３００〜５００℃が望ましい．基板温度がこれ以
上高くなると、堆積した膜が多結晶となり固相成長を妨
げるので望ましくない．ドーピングガスにはＰＣＶＤと
同様Ｂ２Ｈ６を用いる． 次いでｐ″ａ−Ｓｉをベース領域の形にバタニング後、
ｎ″ａ−ＳｉＣをエミッタ領域１０５の形にバタニング
する（第１図−（ｄ））．　　この状態で基板をＮ２中
４５０℃で３　０　ｍ　ｉ　ｎ．　　ブリアニールし、
膜中の水素を脱離させると同時に膜の緻密化を図る。ブ
リアニール後、　５００〜６００℃のＮ２中で８〜７２
時間アニールしてａ−Ｓｉ膜を固相成長させて再結晶化
させる（第１図一（ｅ））．アニール装置には石英管に
よる炉アニールがよい。

アニール雰囲気にはＮ２以外には、　Ｈ２、　Ａｒ，Ｈ
ｅ等が望ましいが、１ｘｌＯ−’〜ｌｘｌｏ一目Ｔｏｒ
ｒ程度の高真空中でアニールしてもよい．固相成長の初
期はＳｉ基板をシードとして、ベース領域開口部上のａ
−Ｓｉ膜の垂直方向に進むが、再結晶化領域がＳｉＯ２
膜上に到達すると横方向の固相成長が進む．　このよう
にしてｐ型再結晶化Ｓｉ領域１０４ができる，この領域
がベース領域となり、その膜厚はベース幅となる．この
上にＬＰＣＶＤでＳｉＯ２膜を成膜し、ついでコンタク
トホールをエッチングして作製する．最後に取り出し電
極１０７〜１０９を形成し、パタニングして完成となる
（第１図−（ｆ））．　電極材料にはＡ１、Ａｌ−Ｓｉ
−Ｃｕ．Ａｕ，’ｒｉ等の金属を用いる． 以上述べたように本発明の半導体装置の製造方法によれ
ば、ドーブトａ−Ｓｉを５００〜６００゜Ｃという低温
で固相成長させるので、７００Ａ程度という薄いベース
幅ながらきわめて急峻な不純物漬度分布を持つたベース
ーコレクタ接合を実現することが可能になる．ベース層
の接合深さは、ｐ型ａ−Ｓｉ薄膜の膜厚で決まり、しか
もベース中の不純物濃度は成膜時のドーピングガス流量
で決まるので、イオン打ち込み法と比較するとはるかに
簡単かつＭ密なベース漬度、ベース接合深さの制御が可
能である。不純物原子の活性化率は、固相成長が完了し
ている場合はほぼ１００％になる．更に、ＰＣＶＤ，Ｌ
ＰＣＶＤ法は共に大面積に均一にａ−Ｓｉ膜を成膜する
ことが可能なので、スルーブットも飛躍的に増大する。

またＰＣＶＤ法を用いる場合はａ−Ｓｉと、ａ−ＳｉＣ
（ａ−ＳｉＮ，　　μｃ−Ｓｉ）膜を連続して形成でき
るので、良好なベースーエミッタ間へテロ界面を容易に
実現できる． 本実施例ではｎｐｎトランジスタを例にとって説明した
が、Ｓｉ基板にｐ／ｐ”型ウェ八　あるいはｐウェル構
造を用いれば、ｐｎｐ型トランジス夕も同様に作製でき
るのはもちろんである．また本プロセスは、Ｓｉ系半導
体に限らすＧｅ．Ｓｉ−Ｇｅ等や、ＧａＡｓ、ＩｎＡｓ
等の化合物半導体プロセスにも適用可能である． ［発明の効果］ 本発明によれば、浅いベース厚ながらきわめて急峻なベ
ース漬度分布を持つたベースーコレクタ接合を容易に実
現できる．このため、理想的な薄ベース厚、高ベース温
度をもったＨＢＴを作製でき、ＨＢＴの高性能化、低コ
スト化に絶大な寄与を果たす．本プロセスは、従来のＳ
ｉ半導体プロセスとの適合性が高いので、ＨＢＴだけで
はなく、ＭＯＳ型トランシスタ、Ｂｉ−ＣＭＯＳＩＣ、
フォ・トトランジスタ、サイリスタ等の半導体素子全般
への応用が可能である．

【図面の簡単な説明】

第１図は本発明の半導体装置の製造工程を示す図．１０
０・・・・・・・・・ｎ　／　ｒ１″　Ｓｉ基板１０１
・・・・・・・・・熱酸化Ｓｉｏ２膜１０２・・・・・
・・・・ｐ″ａ−Ｓｉ膜Ｏ３・・・・・・・・・ｎ”ａ
−ＳｉＣ膜０４・・・・・・・・・ｐ゛再結晶化ＳｉＯ
５・・・・・・・・・エミッタ領域 ０　６・・・・・・・・・ＬＰＣＶＤ Ｏ７・・・・・・・・・ベース電極 ０８・・・・・・・・・エミッタ電極 ０９・・・・・・・・・コレクタ電極 ＳｉＯ２膜 以上

Claims (5)

【特許請求の範囲】
1. （１）エミッタ領域、ベース領域、コレクタ領域を有し
   、エミッタ領域の禁制帯幅がベース領域の禁制帯幅より
   も大きい半導体装置において、ベース領域の半導体層を
   再結晶化した薄膜半導体で構成することを特徴とする半
   導体装置。
2. （２）前記薄膜半導体はアニールによる固相成長で再結
   晶化することを特徴とする請求項１記載の半導体装置の
   製造方法。
3. （３）前記薄膜半導体は、薄膜形成時に不純物が導入さ
   れていることを特徴とする請求項１記載の半導体装置の
   製造方法。
4. （４）前記エミッタ領域と前記ベース領域が積層された
   状態で前記固相成長アニールを行うことを特徴とする請
   求項１記載の半導体装置の製造方法。
5. （５）前記薄膜半導体は、プラズマ化学気相成長法また
   は減圧化学気相成長法で成膜することを特徴とする請求
   項１記載の半導体装置の製造方法。