JPS63116465A - バイポ−ラトランジスタ - Google Patents
バイポ−ラトランジスタInfo
- Publication number
- JPS63116465A JPS63116465A JP61263368A JP26336886A JPS63116465A JP S63116465 A JPS63116465 A JP S63116465A JP 61263368 A JP61263368 A JP 61263368A JP 26336886 A JP26336886 A JP 26336886A JP S63116465 A JPS63116465 A JP S63116465A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- region
- semiconductor layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
在来の最も一般的な半導体であるＳｉでエミッタ領域を
形成し、Ｓｉより禁制帯幅（ギャップ）の小さい半導体
、例えば５ｉ−Ｇｅ系の半導体（Ｅ、＝０．６６〜Ｌ１
２ｅＶ）でベース領域を形成してナロウギャ・ツブベー
スのバイポーラトランジスタを提起し、高速用素子とし
て用いる。
形成し、Ｓｉより禁制帯幅（ギャップ）の小さい半導体
、例えば５ｉ−Ｇｅ系の半導体（Ｅ、＝０．６６〜Ｌ１
２ｅＶ）でベース領域を形成してナロウギャ・ツブベー
スのバイポーラトランジスタを提起し、高速用素子とし
て用いる。
本発明はナロウギャップベースのバイポーラ（・ランジ
スタに関する。
スタに関する。
次期高速バイポーラ大規模集積回路（ＶＬＳＩ）用素子
として、ペテロ接合バイポーラトランジスタ（ＩＩＢＴ
）が検討されている。
として、ペテロ接合バイポーラトランジスタ（ＩＩＢＴ
）が検討されている。
１１ＢＴは通常のホモ接合バイポーラトランジスタに比
べ、エミッタを高深度にドープしなくてもエミッタ注入
効率を十分大きくできる。
べ、エミッタを高深度にドープしなくてもエミッタ注入
効率を十分大きくできる。
通常のＨＢＴは混晶半導体を用い、各層の混晶比を変え
ることにより、ギヤツブを制御して形成しているが、在
来のＳｉ素子のエミッタをワイドギャップの物質で形成
したワイドギャップエミッタトランジスタがある。
ることにより、ギヤツブを制御して形成しているが、在
来のＳｉ素子のエミッタをワイドギャップの物質で形成
したワイドギャップエミッタトランジスタがある。
ワイドギャップエミッタの主な利点は、エミッタ注入効
率を上げ、ベース抵抗を下げることができることである
。
率を上げ、ベース抵抗を下げることができることである
。
バイポーラトランジスタにおいて、高速化の必須条件は
ベース幅を狭くすることである。
ベース幅を狭くすることである。
一方、ベース幅を狭くしてゆくとベース抵抗が増加する
ため、ベース濃度を高くする必要があるが、この場合は
エミッタよりベースへの小数キャリアの注入効率が低下
するという問題が生ずる。
ため、ベース濃度を高くする必要があるが、この場合は
エミッタよりベースへの小数キャリアの注入効率が低下
するという問題が生ずる。
そのために、電子と正孔に対する障壁高さの異なるヘテ
ロ接合の採用が望まれている。
ロ接合の採用が望まれている。
その最も一般的なものは、エミッタにＳｉより禁制帯の
広い ５ＩＰＯ５” （Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ
Ｐｏ１ｙｃｒｙｓｔａｌｌｉｎｅＳｉｌｉｃｏｎ）、 ａ−５ｉ：Ｈ２）（水素化非晶質珪素）、ａ−５ｉＣ”
（非晶質炭化珪素）、ポリＳｉ” （多結晶珪素）
、 ＧａＰ” （ガリウム燐） 等を用いたワイドギャップエミッタのバイポーラトラン
ジスタがある。
広い ５ＩＰＯ５” （Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ
Ｐｏ１ｙｃｒｙｓｔａｌｌｉｎｅＳｉｌｉｃｏｎ）、 ａ−５ｉ：Ｈ２）（水素化非晶質珪素）、ａ−５ｉＣ”
（非晶質炭化珪素）、ポリＳｉ” （多結晶珪素）
、 ＧａＰ” （ガリウム燐） 等を用いたワイドギャップエミッタのバイポーラトラン
ジスタがある。
１） Ｍ、ＩＩａｍａｓａｋｉ、Ｔ、Ａｄａｃｈｉ、Ｓ
、Ｗａｋａｔａｍａ ａｎｄＭ、Ｋｉｋｕｃｈｉ ： Ｊ、Ａｐｐｌ、Ｐｈｙｓ、 ４９（７）、Ｊｕｌｙ、１
９７８（ｐ３９７８）。
、Ｗａｋａｔａｍａ ａｎｄＭ、Ｋｉｋｕｃｈｉ ： Ｊ、Ａｐｐｌ、Ｐｈｙｓ、 ４９（７）、Ｊｕｌｙ、１
９７８（ｐ３９７８）。
２） Ｍ、Ｇｈａｎｎａ、Ｊ、Ｎ１ｊｉｓ、Ｒ，Ｍｅｒ
ｔｅｎｓ ａｎｄＲ，Ｄｅｋｅｅｒｓｍａｅｃｋｅｒ
： ＴＥＤＭ ８４３２．３゜３） Ｋ、５ａｋａｋｉ
、Ｍ、Ｍ、Ｒａｈｍａｎ ａｎｄ Ｓ、Ｆｕｒｕｋａｗ
ａ：ＩＥＥＥ ＶＯＬ、ＥＤＬ−６，Ｎ０６．Ｊｕｎｅ
、１９８５（ｐ３１１）。
ｔｅｎｓ ａｎｄＲ，Ｄｅｋｅｅｒｓｍａｅｃｋｅｒ
： ＴＥＤＭ ８４３２．３゜３） Ｋ、５ａｋａｋｉ
、Ｍ、Ｍ、Ｒａｈｍａｎ ａｎｄ Ｓ、Ｆｕｒｕｋａｗ
ａ：ＩＥＥＥ ＶＯＬ、ＥＤＬ−６，Ｎ０６．Ｊｕｎｅ
、１９８５（ｐ３１１）。
４） Ｍ、Ｂ、Ｒｏｗｌａｎｄｓｏｎ ａｎｄ Ｎ、Ｇ
、Ｔａｒｒ ：ＩＥＥＥ ＶＯＬ、ＥＤＬ−６，Ｎ０６
．Ｊｕｎｅ、１９８５（ｐ２８８）。
、Ｔａｒｒ ：ＩＥＥＥ ＶＯＬ、ＥＤＬ−６，Ｎ０６
．Ｊｕｎｅ、１９８５（ｐ２８８）。
５） Ｓ、Ｏｋａｗａ ａｎｄ Ｋ、Ｉｔｏ ：ＳＳＤ
８６−２１゜ 〔発明が解決しようとする問題点〕 しかしながら、Ｓｉとの良好なヘテロ接合を形成するこ
とは困難であり、広くエミッタ材料を吟味する必要があ
る。
８６−２１゜ 〔発明が解決しようとする問題点〕 しかしながら、Ｓｉとの良好なヘテロ接合を形成するこ
とは困難であり、広くエミッタ材料を吟味する必要があ
る。
上記問題点の解決は、 １電型Ｓｉよりなるエミッタ領
域と、Ｓｉより禁制帯幅の狭い他導電型半導体よりなる
ベース領域と、一導電型半導体よりなるコレクタ領域と
が順次接続してなるナロウギャソプベースのバイポーラ
トランジスタにより達成される。
域と、Ｓｉより禁制帯幅の狭い他導電型半導体よりなる
ベース領域と、一導電型半導体よりなるコレクタ領域と
が順次接続してなるナロウギャソプベースのバイポーラ
トランジスタにより達成される。
前記のベース領域に、例えば５ｉ−Ｇｅ系の半導体。
を用いることができる。
また、この場合ベース領域を、Ｓｉ中にＧｅイオンを注
入して形成すれば、分子線エピタキシャル成長（ＭＢＥ
）装置を用いなくても通常のプロセスで形成できる。
入して形成すれば、分子線エピタキシャル成長（ＭＢＥ
）装置を用いなくても通常のプロセスで形成できる。
本発明は、注入効率を上げるためにはワイドギャップエ
ミッタは絶対条件ではなく、相対的にナロウギャップベ
ースであっても同様の効果が得られることを利用したも
のである。
ミッタは絶対条件ではなく、相対的にナロウギャップベ
ースであっても同様の効果が得られることを利用したも
のである。
Ｓｉよりナロウギャソプの材料として５ｉ−Ｇｅ系半導
体が研究されている６ゝが、例えばこれを本発明のベー
ス材料として利用することができる。
体が研究されている６ゝが、例えばこれを本発明のベー
ス材料として利用することができる。
また、５ｉ−Ｇｅ系半導体層はＭＢＥ法で成長させて形
成できるが、この方法は実用的とはいえないため、本発
明者はイオン注入法によりＳｉのベース領域にＧｅを打
ち込むことにより、簡易に、かつ選択的にナロウギャソ
プベースを実現した。
成できるが、この方法は実用的とはいえないため、本発
明者はイオン注入法によりＳｉのベース領域にＧｅを打
ち込むことにより、簡易に、かつ選択的にナロウギャソ
プベースを実現した。
６） Ｒ，Ｐｅｏｐｌｅ、Ｊ、Ｃ，Ｂｅａｎ、Ｄ、Ｖ
、Ｌａｎｇ、八、Ｍ、Ｓｅｒｇｅｔ。
、Ｌａｎｇ、八、Ｍ、Ｓｅｒｇｅｔ。
ｔｌ、Ｌ、ｓｔｏｒｍｅｒ、に、Ｗ、Ｗｅｃｈｔ、Ｒ，
Ｔ、Ｌｙｎｃｈ ａｎｄＫ、Ｂａｌｄｗｉｎ ： Ｊ、八ｐｐ１．Ｐｈｙｓ、Ｌｅｔｔ、４５（１１）、Ｄ
ｅｃ、、１９８４ （ｐ１２３１）。
Ｔ、Ｌｙｎｃｈ ａｎｄＫ、Ｂａｌｄｗｉｎ ： Ｊ、八ｐｐ１．Ｐｈｙｓ、Ｌｅｔｔ、４５（１１）、Ｄ
ｅｃ、、１９８４ （ｐ１２３１）。
本発明により、従来のＳｉデバイスのプロセスを利用し
てデバイスの高速化ができる。
てデバイスの高速化ができる。
第１図（１）〜（３）は本発明の一実施例によるナロウ
ギャソプベースのバイポーラトランジスタの構造と製造
工程を示す断面図である。
ギャソプベースのバイポーラトランジスタの構造と製造
工程を示す断面図である。
図はｎｐｎトランジスタの例をｌ示す。
第１図（１）において、１は抵抗率約１Ωｃｍのｎ型５
ｉ（ｎ−３ｉ）基板で、この上にＭＢＥ法により厚さ約
１００ ｎｍのｐ型５ｉ−Ｇｅ系半導体（ｐ−５ｉＧｅ
）層２を成長する。
ｉ（ｎ−３ｉ）基板で、この上にＭＢＥ法により厚さ約
１００ ｎｍのｐ型５ｉ−Ｇｅ系半導体（ｐ−５ｉＧｅ
）層２を成長する。
第１図（２）において、さらにその上にＭＢＥ法により
厚さ約１１００ｎのｎ型５ｉ（ｎ−５ｉ）層３を成長す
る。
厚さ約１１００ｎのｎ型５ｉ（ｎ−５ｉ）層３を成長す
る。
第１図（３）において、通常のバターニングにより、エ
ミッタ領域を残してｎ−５ｉ層３を、ベース領域を残し
てｐ−５ｉＧｅ層２をエツチング除去する。
ミッタ領域を残してｎ−５ｉ層３を、ベース領域を残し
てｐ−５ｉＧｅ層２をエツチング除去する。
ｎ−５ｉ層３上にはエミッタ電極Ｅを、ｐ−５ｉＧｅ層
２上にはリング状のベース電極Ｂを、ｎ−５ｔ基板の裏
面にはコレクタ電極Ｃを形成する。
２上にはリング状のベース電極Ｂを、ｎ−５ｔ基板の裏
面にはコレクタ電極Ｃを形成する。
第２図（１）〜（５）は本発明の他の実施例によるナロ
ウギャップベースのバイポーラトランジスタの構造と製
造工程を示す断面図である。
ウギャップベースのバイポーラトランジスタの構造と製
造工程を示す断面図である。
図もｎｐｎｌ−ランジスタの例をｌ示す。
第２図（１）において、１は抵抗率約１Ωｃｍのｎ−５
ｉ基板で、この上に熱酸化により厚さ３００ｎｍの二酸
化珪素（Ｓｉｎｇ）層４を形成する。
ｉ基板で、この上に熱酸化により厚さ３００ｎｍの二酸
化珪素（Ｓｉｎｇ）層４を形成する。
つぎに、通常のりソグラフィを用いて、トランジスタ形
成領域のＳｉＯ□層４を開口し、ｎ−３ｉ基板１の表面
を露出する。
成領域のＳｉＯ□層４を開口し、ｎ−３ｉ基板１の表面
を露出する。
つぎに、ＳｉＯ□層４とその上に形成されているレジス
トパターン（とくに図示せず）をマスクにしてトランジ
スタ形成領域にＧｅイオンを注入する。
トパターン（とくに図示せず）をマスクにしてトランジ
スタ形成領域にＧｅイオンを注入する。
Ｇｅイオンの注入条件は、エネルギ２００ ＫｃＶ 、
ドーズ量ＩＥ１６ （ＩＸＩＯＩ６） ｃｍ−２であ
る。
ドーズ量ＩＥ１６ （ＩＸＩＯＩ６） ｃｍ−２であ
る。
第２図（２）において、さらにＳｉＯ□層４とその上に
形成されているレジストパターンをマスクにしてトラン
ジスタ形成領域に硼素（Ｂ）イオンを注入する。
形成されているレジストパターンをマスクにしてトラン
ジスタ形成領域に硼素（Ｂ）イオンを注入する。
Ｂイオンの注入条件は、エネルギ３００ ＫｅＶ 、ド
ーズ量ＩＥ１３ ｃｍ−２である。
ーズ量ＩＥ１３ ｃｍ−２である。
第２図（３）において、基板全面に厚さ５０ｎｍのバッ
ドＳｉＯ２層５を形成する。
ドＳｉＯ２層５を形成する。
つぎに、その上に化学気相成長（ＣＶＤ）法により窒化
珪素（ＳｉＮ） ５６を成長し、バターニングによりエ
ミッタ形成領域を残してその他の領域を除去し、耐酸化
マスクとする。
珪素（ＳｉＮ） ５６を成長し、バターニングによりエ
ミッタ形成領域を残してその他の領域を除去し、耐酸化
マスクとする。
つぎに、ＳｉＮ Ｍ ５をマスクにして、高圧酸化によ
りＳｉＯ□層７を形成する。
りＳｉＯ□層７を形成する。
第２図（４）においそ、熱燐酸でエツチングしてＳｉＮ
層６を除去する。
層６を除去する。
つぎに、ＳｉＯ２層７をマスクにしてエミッタ形成領域
に砒素（Ａｓ）イオンを注入する。
に砒素（Ａｓ）イオンを注入する。
Ａｓイオンの注入条件は、エネルギ６０ ＫｅＶ、
ドーズＮ ＬＥ１５ ｃｍ−２である。
ドーズＮ ＬＥ１５ ｃｍ−２である。
つぎに、注入された各イオンに対し、窒素中で１０００
℃３０分程度の活性公租ニールを行い、ベース領域とし
てｐ−５ｉＧｅＦ ２と、エミッタ領域としてｎ−５ｉ
層３が形成される。
℃３０分程度の活性公租ニールを行い、ベース領域とし
てｐ−５ｉＧｅＦ ２と、エミッタ領域としてｎ−５ｉ
層３が形成される。
第２図（５）において、基板上の各ＳｉＯ□層を開口し
て、ｎ−５ｉ層３上にはエミッタ電極Ｅを、ｐ−５ｉＧ
ｅ層２上にはリング状のベース電極Ｂを、また特に図示
されていないが第１図と同様にｎ−３ｉ基板１のｚ面に
はコレクタ電極Ｃを形成する。
て、ｎ−５ｉ層３上にはエミッタ電極Ｅを、ｐ−５ｉＧ
ｅ層２上にはリング状のベース電極Ｂを、また特に図示
されていないが第１図と同様にｎ−３ｉ基板１のｚ面に
はコレクタ電極Ｃを形成する。
実施例においては、ナロウギャップの材料として５ｉ−
Ｇｅを用いたが、これの代わりにインジウムアンチモン
（ＩｎＳｂ）、インジウム砒素（ＩｎＡｓ）、ガリウム
アンチモン（ＧａＳｂ）等の化合物半導体を用いても同
様の効果が得られる。
Ｇｅを用いたが、これの代わりにインジウムアンチモン
（ＩｎＳｂ）、インジウム砒素（ＩｎＡｓ）、ガリウム
アンチモン（ＧａＳｂ）等の化合物半導体を用いても同
様の効果が得られる。
以上詳細に説明したように本発明によれば、Ｓｉとの良
好なペテロ接合を形成することが困難であったワイドギ
ャップエミッタに代わって、ナロウギャソプヘースの採
用により、容易に注入効率の高い、かつベース抵抗の低
い高速バイポーラトランジスタが得られる。
好なペテロ接合を形成することが困難であったワイドギ
ャップエミッタに代わって、ナロウギャソプヘースの採
用により、容易に注入効率の高い、かつベース抵抗の低
い高速バイポーラトランジスタが得られる。
第１図（１）〜（３）は本発明の一実施例によるナロウ
ギャソプベースのバイポーラトランジスタの構造と製造
工程を示す断面図、 第２図（１）〜（５）は本発明の他の実施例によるナロ
ウギャソプベースのバイポーラトランジスタの構造と製
造工程を示す断面図である。 図において、 ■はｎ−５ｉ 基板（コレクタ領域）、２はｐ−５ｉＧ
ｅ層くベース領域）、 ３はｎ−５ｉ 層（エミッタ領域）、 ４はＳｉＯ□層、 ５はＳｉＯ□層、 ６はＳｉＮ 層、 ７はＳｉＯ□層、 Ｒはエミッタ電極、 Ｂはベース電極、 Ｃはコレクタ電極 ／￥を明￥脱ｇＨわ断面図 第 １ 図
ギャソプベースのバイポーラトランジスタの構造と製造
工程を示す断面図、 第２図（１）〜（５）は本発明の他の実施例によるナロ
ウギャソプベースのバイポーラトランジスタの構造と製
造工程を示す断面図である。 図において、 ■はｎ−５ｉ 基板（コレクタ領域）、２はｐ−５ｉＧ
ｅ層くベース領域）、 ３はｎ−５ｉ 層（エミッタ領域）、 ４はＳｉＯ□層、 ５はＳｉＯ□層、 ６はＳｉＮ 層、 ７はＳｉＯ□層、 Ｒはエミッタ電極、 Ｂはベース電極、 Ｃはコレクタ電極 ／￥を明￥脱ｇＨわ断面図 第 １ 図
Claims (3)
- （１）一導電型珪素（Ｓｉ）よりなるエミッタ領域と、
珪素より禁制帯幅の狭い他導電型半導体よりなるベース
領域と、一導電型半導体よりなるコレクタ領域とが順次
接続してなることを特徴とするバイポーラトランジスタ
。 - （２）前記ベース領域が珪素−ゲルマニウム（Ｓｉ−Ｇ
ｅ）系の半導体よりなることを特徴とする特許請求の範
囲第１項記載のバイポーラトランジスタ。 - （３）前記の珪素−ゲルマニウム系の半導体よりなるベ
ース領域が、珪素中にゲルマニウムイオンを注入して形
成されてなることを特徴とする特許請求の範囲第２項記
載のバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263368A JPS63116465A (ja) | 1986-11-05 | 1986-11-05 | バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263368A JPS63116465A (ja) | 1986-11-05 | 1986-11-05 | バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63116465A true JPS63116465A (ja) | 1988-05-20 |
Family
ID=17388518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61263368A Pending JPS63116465A (ja) | 1986-11-05 | 1986-11-05 | バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63116465A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021933A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02256241A (ja) * | 1989-03-29 | 1990-10-17 | Canon Inc | 半導体装置およびこれを用いた光電変換装置 |
| JPH03194962A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 半導体装置 |
| JPH03218674A (ja) * | 1989-03-29 | 1991-09-26 | Canon Inc | 半導体装置およびこれを用いた光電変換装置 |
| JPH0442968A (ja) * | 1990-06-06 | 1992-02-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5159424A (en) * | 1988-12-10 | 1992-10-27 | Canon Kabushiki Kaisha | Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device |
| US5250448A (en) * | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
-
1986
- 1986-11-05 JP JP61263368A patent/JPS63116465A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021933A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体装置の製造方法 |
| US5159424A (en) * | 1988-12-10 | 1992-10-27 | Canon Kabushiki Kaisha | Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device |
| JPH02256241A (ja) * | 1989-03-29 | 1990-10-17 | Canon Inc | 半導体装置およびこれを用いた光電変換装置 |
| JPH03218674A (ja) * | 1989-03-29 | 1991-09-26 | Canon Inc | 半導体装置およびこれを用いた光電変換装置 |
| JPH03194962A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 半導体装置 |
| US5250448A (en) * | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
| JPH0442968A (ja) * | 1990-06-06 | 1992-02-13 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773350A (en) | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JPH0562991A (ja) | 半導体装置及びその製造方法 | |
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2764966B2 (ja) | ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63116465A (ja) | バイポ−ラトランジスタ | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| JPH0467781B2 (ja) | ||
| JPH0226032A (ja) | 半導体装置の製造方法 | |
| JP2576573B2 (ja) | バイポーラトランジスタ | |
| JPH0770540B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| JP2921859B2 (ja) | 半導体集積回路 | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JPH02260430A (ja) | 横型バイポーラトランジスタ | |
| JP2576574B2 (ja) | バイポーラトランジスタ | |
| JP3206514B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003151985A (ja) | 半導体装置及びその製造方法 | |
| JPH055170B2 (ja) | ||
| JP2518385B2 (ja) | バイポ―ラトランジスタ | |
| JPH0744185B2 (ja) | 半導体装置及びその製造方法 | |
| JP2576770B2 (ja) | 半導体装置およびその製造方法 | |
| JP3183468B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 |