JPH0354861B2 - - Google Patents

Info

Publication number
JPH0354861B2
JPH0354861B2 JP60254673A JP25467385A JPH0354861B2 JP H0354861 B2 JPH0354861 B2 JP H0354861B2 JP 60254673 A JP60254673 A JP 60254673A JP 25467385 A JP25467385 A JP 25467385A JP H0354861 B2 JPH0354861 B2 JP H0354861B2
Authority
JP
Japan
Prior art keywords
light
ultraviolet
transmitting window
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60254673A
Other languages
English (en)
Other versions
JPS62115750A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP60254673A priority Critical patent/JPS62115750A/ja
Priority to US06/931,652 priority patent/US4727221A/en
Publication of JPS62115750A publication Critical patent/JPS62115750A/ja
Publication of JPH0354861B2 publication Critical patent/JPH0354861B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/18—Circuits for erasing optically
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804—Next to metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に紫外線消去型
で電気的書込可能な半導体記憶素子（UV−
EPROM）等のようにそのパツケージ一部に紫外
線透過窓を有する半導体装置に関する。
〔従来の技術〕
一般に、UV−EPROM等の半導体装置では内
容消去時に紫外線を半導体素子に直接照射させる
ため、第２図に示すように半導体装置パツケージ
１１の上面の素子１３に対応する位置に、石英ガ
ラス等の紫外線を透過することのできる材料で形
成した紫外線透過窓１２を設けている。この紫外
線透過窓１２はUV−EPROMの内容を消去する
際には紫外線の透過を可能としているが、記憶装
置としての通常の使用時には紫外線及び通常光に
よる誤消去や誤動作を防ぐために、光を遮断する
遮光シール１４を紫外線透過窓１２に貼付してい
る。従来、この遮光シール１４には、不透明な紙
１５の裏面に接着層１６を設けたものが使用され
ている。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置は、紫外線透過窓１
２に石英ガラス等の材料を用いているが、この石
英ガラスは高い抵抗率を有するため、他の絶縁物
との接触や摩擦により第３図に示すように紫外線
透過窓１２に数10KV位の静電気が帯電し、この
静電気はパツケージ１１内側に同程度の電位を誘
起し、更に放電又は容量結合によつて半導体素子
１３の上部に高電位を生じさせる。この高電位は
電界によつて前記半導体素子１３に誤動作を起こ
させる原因となる。
この現象は本発明者によるパツケージ上部への
高電圧印加による再現実験及び記憶電荷は消失さ
せないが半導体素子上の電荷は放電させるのに十
分な短時間の紫外線照射で確認されている。
このため、このような紫外線透過窓における帯
電静電気の半導体素子に及ぼす電界の緩和を図る
ことが要求されるが、上述した従来の遮光シール
１４はこの帯電静電気を除去する機能を全く有し
ておらず、これを解決することは不可能である。
このようなことから、これまでには半導体素子上
に気相成長により形成する最終保護の酸化膜を厚
くする構成が提案され、また帯電静電気を放電さ
せるために紫外線透過窓上に透過率を低下させな
い程度の1000Å以下の薄い金（Au）を蒸着させ
る構成が提案されている。
しかしながら、前者の対策では酸化膜が1.5μm
を越えると応力によつて微細な割れを生じるとい
う限界があり、1.5μm程度では通常発生する数
10KVの帯電では誤動作はしないが100KV付近で
は誤動作してしまうという問題がある。一方、後
者の対策では薄い金の蒸着では十分な導電性が確
保できず、又高価なものになつてしまうという問
題が生じている。
〔問題点を解決するための手段〕
本発明の半導体装置は外部光を遮断して誤消去
の防止を図るのはもとより、紫外線透過窓に発生
する静電気による半導体素子の誤動作を確実に防
ぐものである。
本発明の半導体装置は、ポリイミド等の耐熱性
を有する絶縁膜の裏面に導電性の金属膜を形成
し、更にこの金属膜の裏面に接着層を形成した遮
光シールを紫外線透過窓に貼着可能に構成したも
のである。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明をUV−EPROMに適用した一
実施例の断面図である。このUV−EPROMはセ
ラミツク等の光不透過性材料から形成したベース
１ａとキヤツプ１ｂとでパツケージ１を構成し、
このパツケージ１内に半導体素子３を内装して外
部リード８等との電気接続を図つている。また、
前記キヤツプ１ｂの半導体素子３の直上位置には
紫外線が前記半導体素子３に照射できるように石
英ガラスからなる紫外線透過窓２を形成してい
る。
そして、前記キヤツプ１ｂ上面には少なくとも
この紫外線透過窓２を覆うように遮光シール４を
貼着可能としている。この遮光シール４は、耐熱
性を有するポリイミド等の材料から形成されて前
記紫外線透過窓２を被覆可能な大きさ及び形状に
形成したポリイミド膜５と、このポリイミド膜５
の裏面に蒸着したアルミニウム金属膜６と、この
アルミニウム金属膜６の裏面に形成した接着層７
とで構成している。
この遮光シール４を紫外線透過窓２に貼着した
UV−EPROMによれば、素子への情報の書込
み、読出し動作時及び保管組立時等における通常
光による誤動作や自然紫外光による誤消去はアル
ミニウム金属膜６の遮光性によつて防止できる。
また、紫外線透過窓２に生じる静電気の帯電はア
ルミニウム金属膜６によつて導電性が確保される
ことから防止でき、これにより紫外線透過窓２の
帯電が原因とされる半導体素子３の誤動作を防ぐ
ことができる。
したがつて、この遮光シール４をUV−
EPROMの紫外線透過窓２に貼着することで、
UV−EPROMの誤消去或いは誤動作を容易に防
止でき信頼性の高いUV−EPROMを得ることが
できる。また、遮光シール４は着脱が容易である
ためUV−EPROMに紫外線を照射して内容を消
去する際に、これを紫外線透過窓２から容易に脱
離できることは勿論である。
ここで本実施例では遮光シールのベース材とし
てポリイミド膜を用いたが、これは耐熱性を有す
る他の絶縁材でもよく、又金属膜もアルミニウム
以外の導電性を有する材料を使用することがで
き、しかも蒸着以外の方法で成膜してもよい。
〔発明の効果〕
以上説明したように本発明は、耐熱性を有する
絶縁膜の裏面に金属膜及び接着層を形成した遮光
シールを貼着可能に半導体装置を構成しているの
で、半導体装置の紫外線透過窓を通して半導体素
子に照射される光を遮蔽し、更にこの紫外線透過
窓に生じる帯電を防止でき、半導体装置における
誤消去及び誤動作を容易かつ確実に防止すること
ができる。また、遮光シールの表面は絶縁膜で構
成しているので半導体装置を取扱う際の短絡事故
を防止できること、及びこの絶縁膜上或いはこの
上に貼付した紙に半導体装置の種類、番号、記号
等を印刷し或いは記入することもでき半導体装置
の識別に利用することができること等の効果が得
られる。
【図面の簡単な説明】
第１図は遮光シールを貼着した状態の半導体装
置の断面図、第２図は従来の半導体装置の斜視
図、第３図は紫外線透過窓における静電気の帯電
と半導体素子への影響を説明するための模式的な
断面図である。 １，１１……パツケージ、１ａ……ベース、１
ｂ……キヤツプ、２，１２……紫外線透過窓、
３，１３……半導体素子、４……遮光シール、５
……ポリイミド膜、６……アルミニウム金属膜、
７……接着層、１４……遮光シール、１５……
紙、１６……接着層。

Claims (1)

  1. 【特許請求の範囲】 １ UV−EPROM等のパツケージ一部に紫外線
    透過窓を有する半導体装置において、この紫外線
    透過窓を覆う遮光シールを貼着可能に構成し、こ
    の遮光シールはポリイミド等の耐熱性を有する絶
    縁膜と、この絶縁膜の裏面に形成した導電性の金
    属膜と、この金属膜の裏面に形成した接着層とで
    構成したことを特徴とする半導体装置。 ２ 導電性の金属膜は絶縁膜の裏面に蒸着形成し
    たアルミニウム膜からなる特許請求の範囲第１項
    記載の半導体装置。
JP60254673A 1985-11-15 1985-11-15 半導体装置 Granted JPS62115750A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60254673A JPS62115750A (ja) 1985-11-15 1985-11-15 半導体装置
US06/931,652 US4727221A (en) 1985-11-15 1986-11-17 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60254673A JPS62115750A (ja) 1985-11-15 1985-11-15 半導体装置

Publications (2)

Publication Number Publication Date
JPS62115750A JPS62115750A (ja) 1987-05-27
JPH0354861B2 true JPH0354861B2 (ja) 1991-08-21

Family

ID=17268272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60254673A Granted JPS62115750A (ja) 1985-11-15 1985-11-15 半導体装置

Country Status (2)

Country Link
US (1) US4727221A (ja)
JP (1) JPS62115750A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036488A (en) * 1989-03-24 1991-07-30 David Motarjemi Automatic programming and erasing device for electrically erasable programmable read-only memories
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5014418A (en) * 1989-07-13 1991-05-14 Gte Products Corporation Method of forming a two piece chip carrier
US5097387A (en) * 1990-06-27 1992-03-17 Digital Equipment Corporation Circuit chip package employing low melting point solder for heat transfer
US5137767A (en) * 1990-08-29 1992-08-11 Kyocera America, Inc. Partially coated assembly structure and method for making a ceramic lid for hermetic sealing of an eprom circuit
US5270491A (en) * 1990-10-09 1993-12-14 Eastman Kodak Company Hermetically sealed microelectronic package
DE4143587C2 (de) * 1990-11-28 1998-04-02 Mitsubishi Electric Corp Halbleitereinrichtung mit Lichtabschirmung
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
US5302778A (en) * 1992-08-28 1994-04-12 Eastman Kodak Company Semiconductor insulation for optical devices
US5289002A (en) * 1992-11-20 1994-02-22 Eastman Kodak Company Optical sensor and method of production
US5494755A (en) * 1994-06-08 1996-02-27 Lockheed Missiles & Space Co., Inc. Passive intermodulation products (PIM) free tape
DE19523597A1 (de) * 1995-06-30 1997-01-02 Hans Damm Verfahren zum Abdecken von EPROM-Fenstern
KR100666919B1 (ko) 2005-12-20 2007-01-10 삼성전자주식회사 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법
KR100949219B1 (ko) * 2007-12-27 2010-03-24 주식회사 동부하이텍 반도체 소자 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4008945A (en) * 1974-05-15 1977-02-22 Isotronics, Inc. Ultraviolet-transmitting window for a PROM
US4326214A (en) * 1976-11-01 1982-04-20 National Semiconductor Corporation Thermal shock resistant package having an ultraviolet light transmitting window for a semiconductor chip
JPS55130149A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Semiconductor device
JPS5942983B2 (ja) * 1979-04-18 1984-10-18 富士通株式会社 半導体装置
DE3127391A1 (de) * 1981-07-10 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Schutzanordnung fuer halbleiteranordnungen
JPS5927548A (ja) * 1982-08-09 1984-02-14 Hitachi Ltd 半導体装置
JPS6038840A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd Ｅｐｒｏｍ用遮光キヤツプ
JPS60120541A (ja) * 1983-12-02 1985-06-28 Hitachi Micro Comput Eng Ltd 半導体装置

Also Published As

Publication number Publication date
US4727221A (en) 1988-02-23
JPS62115750A (ja) 1987-05-27

Similar Documents

Publication Publication Date Title
JPH0354861B2 (ja)
TW438991B (en) Manufacturing method of thin film device, active matrix substrate, liquid crystal display device, active matrix substrate and the preventive method of static charge destruction of an active device in LCD
GB2092376A (en) Improvements in semiconductor devices
JPS58176678A (ja) 検電式デイスプレイ装置
KR100362979B1 (ko) 하드 디스크 장치 및 그에 사용하는 도전성 시트
JPS6148265B2 (ja)
JPS59228743A (ja) Ｉｃカ−ド用ｉｃモジユ−ル
JPH06258660A (ja) 液晶表示装置
GB1245595A (en) Energy-responsive luminescent device
KR900007758B1 (ko) 반도체 장치
GB1214222A (en) Luminescent memory and display devices
US5046825A (en) Liquid crystal cell with picture electrode interference layer covering metallic feed lines
JPS581920Y2 (ja) 半導体記憶装置
JPS61286991A (ja) Ｉｃカ−ド
JPS6121584A (ja) Ｉｃカ−ド
JPH023677Y2 (ja)
JPS6231145A (ja) 不揮発性記憶素子
JPS5817642A (ja) 半導体デバイス用保護装置
JPS55140249A (en) Semiconductor device
JPH0627452A (ja) 液晶表示装置
JPS61276365A (ja) 半導体装置
JP2830067B2 (ja) 半導体装置の製造方法
JPH05109914A (ja) 紫外線消去型半導体装置
JPH05335428A (ja) 半導体装置とその実装方法
JPS61286989A (ja) Ｉｃカ−ド

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees