JPH0354869A - 半導体不揮発性メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータなどの電子機器に用いられて
いる半導体不揮発性メモリに関する。

〔発明の１既要〕 この発明は、紫外線消去の浮遊ゲート型半導体不揮発性
メモリにおいて浮遊ゲート電極により制御されるチャネ
ル領域に、Ｐ型及びＮ型の不純物をドーブすることによ
り、低電圧動作及び高速動作を可能にしたものである。

〔従来の技術〕

従来、第２図に示すように、Ｐ型半導体基板１の表面に
Ｎ゛型のソース領域２及びドレイン領域３を設け、ソー
ス領域２とドレイン領域３との間の半導体基板表面であ
るチャネル領域上に絶縁膜で覆われた浮遊ゲート電極５
が形戊されている紫外線消去型の半導体不揮発性メモリ
が知られている。例えば、Ｍ．Ｗａｄａ　ｅｔ　ａｌ　
”Ｌｉ＋ＩＩｉｔｉｎｇ　Ｆａｃｔｏｒｓｆｏｒ　Ｐｒ
ｏｇｒａｍｍｉｎｇ　ＥＰＲＯＭ　ｏｆ　Ｒｅｄｕｃｅ
ｄ　Ｄｉｍｅｎｓｉｏｎｓｉｎ　ＩＥＤＭ　Ｄｉｇ．Ｔ
ｅｃｈ．　ＰａｐｅｒＳ，　ｐｐ３８〜４１（１９８０
）に開示されている。

〔発明が解決しようとする課題〕

しかし、従来の半導体不揮発性メモリは、プログラム時
間を短縮及びそれぞれのメモリセル間の分離のために、
第２図に示したように基板１の表面に基板より高い濃度
の不純物領域８を形威してあるために、紫外線消去後の
閾｛ｌ！ｆ電圧が約１．５ｖと　高く、従って、低電圧
頭域での動作が困難であるという欠点があった。

そこで、この発明は従来のこのような欠点を解決するた
め、プログラム特性及び分離状態を維持したままで、低
電圧動作及び高速動作をする半導体不揮発性メモリを得
ることを特徴としている。

〔課題を解決するための手段〕

上記５題を解決するために、この発明は、プロダラム特
性及びセル間の分離特性を得るための高い濃度の不純物
領域の内側に、それと逆導電型不純物を含んだ薄い濃度
の不純物領域を設けることにより、紫外線消去後の闇値
電圧を約０．７■と低くすることにより、低電圧動作及
び高速動作を実現した。

〔実施例〕

以下に、この発明の実施例を図面に基づいて説明する。

Ｎ型の紫外線泪去型半導体不揮発性メモリの場合につい
て説明する。第１図は、本発明の第１実施例の断面図で
ある。Ｐ型シリコン基板ｌの表面に、基板ｌより高い濃
度の不純物領域８を形成する。さらに、不純物ｌ７域８
の内側に、濃度の薄いＮ型不純物を領域９にドーピング
する。不純物領域８及び９の表面にゲート酸化膜４を介
して浮遊ゲート電極５壱設け、さらに浮遊ゲート電極５
の上に制御ゲート絶縁膜６を介して制御ゲート電極７が
形威されている。また、浮遊ゲートｚ極５の下の基板表
面には、間隔を置いて、Ｎ゛型のソース領域２及びドレ
イン領域３が設けられている。ここで、制御ゲート電極
７は、制御ゲート絶縁膜６を介して、浮遊ゲート電極５
と強《容撥結合しており、制御ゲート電極７へ電圧を印
加することにより、間接的に浮遊ゲート電極５の電位を
制御することができる． まず、第１図のような浮遊ゲート型半導体不揮発性メモ
リの読み出し方法について説明する．制御ゲート電極７
に一定電圧を印加した状態での、ソース領域２とドレイ
ン領域３との間の半導体基板１の表面であるチャネル領
域のインピーダンスを検出することにより、情報を読み
出すことができる。即ち、浮遊ゲート電極５に多数の電
子が注入されている場合は、インピーダンスは高く、逆
に紫外線消去後のように、浮遊ゲート電極５に電子が注
入されていない場合は、インピーダンスは低くなる。従
って、浮遊ゲー｝／％極５の中に電子が注入されている
かいないかにより、インピーダンスが変化することから
、情報を読み出すことができる。この情報は、浮遊ゲー
ト電極５中の電子量に対応することから、通常動作、あ
るいは保管状態でほぼ発することはない。情報を変える
場合は、紫外線を照射することにより、浮遊ゲート電極
５の中の電子を基板へ放出し（紫外線消去），その後、
プログラムしたい情報に対応して、各電極に電圧を印加
することにより、電子を浮遊ゲート電極５に注入（プロ
グラム）することにより行う。この電子を浮遊ゲート電
極５に注入、即ち、プログラムする方法について詳しく
説明する。

ソース領域２を基板１と同電位にして、ドレイン５■域
３に４〜ｌＯＶの電圧を印加し、制御ゲート電極７に７
〜１４Ｖの高電圧を印加すると、チヤ不ル電流がソース
・ドレイン領域間に流れ、その一部は、ホットエレクト
ロンとなり、浮遊ゲート電極５に注入される。注入した
くないメモリセルは、ドレイン領域３あるいは制御ゲー
ト７Ｈ極７のいずれか一方を基板と同電位にすれば注入
されない。

基板１の表面にＰ型の濃い不純物領域８を設けることに
より、ホットエレクトロンは発生しやすくなり、プログ
ラム特性を向上することができる。

第３図は、本発明の半導体不揮発性メモリのチャネル幅
方向の断面図である。メモリセルをアレイ状に配置した
場合、各メモリセル間の分離が必要になる。即ち、第３
図に示したように、例えば、メモリセルＡのドレイン領
域３ＡとメモリセルＢのドレイン領域３Ｂとをフィール
ド酸化Ｉｔ！２１０＋介した分ｉｌｉｆｔ　ｅＭ域２０
により、電気的に分離する必要がある。浮遊ゲート電極
５に電子を注入する場合、制御ゲート電極７及びドレイ
ン領域３に高電圧を印加するが、その高電圧印加に耐え
る分離が必要となる。例えば、制御ゲート電極７に約１
２．５Ｖの電圧を印加して電子注入を行う場合には、こ
の１２．５■に耐える分離領域２０を形成しなければな
らない。本発明においては、第３図のように、基仮１と
同しＰ型の高濃度領域８を活性領域（分ｆ’ｉｌｌ　Ｈ
域以外の領域を言う）に対して自己整合的に形或し、分
離領域２０に高濃度領域８を十分オーバーラップさせる
ように形戒することにより、分離領域２０の闇値電圧は
高くして、分離特性を６１保している。

プログラムに約１２．５Ｖ使用する場合には、高濃度領
域８へのイオン注入量として２　ＸＩＯ”ａｔｏｍｓ／
ｃｊ以上のドーピングが必要である。このドーピング量
を増加することにより、分離特性を良くすることができ
る。

本発明の半導体不揮発性メモリは、さらに、低電圧動作
を可能にするために、この不純物領域８の濃度を下げる
方法ではなく、Ｎ型のドーパントを不純物領域８の内側
に設けている。この領域９により、チャネル領域の表面
の濃度は低くなり、紫外線照射後の闇値電圧は、約０．
７Ｖ程度にすることができる。このＮ型ドーパンドの導
入は、Ｐ型の高い不純物領域８と同一工程で導入できる
。

即ち、フォト工程の増加なしに、活性領域にＮ型とＰ型
ドーバンドのダブルイオン注入により形或できる。但し
、Ｎ型ドーパンドは、領域９を領域８の内側に形成でき
るように、Ｐ型ドーパンドに比べ拡散定数の小さい元素
を用いる必要がある。

例えば、Ｎ型ドーバンドとして砒素を、Ｐ型ドーバンド
としてボロンを用いれば、第１図のように、濃いＰ型不
純物領域８の内側に、薄い濃度の不純物♂■域９を設け
ることができる。

以上のように、闇値電圧を下げるために領域９を形成し
ても、第３図に示したような、各メモリセル間の分離は
充分である。即ち、Ｐ型高濃度不純物領域８とフィール
ド酸化膜１０とのオーバーラノプ量は充分であるためで
ある。

具体的には、分離のためにイオン注入量として２　ＸＩ
Ｏ”ａｔｏ＋＊ｓ／一以上のボロンにより領域８を形威
し、そのボロン注入量より少ない砒素のイオン注入によ
り、領域９を形威して分離特性及びプログラム特性の良
い低電圧領域で動作するメモリを実現できる。ボロンと
砒素のイオン注入は、同一フォト工程で、連続したイオ
ン注入により形成できるので、フォト工程増加によるコ
ストアンプはない。また、実効的には、Ｎ型及びＰ型の
ドーパントが分離領域に対して自己整合的に形成されて
いることも、分離特性を良くている理由である。

第４図は、本発明の半導体不揮発性メモリの第２の実施
例の断面図である。本発明の半導体不揮発性メモリは、
シリコン基板上に限定されたことは言うまでもなく、基
板内に設けらた半導体領域上にも形戒できる。また、ｇ
ｔ膜半導体表面にも形成できる。第４図は、Ｐ型シリコ
ン基板ｌの表面に第１のゲート絶縁膜４を介して浮遊ゲ
ート電極５を設け、浮遊ゲート電極５の上の層間絶８Ｍ
膜６及び第２のゲート絶縁膜１４を介して制御ゲート電
極７が形或されており、浮遊ゲート電極５及び制御ゲー
ト電極７に対して自己整合的に基仮１の表面にＮ゜型の
ソース領域２及びドレイン領域３が形威されている。ま
たソース領域２とドレイン領域３との間の基板ｌの表面
であるチャネル領域には、半導体基板１より濃度の高い
Ｐ型の第１の不純物領域８が形成され、さらにＰ型の第
１の不純物領域８の表面にＮ型の不純物を多く含む第２
の不純物領域９が形威されている．一般に、第１の不純
物領域９の表面濃度の方が第２の不純物領域１０の表面
濃度より濃く形威されているので、第２の不純物領域９
は、電気的にはＰ型になっている。

この第１および第２の不純物領域もイオン注入によって
ドーピングできる。第５図にその濃度分布を示す。即ち
、第４図のＡ−Ａ’　線に沿った基仮１の表面からの不
純物分布を示している。第１の不純物領域８の不純物と
してボロン、第２の不純物頷域９の不純物として砒素を
用いた場合の図である。ボロン及び砒素を同一工程で導
入しても、砒素の拡散係数の方がボロンの拡散係数より
小さいので、第５図のように砒素の分布がボロンの領域
の内側に入る。従って、チャネル領域の表面の電気的Ｐ
型不純物濃度は、Ｎ型の砒素の分布によって低い値とな
る。第１の不純物領域８は、第１の実施例と同様に本発
明の半導体不揮発性メモリのプログラム特性を満足する
ため及びこの不純物領域８により、メモリセル間のフィ
ールドの闇値電圧を高くすることにより、複数のメモリ
セルを電気的に分離するためである。第１の不純物領域
８は基板１の表面に１０”ａｔｏｍｓ／ｃｊ前後のＰ型
不純物を入れることにより、プログラム時にホットエレ
クトロンを発生しやすくしている．第２の不純物領域９
はメモリの閾｛ＩＩ！電圧を下げるための領域である。

制御ゲート電極７は、浮遊ゲート電極５と強い容量結合
をしている．従って、制御ゲート電極７に電圧を印加す
ることにより、間接的に｝７遊ゲート電極５の電位を変
化させることができる．まず、第４図の半導体不揮発性
メモリの読み出し方法について説明する。

メモリセルを複数個集積したメモリアレイにおいて、情
報を読み出すセル、即ち、選択メモリセルにおいて、制
御ゲート電極７に電源電圧、あるいは電源電圧に近いレ
ベルの電圧を印加した状態で、ソース領域２とドレイン
領域３との間のチャネル領域のコンダクタンスの大きさ
により、情報を読み出すことができる。即ち、紫外線消
去後と同じ状態であれば、チャネルコンダクタンスは大
きく、逆にプログラムされて浮遊ゲート電極５に多数の
電子が注入されている場合には、チャネルコンダクタン
スは小さい。チャネルコンダクタンスは、第２のゲート
絶縁膜１４を介して制御ゲート電極７により制御される
第１のチャネル領域と、第１のゲート絶縁膜４を介して
浮遊ゲート電ＶｉＡ５の電位によって制御される第２の
チャネル領域の直列接続された値になる。浮遊ゲート電
極５に注入されている電子の量によって、第２のチヤ不
ル領域のコンダクタンスが変化することから、制御ゲー
ト電極７に一定電圧印加された状態なので、ソース領域
２とドレイン領域３この間のチヤ不ルコンダクタンスが
変化し、その変化量で情報を読み出すことができる。

本発明の第２の実施例の第４図の半導体不揮発性メモリ
においては、チャネル領域が制御ゲート電極７の電圧に
よって直接制御される第１のチャネル領域と、浮遊ゲー
ト電極５の電位によって制御される第２のチャネル領域
との直列によって形戒されている。従って、紫外線消去
後の第２のチャネル領域の闇値電圧を充分低く設定して
も、第１のチャネル領域の闇値電圧をエンハンスレベル
に設定しておけば、非選択メモリセルのリーク電流は充
分低くできる．また、読み出し時にドレイン領域３に電
圧が印加されることにより、浮遊ゲート電極５の電位が
高くなり、第２のチャネル領域のチャネルコンダクタン
スが大きくなっても、第ｌのチャネル領域のチャネルコ
ンダクタンスを小さく設定することにより、非選択メモ
リセルのオフリーク電流を防ぐことができる．さらに、
本発明の第２の実施例のメモリにおいては、ドレイン領
域３を接地し、ソース領域２に負荷を介してＮＨ電圧を
印加することにより、チャネルコンダクタンスの大きさ
で読み出せば、より機能性の高いメモリを実現できる。

即ち、浮遊ゲート電極５は、ソース領域２と構造的に接
続していないために、読み出し時の誤書き込み（ソフト
ライト）が起きない。従って、チャネル長を従来メモリ
セルよりも短くでき、また、読み出し時にソース領域２
へ電源電圧に近い高い電圧を印加することができる．こ
のため、メモリの紫外線消去後のチャネルコンダクタン
スを大きくすることができ、高速読み出しを実現できる
． 次に、本発明の第２の実施例のメモリのプログラム方法
について説明する。浮遊ゲート電極５に電子を注入する
メモリの場合、ソース領域２及び基板ｌに対して約４〜
７Ｖ高い電圧をドレイン領域３に印加する。また、制御
ゲート電極７には、約１２Ｖ程度の高電圧を印加する．
このドレイン領域３及び制御ゲート電極７への電圧印加
により、チャネル領域に約１ｍＡ程度の大きなチャネル
電流カ流れ、ドレイン領域３近傍で、ホットエレクトロ
ンが発生し、その一部が浮遊ゲート電極５へ注入される
。非選択メモリセルは、制御ゲート電極７へ電圧を印加
しないために書き込みは行われない。また、選択メモリ
セルにおいても、浮遊ゲート電極５に電子を注入しない
メモリセルにおいては、制御ゲート電極７に高電圧が印
加されていても、ドレイン領域３の電圧を接地状態にす
ることにより書き込みは行われない。即ち、ドレイン領
域３及び制御ゲート電極７に共に電圧が印加された場合
にのみ、浮遊ゲート電極５に電子が注入される。第４図
のメモリにおいては、ソフトライトが起きにくい構造で
あるために、チャネル長を短くできる。従って、書き込
み動作においても、非常に短い時間で書き込みを行うこ
とができる．また、書き込み非選択のメモリセルにおい
ては、ドレイン領域３に高電圧が印加されても、制御ゲ
ート電極７が接地されているために、第１のチャネル領
域のコンダクタンスは充分小さく、従って、非ｉ！沢メ
モリセルのオフリークを防ぐことができる。

また、チャネル領域の表面に闇値電圧を下げるために、
砒素による第２の不純物領域９を形或しているが、この
不純物頓域９によってプログラム効率が悪くなることは
ない。書き込み時に形成されたドレイン領域３近傍のホ
ットエレクトロン発生のための表面ポテンシャルは、砒
素のドーピングによってほとんど影響されない。砒素に
よる第２の不純物領域９は拡散係数が小さいために第５
図のように極めて表面に形威されているからである。

チャネル領域の闇値電圧を下げるため、第２の不純物領
域９を形戒する変わりに、第１の不純物？ｉＩＴ域８の
濃度を低くした場合は、ホットエレクトロン発生のため
の表面ポテンシャルの形がなだらかになってしまうため
に、プログラム効率は悪くなってしまう．第２の不純物
領域９の形威により、メモリのプログラム効率を維持し
て、メモリの闇値電圧を下げることができる。

次に、第４図のメモリの消去方法について説明する．消
去は、メモリに紫外線を照射することにより行われる。

浮遊ゲート電極５に注入されている電子は、紫外線によ
って励起されて、基板１に戻ることにより消去される．
第６図は紫外線消去後のメモリの闇値電圧の砒素（Ａ！
ｌ）の注入量依存性を示した図である。第６図のように
砒素の注入によって、５Ｘ１０”の注入量の境界にして
大きく闇値が減少する領域八と、小さく闇値が減少する
領域Ｂとに分けられる．第２の実施例のメモリの闇値電
圧は、第１のチャネル領域と第２のチャネル領域とのい
ずれか大きい闇値になる。砒素による第２の不純物領域
９が形或されていない場合、即ち、イオン注入量がゼロ
の場合の紫外線消去後の闇値電圧は、高い方の闇値電圧
である第２のチャネル領域の闇値電圧に等しい。第２の
不純物碩域９への砒素の注入量の増加にともない、第ｌ
のチャネル領域と第２のチャネル領域の闇値電圧の大き
さが逆になる。即ち、砒素の注入量の増加により、領域
八から領域Ｂに移行する。領域Ａは、第２のチャネル領
域の闇値電圧に対応し、領域Ｂは第１のチャネル領域の
闇値電圧に対応する。領域Ｂでは、第１のチャネル領域
の闇値電圧の砒素の注入量依存性を小さくする方法は、
第２のゲート絶縁膜１４の単位面積当たりの容量を第１
のゲート絶縁膜４の単位面積当たりの容量に比べ大きく
することによって行うことができる。ゲート絶縁膜の単
位面積当たりの容量を大きくすることにより、砒素注入
呈の闇値電圧への寄与率を減少することができる。メモ
リの闇値電圧を下げるために、第２の不純物領域９を形
或せずに、第１の不純物領域８の濃度を下げる方法では
、常に第２のチャネル領域の闇値電圧の方が第１のチャ
ネル領域の闇値電圧よりも高く形成される。第２のチャ
ネル領域の闇値電圧は、制御ゲート電極７と浮遊ゲート
電極５との容撥結合が１００％ではなく、一般に７０％
程度の容量結合であるために高くなってしまう。しかし
、本発明の第２実施例のメモリでは、第２の不純物領域
９の形或により、第１のチャネル領域の闇値電圧を第２
のチャネル領域の闇値電圧より高くできる。第１のチャ
ネル領域の闇値電圧を第２のチャネル領域の闇値電圧よ
りも高くする方法として、不純物濃度を変えることによ
っても行うことができる。

第７図は、本発明第３の実施例の半導体不揮発性メモリ
の断面図である。浮遊ゲート電極５をマスクとして自己
整合的に第１のチャネル領域にＰ型の第３の不純物領域
２１を形威している。Ｎ型の不純物を入れた第２の不純
物領域９の不純物をキャンセルする方向にＰ型の不純物
を形成しているので、第１のチャネル領域のｒＡ値電圧
を高く形戒できる．第４図の半導体不揮発性メモリにお
いても、第２のゲート絶縁膜の形成を第１のゲート絶縁
膜４をリムーブ後、熱酸化膜で形成すれば第２の不純物
領域９の一部は第２のゲート絶縁膜１４に入ってしまう
ために、第１のチャネル領域の砒素の濃度は低くするこ
とができる。従らて、第１のチャネル領域の闇値電圧の
方が、第２のチャネル領域の闇値電圧より高くなる． 以上説明したように、第２及び第３の実施例のメモリに
おいては、砒素の注入により紫外線消去後の闇値電圧を
約０．５Ｖ程度まで下げられる。このメモリの闇値電圧
は第１のチャネルｅＩ域の闇値電圧であるために、ドレ
イン領域２の電圧にかかわらずに安定であり、オフリー
ク電流を少なくできる。闇値電圧を約０．５Ｖ程度まで
下げられることから電ｔＡ電圧として約１Ｖ程度までメ
モリを動作することができる。また、闇値電圧を低くで
きることにより、ドレイン電流が大きくできるため、高
速動作も容易にできる。

〔発明の効果） この発明は、以上説明したように、分離領域に対して自
己整合的に半導体基板表面にドーピングされた基板と同
し導電型のドーパンドと、それより拡散しに＜＜、密度
の少ないドーバンドとを有する紫外線消去タイプの浮遊
ゲート型半導体不揮発性メモリであり、その閾４ｆｉ電
圧を０．５〜１．０■と低くすることにより、プログラ
ミング特性及び分離特性を満足しつつ、低電圧範囲での
動作及び高速動作を容易にする効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の半導体不揮発性メモリ
のチャネル長方向の断面図、第２図は従来の半導体不揮
発性メモリの断面図、第３図は第ｌの実施例の半導体不
揮発性メモリのチャネル巾方向のアレイ状態でのドレイ
ンＳ■域を含む半導体不揮発性メモリの断面図、第４図
はこの発明にかかる半導体不揮発性メモリの第２の実施
例の断面図、第５図は第４図の半導体不揮発性メモリの
Ａ−Ａ’線に沿ったチャネル領域の不純物分布図、第６
図は第２の実施例の半導体不揮発性メモリの闇値電圧の
砒素イオン注入依存性を示した図、第７図は本発明の半
遵体不揮発性メモリの第３の実施例の断面図である。 １・・・半導体基板 ２・・・ソース領域 ３・・・ドレイン領域 ５・・・浮遊ゲート電極 ７・・・制御ゲート電極 以上

Claims (1)

【特許請求の範囲】
1. 第１導電型の第１の半導体領域と、前記第１の半導体領
   域の表面部分に設けられた前記第１の半導体領域より高
   い濃度の前記第１導電型の第２の半導体領域と、前記第
   ２の半導体領域の表面部分に間隔を置いて設けられた前
   記第１導電型と逆導電型のソース領域及びドレイン領域
   と、前記第２の半導体領域の内側に設けられた前記第１
   導電型と逆導電型不純物を含む第３の半導体領域と、前
   記第３の半導体領域上に第１の絶縁膜を介して設けられ
   た浮遊ゲート電極と、前記浮遊ゲート電極上に第２の絶
   縁膜を介して設けられた制御ゲート電極とから成る半導
   体不揮発性メモリ。