JPH0354873B2 - - Google Patents
Info
- Publication number
- JPH0354873B2 JPH0354873B2 JP14358184A JP14358184A JPH0354873B2 JP H0354873 B2 JPH0354873 B2 JP H0354873B2 JP 14358184 A JP14358184 A JP 14358184A JP 14358184 A JP14358184 A JP 14358184A JP H0354873 B2 JPH0354873 B2 JP H0354873B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- solder dam
- circuit board
- soldering
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920001721 polyimide Polymers 0.000 claims description 30
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 28
- 238000007747 plating Methods 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 239000004642 Polyimide Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 229910052763 palladium Inorganic materials 0.000 claims description 14
- 239000009719 polyimide resin Substances 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000005476 soldering Methods 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 11
- 239000002243 precursor Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 14
- 239000000919 ceramic Substances 0.000 description 4
- 239000002966 varnish Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、回路部品を搭載する回路基板および
その製造方法に関する。
その製造方法に関する。
従来、基板上におけるはんだ付け部分のソルダ
ーダムをポリイミド樹脂を用いて形成する方法と
しては、例えば特開昭55−43252号を参照できる。
すなわち、金属パターン上に非感光性ポリイミド
前駆体（プレポリマー）溶液を塗布し、それから
それを熱処理してポリイミド樹脂層とする。その
後、このポリイミド樹脂層に、ホトレジスト等を
用いて必要とするソルダーダムのパターンをエツ
チングする。ところが、このような方法では、ポ
リイミド樹脂層を形成した後に、レジスト等を用
いてのエツチングを行なうため、必要工程数が多
く、完成までに長い時間を要する。
ーダムをポリイミド樹脂を用いて形成する方法と
しては、例えば特開昭55−43252号を参照できる。
すなわち、金属パターン上に非感光性ポリイミド
前駆体（プレポリマー）溶液を塗布し、それから
それを熱処理してポリイミド樹脂層とする。その
後、このポリイミド樹脂層に、ホトレジスト等を
用いて必要とするソルダーダムのパターンをエツ
チングする。ところが、このような方法では、ポ
リイミド樹脂層を形成した後に、レジスト等を用
いてのエツチングを行なうため、必要工程数が多
く、完成までに長い時間を要する。
しかも、ポリイミド樹脂のエツチング剤に耐え
ることのできるレジスト等が少ないために、高精
度、高密度なパターン形成が困難であるという欠
点がある。
ることのできるレジスト等が少ないために、高精
度、高密度なパターン形成が困難であるという欠
点がある。
本発明の目的は、ポリイミド樹脂によるソルダ
ーダムを容易にかつ高精度、高密度に形成した回
路基板およびその製造方法を提供することにあ
る。
ーダムを容易にかつ高精度、高密度に形成した回
路基板およびその製造方法を提供することにあ
る。
本発明の構成について説明すると、まず第１の
発明である回路基板は、回路部品を搭載する回路
基板において、基板本体上に、銅メツキ層の上に
パラジウムメツキ層が形成されてなるはんだ付け
用導体部と、感光性ポリイミド前駆体溶液で構成
されたポリイミド樹脂のソルダーダムとを有する
ことを特徴とするものである。
発明である回路基板は、回路部品を搭載する回路
基板において、基板本体上に、銅メツキ層の上に
パラジウムメツキ層が形成されてなるはんだ付け
用導体部と、感光性ポリイミド前駆体溶液で構成
されたポリイミド樹脂のソルダーダムとを有する
ことを特徴とするものである。
また、上記回路基板の製造方法である第２の発
明は、回路部品を搭載する回路基板の製造方法で
あつて、基板本体上にてはんだ付け用導体部のパ
ターンを成す銅メツキ層の上にパラジウムメツキ
を施こし、次いで、基板上に感光性ポリイミド前
駆体溶液を塗布し、その後乾燥工程、露光工程、
現像工程、熱硬化工程を経てポリイミド樹脂のソ
ルダーダムを形成することを特徴としている。
明は、回路部品を搭載する回路基板の製造方法で
あつて、基板本体上にてはんだ付け用導体部のパ
ターンを成す銅メツキ層の上にパラジウムメツキ
を施こし、次いで、基板上に感光性ポリイミド前
駆体溶液を塗布し、その後乾燥工程、露光工程、
現像工程、熱硬化工程を経てポリイミド樹脂のソ
ルダーダムを形成することを特徴としている。
次に本願発明の実施例を第１図に基づいて説明
する。
する。
図中１は、基板本体となるセラミツク多層基板
である。ソルダーダムとしてポリイミドを用いる
ためには300℃以上の温度に耐える基板材料が必
要である。この点、セラミツク基板を用いれば問
題はない。なお、本図では省略しているが、この
セラミツク多層基板１の内層及び表面層に導体回
路が形成されていることはもちろんである。２は
銅メツキ層、３はパラジウムメツキ層であり、こ
れら両者によつてはんだ付け導体部が形成されて
いる。銅メツキ層２は、基板１の絶縁層上にて、
はんだ付け用導体部と共にその他必要な配線部の
パターンを成している。銅がsn／pb等のはんだ
付けに対してすぐれた特性を有していることは周
知のとおりである。この銅メツキ層２の上にはパ
ラジウムメツキが施こされ、これによつてパラジ
ウムメツキ層３が形成されている。
である。ソルダーダムとしてポリイミドを用いる
ためには300℃以上の温度に耐える基板材料が必
要である。この点、セラミツク基板を用いれば問
題はない。なお、本図では省略しているが、この
セラミツク多層基板１の内層及び表面層に導体回
路が形成されていることはもちろんである。２は
銅メツキ層、３はパラジウムメツキ層であり、こ
れら両者によつてはんだ付け導体部が形成されて
いる。銅メツキ層２は、基板１の絶縁層上にて、
はんだ付け用導体部と共にその他必要な配線部の
パターンを成している。銅がsn／pb等のはんだ
付けに対してすぐれた特性を有していることは周
知のとおりである。この銅メツキ層２の上にはパ
ラジウムメツキが施こされ、これによつてパラジ
ウムメツキ層３が形成されている。
そして、このように銅メツキ層２とパラジウム
メツキ層３が形成された基板１上には、感光性ポ
リイミド前駆体（プレポリマー）溶液で構成され
たポリイミド樹脂のソルダーダム４が形成されて
いる。このソルダーダム４の形成に際しては、ま
ず感光性ポリイミドワニスをスピンナなどによつ
て基板１上に塗布し、それからオープン中での乾
燥を行なう。その後、例えばフオトレジストをパ
ターン印刷して露光を行ない、それから専用現像
液で現像を行なう。このとき、導体部表面をパラ
ジウムとしていることにより、現像残りは発生し
なかつた。その後、熱処理してポリイミドによる
ソルダーダム４を形成する。感光性ポリイミドワ
ニスとしては、例えば東レ株式会社製のフオトニ
ースUR―3100がある。
メツキ層３が形成された基板１上には、感光性ポ
リイミド前駆体（プレポリマー）溶液で構成され
たポリイミド樹脂のソルダーダム４が形成されて
いる。このソルダーダム４の形成に際しては、ま
ず感光性ポリイミドワニスをスピンナなどによつ
て基板１上に塗布し、それからオープン中での乾
燥を行なう。その後、例えばフオトレジストをパ
ターン印刷して露光を行ない、それから専用現像
液で現像を行なう。このとき、導体部表面をパラ
ジウムとしていることにより、現像残りは発生し
なかつた。その後、熱処理してポリイミドによる
ソルダーダム４を形成する。感光性ポリイミドワ
ニスとしては、例えば東レ株式会社製のフオトニ
ースUR―3100がある。
このようにして、ソルダーダム４が形成された
後に、はんだ付けが行われはんだ層５が形成され
る。このとき、導体部表面をパラジウムとしてい
ることにより、ソルダーダム４の剥離が発生せず
に良好なはんだ付け作業ができた。したがつて、
このパラジウムは、前述したようにポリイミドワ
ニスの現像残りをなくすこと、およびはんだねれ
性の改善、さらにポリイミドとの密着のためにき
わめて有効である。
後に、はんだ付けが行われはんだ層５が形成され
る。このとき、導体部表面をパラジウムとしてい
ることにより、ソルダーダム４の剥離が発生せず
に良好なはんだ付け作業ができた。したがつて、
このパラジウムは、前述したようにポリイミドワ
ニスの現像残りをなくすこと、およびはんだねれ
性の改善、さらにポリイミドとの密着のためにき
わめて有効である。
ちなみに、基板の絶縁層の上に、はんだ付け用
導体部およびその他必要な配線部を、銅メツキで
形成したものと、銅メツキ上に金メツキを行なつ
て形成したものとをそれぞれ用意して、これら両
者の基板に対して前述と同様のポリイミドによる
ソルダーダム４を形成した場合、前者の基板には
現像残りが発生して良好なはんだ付け用導体部が
形成できない。この点、後者の基板には問題がな
い。しかし、この後者の基板は、はんだ付けの作
業中に、ソルダーダム４が導体部表面より剥離し
て、不良な部分が発生するという問題がある。
導体部およびその他必要な配線部を、銅メツキで
形成したものと、銅メツキ上に金メツキを行なつ
て形成したものとをそれぞれ用意して、これら両
者の基板に対して前述と同様のポリイミドによる
ソルダーダム４を形成した場合、前者の基板には
現像残りが発生して良好なはんだ付け用導体部が
形成できない。この点、後者の基板には問題がな
い。しかし、この後者の基板は、はんだ付けの作
業中に、ソルダーダム４が導体部表面より剥離し
て、不良な部分が発生するという問題がある。
以上説明したように、本発明によれば、銅メツ
キ層の上にパラジウムメツキ層を形成してはんだ
付け用導体部を成し、そして感光性ポリイミド前
駆体溶液でポリイミド樹脂のソルダーダムを構成
するようにしたから、パラジウムとポリイミドと
の良好な密着が得られ、ポリイミド樹脂によるソ
ルダーダムを高精度、高密度に形成することがで
きる。しかも、感光性ポリイミド前駆体溶液の塗
布、乾燥、露光、現像、熱硬化の一連の工程によ
つて、ソルダーダムを容易に形成することができ
る。特に、感光性ポリイミド前駆体塗布膜の現像
は容易である。
キ層の上にパラジウムメツキ層を形成してはんだ
付け用導体部を成し、そして感光性ポリイミド前
駆体溶液でポリイミド樹脂のソルダーダムを構成
するようにしたから、パラジウムとポリイミドと
の良好な密着が得られ、ポリイミド樹脂によるソ
ルダーダムを高精度、高密度に形成することがで
きる。しかも、感光性ポリイミド前駆体溶液の塗
布、乾燥、露光、現像、熱硬化の一連の工程によ
つて、ソルダーダムを容易に形成することができ
る。特に、感光性ポリイミド前駆体塗布膜の現像
は容易である。
第１図は本発明の一実施例を示す回路基板の断
面図でる。 １…セラミツク層基板（基板本体）、２…銅メ
ツキ層、３…パラジウムメツキ層、４…ソルダー
ダム、５…はんだ層。
面図でる。 １…セラミツク層基板（基板本体）、２…銅メ
ツキ層、３…パラジウムメツキ層、４…ソルダー
ダム、５…はんだ層。
Claims (1)
- 【特許請求の範囲】 １ 回路部品を搭載する回路基板において、基板
本体上に銅メツキ層の上にパラジウムメツキ層が
形成されてなるはんだ付け用導体部と、感光性ポ
リイミド前駆体溶液で構成されたポリイミド樹脂
のソルダーダムとを有することを特徴とする回路
基板。 ２ 回路部品を搭載する回路基板の製造方法であ
つて、基板本体にてはんだ付け用導体部のパター
ンを成す銅メツキ層の上にパラジウムメツキを施
こし、次いで、基板上に感光性ポリイミド前駆体
溶液を塗布し、その後乾燥工程、露光工程、現像
工程、熱硬化工程を経てポリイミド樹脂のソルダ
ーダムを形成することを特徴とする回路基板の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14358184A JPS6123390A (ja) | 1984-07-11 | 1984-07-11 | 回路基板およびその製造方法 |
| FR858510660A FR2567709B1 (fr) | 1984-07-11 | 1985-07-11 | Ensemble a paillette comprenant un substrat de cablage multi-couche |
| FR8615585A FR2590105A1 (fr) | 1984-07-11 | 1986-11-07 | Ensemble a paillette comprenant un substrat de cablage multicouche |
| US07/115,565 US4840924A (en) | 1984-07-11 | 1987-10-29 | Method of fabricating a multichip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14358184A JPS6123390A (ja) | 1984-07-11 | 1984-07-11 | 回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123390A JPS6123390A (ja) | 1986-01-31 |
| JPH0354873B2 true JPH0354873B2 (ja) | 1991-08-21 |
Family
ID=15342061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14358184A Granted JPS6123390A (ja) | 1984-07-11 | 1984-07-11 | 回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123390A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115217B2 (ja) * | 1986-08-25 | 1995-12-13 | カルソニック株式会社 | ピストンロツドの製造方法 |
| JPH03160786A (ja) * | 1989-11-20 | 1991-07-10 | Fujitsu Ltd | 薄膜印刷配線回路基板 |
-
1984
- 1984-07-11 JP JP14358184A patent/JPS6123390A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6123390A (ja) | 1986-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| US4211603A (en) | Multilayer circuit board construction and method | |
| EP0457501B1 (en) | Method of manufacturing a multilayer wiring board | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| JPH02260491A (ja) | プリント回路板及びその製造方法 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| JPH0354873B2 (ja) | ||
| JP2586745B2 (ja) | 印刷配線板の製造方法 | |
| JPS6337694A (ja) | 回路基板の製造方法 | |
| JPS58134497A (ja) | 印刷配線板の製造方法及び印刷配線板 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JP2727870B2 (ja) | フィルムキャリアテープ及びその製造方法 | |
| JPH04318993A (ja) | プリント配線板およびその製造方法 | |
| JPS61256789A (ja) | プリント配線板製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2500659B2 (ja) | 印刷配線板の製造方法 | |
| JP2891938B2 (ja) | 電気部品の接続方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JP2833315B2 (ja) | Ｔａｂ用テープキャリア | |
| JPS59114889A (ja) | 導電体パタ−ンの形成方法 | |
| JPS6334937A (ja) | フイルムキヤリヤの製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH05129764A (ja) | 印刷配線板の製造方法 | |
| JPH06112356A (ja) | バンプ付薄膜多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |