JPH0354978A - ハイビジョンビデオテープレコーダーのマスタークロック発生回路 - Google Patents
ハイビジョンビデオテープレコーダーのマスタークロック発生回路Info
- Publication number
- JPH0354978A JPH0354978A JP1191089A JP19108989A JPH0354978A JP H0354978 A JPH0354978 A JP H0354978A JP 1191089 A JP1191089 A JP 1191089A JP 19108989 A JP19108989 A JP 19108989A JP H0354978 A JPH0354978 A JP H0354978A
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- signal
- master clock
- separator
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ハイビジョンビデオテープレコーダ（以下ハ
イビジョンＶＴＲという）における記録時と再生時とに
使用するマスタークロック発生回路に関するものである
。
イビジョンＶＴＲという）における記録時と再生時とに
使用するマスタークロック発生回路に関するものである
。
従来のハイビジョンＶＴＲのマスタークロック発生回路
は、例えば第２図に示すように、ＰＬＬ（ Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ ）回路６と同期信号分湘器
ｌと基準電圧発生器７とからなる。
は、例えば第２図に示すように、ＰＬＬ（ Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ ）回路６と同期信号分湘器
ｌと基準電圧発生器７とからなる。
上記ＰＬＬ回路６は、ＰＬＬのループを構或する位相比
較器２、Ｖ Ｃ Ｏ （ Ｖｏｌｔａｇｅ Ｃｏｎｔｒ
ｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ ） ３、分周器４、
および切換えスイッチ５を備えている。一方、基準電圧
発生器７は、切換えスイッチ５の接点５ａ・５ｃ間を介
して■ＣＯ３に接続されている。
較器２、Ｖ Ｃ Ｏ （ Ｖｏｌｔａｇｅ Ｃｏｎｔｒ
ｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ ） ３、分周器４、
および切換えスイッチ５を備えている。一方、基準電圧
発生器７は、切換えスイッチ５の接点５ａ・５ｃ間を介
して■ＣＯ３に接続されている。
記録時には、入力の映像信号より分離した三値同期信号
もしくはシステム同期信号用として入カされた三値同期
信号が、同期信号分離器ｌに入ヵされる。このとき、切
換えスイッチ５は、接点５ｂ側に切換えられており、接
点５ｂ・５ｃ間が導通している。
もしくはシステム同期信号用として入カされた三値同期
信号が、同期信号分離器ｌに入ヵされる。このとき、切
換えスイッチ５は、接点５ｂ側に切換えられており、接
点５ｂ・５ｃ間が導通している。
位相比較器２は、同期信号分離器１で三値同期信号から
分離した基準信号ＨＤが入力される。また、位相比較器
２には、ＶＣＯ３の出力を分周器４で分周して得られた
比較信号が入力される。位相比較器２は、基準信号ＨＤ
と比較信号とを比較して得られる比較出力電圧によって
ＶＣＯ３を制御し発振させる。これにより、ＶＣＯ３か
らは、入力映像信号に同期したマスタークロックが得ら
れる． 一方、再生時において、三値同期信号がマスタークロッ
ク発生回路の同期信号分離器ｌに入力される場合には、
記録時と同様にしてマスタークロックが得られる．これ
に対して三値同期信号が入力されない場合には、切換え
スイッチ５が動作して接点５ａ・５ｃ間が導通に切換わ
る。これにより、基準電圧発生器７のあらかじめ調整さ
れた出力電圧がＶＣＯ３に直接入力されて再生用のマス
タークロックを得ている。
分離した基準信号ＨＤが入力される。また、位相比較器
２には、ＶＣＯ３の出力を分周器４で分周して得られた
比較信号が入力される。位相比較器２は、基準信号ＨＤ
と比較信号とを比較して得られる比較出力電圧によって
ＶＣＯ３を制御し発振させる。これにより、ＶＣＯ３か
らは、入力映像信号に同期したマスタークロックが得ら
れる． 一方、再生時において、三値同期信号がマスタークロッ
ク発生回路の同期信号分離器ｌに入力される場合には、
記録時と同様にしてマスタークロックが得られる．これ
に対して三値同期信号が入力されない場合には、切換え
スイッチ５が動作して接点５ａ・５ｃ間が導通に切換わ
る。これにより、基準電圧発生器７のあらかじめ調整さ
れた出力電圧がＶＣＯ３に直接入力されて再生用のマス
タークロックを得ている。
ところが、上記従来の構或では、再生時においてシステ
ム用の三値同期信号が人力されない場合には、基準電圧
発生器７からの出力電圧の安定性によってＶＣＯ３の発
振周波数の安定性が決定される。したがって、マスター
クロックとして十分安定な発振周波数を得るためには、
基準電圧発生器７とＶＣＯ３との回路的補償を考慮しな
ければならず、その結果、回路構戒が複雑になるという
問題を有している。
ム用の三値同期信号が人力されない場合には、基準電圧
発生器７からの出力電圧の安定性によってＶＣＯ３の発
振周波数の安定性が決定される。したがって、マスター
クロックとして十分安定な発振周波数を得るためには、
基準電圧発生器７とＶＣＯ３との回路的補償を考慮しな
ければならず、その結果、回路構戒が複雑になるという
問題を有している。
本発明に係るハイビジゴンＶＴＲのマスタークロック発
生回路は、人力した三値同期信号から基準信号を得る同
期信号分離器と、基準信号を発生する基準信号発生器と
、同期信号分離器への三値同期信号の入力があるときは
、同期信号分離器から得られる基準信号が取り出される
一方、同期信号分離器への三値同期信号の入カがないと
きは、基準信号発生器から得られる基準信号が取り出さ
れるように切換える切換え手段と、切換え手段より出力
された基準信号からマスタークロックを得るＰＬＬ回路
とを備えていることを特徴としている。
生回路は、人力した三値同期信号から基準信号を得る同
期信号分離器と、基準信号を発生する基準信号発生器と
、同期信号分離器への三値同期信号の入力があるときは
、同期信号分離器から得られる基準信号が取り出される
一方、同期信号分離器への三値同期信号の入カがないと
きは、基準信号発生器から得られる基準信号が取り出さ
れるように切換える切換え手段と、切換え手段より出力
された基準信号からマスタークロックを得るＰＬＬ回路
とを備えていることを特徴としている。
上記の構或によれば、三値同期信号が同期信号分離器に
入力された場合には、同期信号分離器により得られた基
準信号が、ＰＬＬ回路に入力されて三値同期信号に同期
したマスタークロックが得られる。
入力された場合には、同期信号分離器により得られた基
準信号が、ＰＬＬ回路に入力されて三値同期信号に同期
したマスタークロックが得られる。
一方、三値同期信号が同期信号分離器に入力されない場
合には、基準信号発生器より得られる基準信号が、ＰＬ
Ｌ回路に入力されて三値同期信号に同期したマスターク
ロックが得られる．それゆえ、三値同期信号の有無にか
かわらず、アスタークロックが得られることになる。
合には、基準信号発生器より得られる基準信号が、ＰＬ
Ｌ回路に入力されて三値同期信号に同期したマスターク
ロックが得られる．それゆえ、三値同期信号の有無にか
かわらず、アスタークロックが得られることになる。
本発明の一実施例を第１図に基づいて説明すれば、以下
の通りである． ハイビジタンＶＴＲのマスタークロック発生回路は、第
ｌ図に示すように、基準信号分離手段としての同期信号
分離器１０と、基準信号発生手段としての基準信号発生
器１１と、マスタークロック発生手段としてのＰＬＬ回
路ｌ３と、切換え手段としての切換えスイッチ１２とか
らなる。
の通りである． ハイビジタンＶＴＲのマスタークロック発生回路は、第
ｌ図に示すように、基準信号分離手段としての同期信号
分離器１０と、基準信号発生手段としての基準信号発生
器１１と、マスタークロック発生手段としてのＰＬＬ回
路ｌ３と、切換え手段としての切換えスイッチ１２とか
らなる。
上記の同期信号分離器１０は、ハイビジョンＶＴＲに入
力される映像信号を分離した三値同期信号、もしくはシ
ステム同期用として人力された三値同期信号より、基準
信号ＨＤを得るようになっている。また、安定な発振を
おこなう水晶発振器等からなる基準信号発生器１１から
は、基準信号ＲＨＤが得られる。切換えスイッチ１２は
、選択入力端子１２ａ・１２ｂと出力端子１２ｃを有し
ている。これにより、切換えスイッチ１２は、三値同期
信号が同期信号分離器１ｏに入刀される場合は、選択入
力端子１２ａと出カ端子１２ｃとが導通し、三値同期信
号が同期信号分離器１０に入力されない場合には、選択
人カ端子１２ｂと出カ端子１２ｃとが導通するように切
換えられる。
力される映像信号を分離した三値同期信号、もしくはシ
ステム同期用として人力された三値同期信号より、基準
信号ＨＤを得るようになっている。また、安定な発振を
おこなう水晶発振器等からなる基準信号発生器１１から
は、基準信号ＲＨＤが得られる。切換えスイッチ１２は
、選択入力端子１２ａ・１２ｂと出力端子１２ｃを有し
ている。これにより、切換えスイッチ１２は、三値同期
信号が同期信号分離器１ｏに入刀される場合は、選択入
力端子１２ａと出カ端子１２ｃとが導通し、三値同期信
号が同期信号分離器１０に入力されない場合には、選択
人カ端子１２ｂと出カ端子１２ｃとが導通するように切
換えられる。
一方、ＰＬＬ回路１３は、ＰＬＬのループを構或する位
相比較器１４とＶＣＯ１５と分周器１６とを備えている
。位相比較器１４は、切換えスイッチ１２を介して入力
された、基準信号ＨＤまたは基準信号ＲＨＤと分周器ｌ
６から入力された比較信号とを位相比較し、これにより
得られた比較出力電圧をＶＣＯ１５に出力して、ＶＣＯ
１５の発振周波数を制御するようになっている．即ち、
ＶＣＯ１５は、基準信号ＨＤまたは基準信号ＲＨＤに同
期したマスタークロックとなる周波数の信号を発振する
ようになっている。
相比較器１４とＶＣＯ１５と分周器１６とを備えている
。位相比較器１４は、切換えスイッチ１２を介して入力
された、基準信号ＨＤまたは基準信号ＲＨＤと分周器ｌ
６から入力された比較信号とを位相比較し、これにより
得られた比較出力電圧をＶＣＯ１５に出力して、ＶＣＯ
１５の発振周波数を制御するようになっている．即ち、
ＶＣＯ１５は、基準信号ＨＤまたは基準信号ＲＨＤに同
期したマスタークロックとなる周波数の信号を発振する
ようになっている。
上記の構或において、記録時には、ハイビジョンＶＴＲ
に入力される映像信号を分離した三値同期信号、もしく
はシステム同期用として入力された三値同期信号が、同
期信号分離器ＩＯに入力される。同期信号分離器１０は
、入力された三値同期信号の立ち下がりを検出して基準
信号ＨＤを分離し、この基準信号ＨＤを切換えスイッチ
１２の選択入力端子１２ａに出力する。このとき、切換
えスイッチ１２は、選択入力端子１２ａと出力端子１２
ｃが導通するように切換えられている．したがって、基
準信号ＨＤは、ＰＬＬ回路１３に出力されることになる
。一方、分周器１６は、ＶＣ０１５の発振出力を分周し
て位相比較器ｌ４に比較信号を出力する。この位相比較
器１４は、入力された基準信号ＨＤと比較信号とを比較
して得られる比較出力電圧をＶＣＯ１５に出力して、発
振周波数の制御を行っている。これにより、ｖＣＯ１５
からは、基準信号ＨＤに同期した発振が行われる。即ち
、ＶＣＯｌ５からは、三値同期信号に同期したマスター
クロックが出力されることになる． また、再生時に、三値同期信号が同期信号分離器ｌＯに
入力される場合には、記録時と同様の過程でマスターク
ロックが得られる。一方、三値同期信号が同期信号分離
器１０に人力されない場合には、切換えスイッチｌ２が
動作して、切換えスイッチ１２の選沢入力端子１２ｂと
出力端子１２Ｃが導通ずるように切換えられる。これに
より、基準信号発生器１１から出力される基準信号ＲＨ
Ｄは、切換えスイッチ１２を介してＰＬＬ回路１３に出
力される。したがって、ＰＬＬ回路１３のＶＣＯ１５か
らは、記録時と同様の過程を経て、基準信号ＲＨＤに同
期したマスタークロックが出力されることになる。
に入力される映像信号を分離した三値同期信号、もしく
はシステム同期用として入力された三値同期信号が、同
期信号分離器ＩＯに入力される。同期信号分離器１０は
、入力された三値同期信号の立ち下がりを検出して基準
信号ＨＤを分離し、この基準信号ＨＤを切換えスイッチ
１２の選択入力端子１２ａに出力する。このとき、切換
えスイッチ１２は、選択入力端子１２ａと出力端子１２
ｃが導通するように切換えられている．したがって、基
準信号ＨＤは、ＰＬＬ回路１３に出力されることになる
。一方、分周器１６は、ＶＣ０１５の発振出力を分周し
て位相比較器ｌ４に比較信号を出力する。この位相比較
器１４は、入力された基準信号ＨＤと比較信号とを比較
して得られる比較出力電圧をＶＣＯ１５に出力して、発
振周波数の制御を行っている。これにより、ｖＣＯ１５
からは、基準信号ＨＤに同期した発振が行われる。即ち
、ＶＣＯｌ５からは、三値同期信号に同期したマスター
クロックが出力されることになる． また、再生時に、三値同期信号が同期信号分離器ｌＯに
入力される場合には、記録時と同様の過程でマスターク
ロックが得られる。一方、三値同期信号が同期信号分離
器１０に人力されない場合には、切換えスイッチｌ２が
動作して、切換えスイッチ１２の選沢入力端子１２ｂと
出力端子１２Ｃが導通ずるように切換えられる。これに
より、基準信号発生器１１から出力される基準信号ＲＨ
Ｄは、切換えスイッチ１２を介してＰＬＬ回路１３に出
力される。したがって、ＰＬＬ回路１３のＶＣＯ１５か
らは、記録時と同様の過程を経て、基準信号ＲＨＤに同
期したマスタークロックが出力されることになる。
本発明に係るハイビジョンＶＴＲのマスタークロック発
生回路は、以上のように、入力した三値同期信号から基
準信号を得る同期信号分離器と、基準信号を発生する基
準信号発生器と、同期信号分離器への三値同期信号の人
力があるときは、同期信号分離器から得られる基準信号
が取り出される一方、同期信号分離器への三値同期信号
の入力がないときは、基準信号発生器から得られる基準
信号が取り出されるように切換える切換え手段と、切換
え手段より出力された基準信号からマスタークロックを
得るＰＬＬｌｉ路とを備えた構或である。
生回路は、以上のように、入力した三値同期信号から基
準信号を得る同期信号分離器と、基準信号を発生する基
準信号発生器と、同期信号分離器への三値同期信号の人
力があるときは、同期信号分離器から得られる基準信号
が取り出される一方、同期信号分離器への三値同期信号
の入力がないときは、基準信号発生器から得られる基準
信号が取り出されるように切換える切換え手段と、切換
え手段より出力された基準信号からマスタークロックを
得るＰＬＬｌｉ路とを備えた構或である。
これにより、三値同期信号の入力の有無に関わらず、安
定したマスタークロックを得ることができる。したがっ
て、このマスタークロックに基づき、安定したハイビジ
ジンＶＴＲの記録再生動作を行うことが可能になるとい
う効果を奏する。
定したマスタークロックを得ることができる。したがっ
て、このマスタークロックに基づき、安定したハイビジ
ジンＶＴＲの記録再生動作を行うことが可能になるとい
う効果を奏する。
第１図は、本発明の一実施例を示すハイビジョンＶＴＲ
のマスタークロック発生回路のブロノク図である。 第２図は、従来例を示すハイビジゴンＶＴＲのマスター
クロック発生回路のブロック図である。 １０は同期信号分離器−（同期信号分離手段）、１４は
位相比較器、１５はＶＣ０，１６は分周器１３はＰＬＬ
回路（マスタークロック発生手段）１１は基準信号発生
器（基準信号発生手段）、１２は切換えスイッチ（切換
え手段）である。
のマスタークロック発生回路のブロノク図である。 第２図は、従来例を示すハイビジゴンＶＴＲのマスター
クロック発生回路のブロック図である。 １０は同期信号分離器−（同期信号分離手段）、１４は
位相比較器、１５はＶＣ０，１６は分周器１３はＰＬＬ
回路（マスタークロック発生手段）１１は基準信号発生
器（基準信号発生手段）、１２は切換えスイッチ（切換
え手段）である。
Claims (1)
- 【特許請求の範囲】 １、入力した三値同期信号から基準信号を得る同期信号
分離器と、 基準信号を発生する基準信号発生器と、 同期信号分離器への三値同期信号の入力があるときは、
同期信号分離器から得られる基準信号が取り出される一
方、同期信号分離器への三値同期信号の入力がないとき
は、基準信号発生器から得られる基準信号が取り出され
るように切換える切換え手段と、 切換え手段より出力された基準信号からマスタークロッ
クを得るＰＬＬ回路とが備えられていることを特徴とす
るハイビジョンビデオテープレコーダのマスタークロッ
ク発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191089A JPH0354978A (ja) | 1989-07-24 | 1989-07-24 | ハイビジョンビデオテープレコーダーのマスタークロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1191089A JPH0354978A (ja) | 1989-07-24 | 1989-07-24 | ハイビジョンビデオテープレコーダーのマスタークロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0354978A true JPH0354978A (ja) | 1991-03-08 |
Family
ID=16268674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1191089A Pending JPH0354978A (ja) | 1989-07-24 | 1989-07-24 | ハイビジョンビデオテープレコーダーのマスタークロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0354978A (ja) |
-
1989
- 1989-07-24 JP JP1191089A patent/JPH0354978A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0354978A (ja) | ハイビジョンビデオテープレコーダーのマスタークロック発生回路 | |
| JPH0319587A (ja) | ハイビジョンビデオテープレコーダのマスタークロック発生回路 | |
| JP3710893B2 (ja) | クロック発生回路 | |
| JPH0740747B2 (ja) | 色信号処理装置 | |
| JPS62278883A (ja) | 搬送色信号周波数変換回路 | |
| JP2699372B2 (ja) | 基準同期信号発生装置 | |
| JP3244437B2 (ja) | クロック発生回路および方法 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JPH0260383A (ja) | ビデオカメラ | |
| JP2641290B2 (ja) | クロック発生装置 | |
| JP3066037B2 (ja) | フェイズロックドループ回路 | |
| JPH02123882A (ja) | ビデオディスクプレーヤ | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH09116427A (ja) | 位相同期回路 | |
| JP2591819B2 (ja) | 文字信号同期再生回路 | |
| JPH0342789Y2 (ja) | ||
| JPS61293092A (ja) | 色同期回路 | |
| JPS6122378Y2 (ja) | ||
| JP2627340B2 (ja) | デイスクモータの外部同期回路 | |
| JPH0649013Y2 (ja) | 同期結合装置 | |
| JP3723514B2 (ja) | 信号発生回路およびこれを備えるビデオカメラ | |
| JPS58151785A (ja) | 時間軸補正器 | |
| JPS63110894A (ja) | 再生装置 | |
| JPS63203064A (ja) | ビデオカメラの同期信号発生装置 | |
| JPH10117319A (ja) | 映像信号処理装置 |