JPH0355048B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、特許請求の範囲第１項記載の上位概
念に示されている２進データ信号のノイズを除去
するための回路装置を対象とする。

２進信号の形式のデータを１つまたは複数個の
所定の公称ビツトクロツクパルス周波を用いて伝
送するようにした多数のデイジタル伝送装置が
種々の使用領域に対して公知である。種々の原因
により伝送路にノイズが発生して、高い周波数の
ノイズ成分が伝送中のデータ信号に重畳される。

この種のデイジタル伝送装置に対する実例とし
て例えば、周辺記憶装置としてデイジタル動作の
磁気テープ装置を有するデータ処理装置が示され
ている。これを使用する場合、例えば汚れたまた
はすり減つたテープ材料、汚れたまたは摩もうし
たヘツドが記録のために用いられることに起因し
て、ノイズが発生する。磁気テープ記憶装置の読
み出し信号の場合の代表的なノイズ発生は、側縁
変化の領域における読み出し信号振幅の落ち込み
にもとづく。その結果１つの側縁ではなく複数個
の側縁が現われる。この種の装置の場合さらに高
い記録密度で動作が行なわれる。そのためこの装
置の必要とされる高い解像度の場合、磁気ヘツド
および磁気層から、デイジタル化された読み出し
信号において広い間隔のパルス側縁間に幅のせま
いノイズパルスが発生することがある。

この種の高い周波数のノイズを、周波数領域に
おいてまたは時間領域において作動する技術構成
により除去することは、基本的には可能である。
周波数領域におけるノイズ除去の構成として、デ
ータ信号の多少なりとも損なわれた側縁を受動フ
イルタおよびパルス成形回路網を用いてできるだ
け明確な方形波パルスに変換するようにした構成
が公知である。しかし受動フイルタの使用には限
界がある、何故ならばこの場合は回避できない歪
みが例えば前述の使用において著しく不利とな
る。その理由は、この場合データ信号のほかに付
加的にクロツクパルスが伝送されるのではなく、
クロツクパルスはデータ信号から再生しなければ
ならないからである。この場合とくに問題となる
のは、ビツト素子に対する公称周期が、テープの
瞬時速度の公称値からの許容偏差のために変動す
ることもある。

そのためノイズ除去を時間領域における構成に
より行なうことが、しばしば提案されている。こ
の目的のために公知の装置の場合その前提とする
ところは、ノイズ信号成分が有効信号に比較する
とその期間が著しく短かいため、ノイズ信号を有
効信号からそのノイズ成分の著しく短かいパルス
幅にもとづいて識別することである。換言すれば
検出される側縁変化が有効信号における側縁変化
として識別されるのは、２進信号における極性が
所定の短かい時間間隔の経過後も保持されたまま
の時である。この場合この時間間隔は最も長いノ
イズ信号の持続時間よりも多少長く選定されてい
る。

この基本構成を実施するために公知の装置の場
合は、ノイズのある２進データ信号がパルス成形
回路として作用する双安定マルチバイブレータへ
導びかれ、ここで公称のかつ反転された極性を有
する信号に変換される。このようにして得られた
パルス列の各々は、次に固有の回路分岐において
並列に処理される。各回路分岐において積分器が
設けられており、この積分器は正の側縁変化によ
りトリガされて次のパルスを次の負の側縁の発生
まで積分する。この場合所定の閾値が上回わられ
ると積分器が相応のパルス幅の出力パルスを送出
し、この出力パルスが次に例えば微分される。両
方の回路分岐の形成された微分信号は、別の双安
定マルチバイブレータ入力側またはリセツト入力
側へそれぞれ導びかれ、この双安定マルチバイブ
レータが出力側にノイズの除去された２進データ
信号を送出する。

この公知の回路装置は次の場合は、２進データ
信号の広い間隔の実際の側縁変化の間の存在する
ノイズを即ち短時間の極性変化を実際に抑圧する
ことが完全にできる、即ち積分されるデータ信号
を評価する閾値が、各ノイズに対して確実に十分
な信号遅延を作用させるために十分高い値に定め
られている場合は、前記の抑圧が完全に行なえ
る。しかしこの回路装置の特性は、実際のパルス
側縁の領域に現われる２進データ信号のノイズに
関しては、問題がある。何故ならばすべての場合
にこれらの複数個の側縁のうちの最後の側縁がは
じめて、２進データ信号における本物の側縁とし
て識別されるからである。このことは著しい歪み
を、したがつて公称ビツトクロツクパルスの再生
の場合に困難を生ぜさせることがある。

それ故本発明の課題は次の構成を有する冒頭に
述べた２進データ信号のノイズを除去するための
回路装置を提供することである、即ち２進データ
信号の側縁変化の領域におけるノイズも広い間隔
の側縁間のノイズも完全に除去するようにし、し
かもこれにより２進データ信号における実際の側
縁変化を著しく遅延させることなく即ちデータ信
号を著しく歪ませることのないようにした、冒頭
に述べた回路装置を提供することである。

この課題は冒頭に述べた回路装置において本発
明によりその特許請求の範囲第１項の特徴部分に
示されている構成により解決されている。所望の
結果は実質的に、使用されている積分素子の動作
法により定められる。各々の積分素子は所定の極
性のそれぞれ個々の短時間のパルスの後にリセツ
トされるのではなく、この種のパルスの後縁によ
り達せられる値を同じ極性の次のパルスの次の前
縁が現われるまで保持しそれから積分を継続す
る。この積分過程は、最後に所定の閾値に達する
まで継続する。この動作法の場合、両方の積分素
子が互いに共働する、何故ならばデイジタル伝送
装置においてはこの装置構成により両方の積分素
子のうちの一方だけがその都度作動され、他方も
う一方の積分素子は変化されずに瞬時の状態にお
いて保持される。そのため複数個の側縁の発生の
場合は両方の積分素子のうち一方だけが常に、所
定の閾値に相応する積分値に達する。この時点に
このことは２進データ信号における側縁の発生と
して識別され、両方の積分素子は共通にその初期
状態へリセツトされる。両方の回路分岐のうちい
ずれにおいて閾値に達したかに依存して、この回
路の出力側に設けられている双安定スイツチング
装置がそのセツト入力側ないしリセツト入力側を
介して制御される。検出された信号側縁が２進デ
ータ信号の本物の側縁である時にだけ、この制御
がスイツチング装置の切り換えを作動する。その
ため一方では、２進データ信号における本物の側
縁変化に関連して現われる複数個の側縁がいわば
押しこめられ、他方２進データ信号における幅の
短時間の落ち込みはパルス側縁間で完全に除去さ
れる。

この回路装置を本発明の従属請求項に示されて
いる実施例のようにデイジタル形式だけで構成す
ると、これにより達成されることは、回路は検出
された各側縁の直後に即ち積分素子のリセツトの
直後に、再び短時間のノイズを評価できることで
ある。そのため２進データ信号のパルス列におけ
る、本物の信号と区別しにくいノイズさえも抑圧
できる。さらにこの回路装置を異なる使用目的に
融通性を以て適用することもできる。

回路のデイジタル構成の場合のこのことは、放
電の時定数がなくなるために積分素子の実質的に
時間遅れのない作用に関して当てはまるだけでな
く、さらにそれ以外の処理もできるようになる。
即ちノイズの除去された２進データ信号をさらに
処理する、例えば信号側縁の方向を検出しこの検
出結果の情報を次の方向変化が生ずるまでスタテ
イツクに保持することもできるようになる。その
ため必要な場合は２進データ信号のパルス列から
のビツトクロツクパルスの以後の再生に対して、
すべての前提条件が準備される。

実施例の説明 次に本発明の実施例につき図面を用いて説明す
る。

問題設定の説明のためにまず最初に第１図にパ
ルスダイヤグラムが示されている。第１行にノイ
ズのある２進データ信号DIのパルス列の一部が
示されている。このパルス列の一部は、磁気テー
プ装置を使用した場合の読み出しデータに対する
代表的なノイズの図を示す。この場合、デイジタ
ル化される信号において読み出し信号の中に入り
こむノイズに起因して、側縁変化の領域において
複数回の側縁が発生することがある。代表的なも
のは、間隔の広い側縁間のデータ信号における落
ち込みである。第２行は前記DIからノイズの除
去されたものと形の２進データ信号である。この
２進データ信号は、ノイズ除去のため回路装置に
より、できるだけもとの形を変化させずにノイズ
のある２進データ信号DIから再生すべきである。
最後に第３行に２進データ信号の側縁によりトリ
ガされるマーキングパルスMIが示されている。
このマーキングパルスMIは２進データ信号のDO
のノイズの除去されたパルス列から得られ、例え
ば次にここでは論じない瞬時のビツトクロツクパ
ルスの再生のために用いられる。

第１図は、２進データ信号のノイズ除去のため
の回路装置における問題設定を示す。２進データ
信号の側縁変化の領域におけるこの種の複数回の
側縁をいわば押しこめることのできる構成を提案
する必要がある。この場合できるだけ良好に近似
するようにもとの側縁を再生するようにし、さら
に側縁変化の間のデータ信号における落ち込みを
完全に除去する必要がある。

この課題を解決するための回路装置のブロツク
図が第２図に示されている。この回路装置の場合
データが、磁気層から例えば磁気テープMBから
磁気ヘツドMKを用いて読み出される。読み出さ
れた信号は符号化された形式で固有のデータ情報
を有し増幅器Ｖにおいて増幅され場合によりリミ
ツトされ最後にデイジタル化される。読み出し過
程およびこの信号供給は各磁気テープ装置におい
て行なわれ、この場合市販の手段を用いて行なう
こともできる。次にこの詳細を説明する。

増幅器Ｖの出力信号はノイズのある２進データ
信号DIとする。このデータ信号DIはノイズ除去
のための回路装置へ導びかれる。この回路装置は
図示されている制御論理装置SLのほかに、２つ
の集積素子INT１ないしINT２および、２つの
各集積素子に接続されている比較器COMP１な
いしCOMP２を有する。これらの積分素子は相
応の入力線路により示されているように３つの作
動様式を有する。即ち第１入力線路Ｉ１，Ｉ２へ
の信号によりトリガされる“積分”および、第２
入力線路Ｈ１，Ｈ２への信号により制御される
“保持”および、第３入力線路Ｒへ導びかれる信
号によりトリガされる“リセツト”である。両方
の比較器COMP１，COMP２は出力線路AV１な
いしAV２へそれぞれ出力信号を送出する。これ
らの出力信号は制御論理装置SLへ導びかれここ
で処理されから、ノイズの除去された２進データ
信号DOに相応する出力信号たとえばマーキング
パルスMIが発生される。

本発明を一層よく理解するために、第２図に示
されている回路装置の動作をその実施例を用いて
回路構成の詳細を説明する。この動作を第３図の
パルスダイヤグラムを用いて説明する。この場合
見やすくするために実際の場合に現われる遅延時
間は考慮しない。第２図の文字と関連づけるよう
に文字に小文字を用いる。

第３図の行ａにノイズのある２進データ信号
DIのパルス列が時間ｔに対して再び示されてい
る。このパルス列において時点ｔ１においてノイ
ズ信号が変化する。この側縁変化により積分信号
ｉ１が第３図の行ｈに示されている様に状態
“１”を取る。この状態“１”が第１積分素子
INT１を作動する。第３図の行ｃに第１積分素
子INT１に対して記憶される値Ａ１が示されて
いる。

時点ｔ２に、ノイズのある２進データ信号DI
における極性が再び変化して、そのため第１積分
信号ｉ１が状態“０”へリセツトされる。同時に
第１積分素子INT１が第１保持信号ｈ１（第３
図の行ｉ）により作動様式“保持”へセツトされ
る。この“保持”においてその記憶値Ａ１が変化
されない。同じ時点において第２積分素子INT
２は第２積分信号ｉ２（第３図、行ｊ）を受信す
る。第２積分素子INT２に対する作動様式“積
分”が第３図の行ｄに示されており、この場合そ
の瞬時記憶値Ａ２が示されている。

時点ｔ３において即ち２進データ信号DIにお
ける次の正の側縁により積分素子INT１ないし
INT２の状態が再び変化する。第２積分信号ｉ
２が“０”へリセツトされ、その代りにこの積分
素子に対する第２保持信号ｈ２（第３図の行ｋ）
が状態“１”へセツトされる。そのため第２積分
素子INT２が作動様式“保持”におかれ、第１
積分素子INT１は作動様式“積分”へリセツト
される。

両方の積分素子INT１およびINT２のこの交
番する作動法は、時点ｔ４ないしｔ５においても
同様に進行し、時点ｔ４，ｔ５において再び短時
間の側縁変化が障害のある２進データ信号DIに
おいて現われる。図示されているようにこの短時
間の複数回の側縁の領域において両方の積分素子
INT１，INT２は互いに共働して、時間経過と
共に次第に高くなる記憶値Ａ１ないしＡ２を保持
する。図示の実施例において第１積分素子INT
１は時点ｔ６において記憶値Ａ１に達する。この
記憶値Ａ１は、所属の第１比較器COMP１にお
いて固定的に設定された閾値SWに等しい。次に
第１比較器はその出力信号av１（行ｅ、第３図）
により制御論理装置SLに、この状態に達したこ
とを通報する。

制御論理装置SLは比較器COMP１のこの出力
信号からリセツト信号ｒ（第３図のｇ）を導出し、
それにより両方の積分素子INT１およびINT２
をリセツトする。同時に制御論理装置SLにおい
て第１比較器COMP１の出力信号が、２進デー
タ信号がその側縁に達したことを通報する。この
ことは、ノイズのない２進データ信号において第
３図の行ｂに示されているように極性変化を意味
する。この時点ｔ７において両方の積分素子が再
び２進データ信号DIにおける新たなノイズを評
価できる。

２進データ信号DIにおけるこの種の落ち込み
が時点ｔ８において発生し時点ｔ９まで持続す
る。そのため積分素子INT１，INT２の前述の
動作と同様に、まず第２積分素子INT２が積分
動作を開始し時点ｔ９において作動様式“保持”
へセツトされる。ノイズ側縁により第１積分素子
INT１が積分を開始し時点ｔ１０において再び
閾値SWに達する。第１比較器COMP１の相応の
出力信号av１が再び制御論理装置SLにおけ前述
の動作をトリガし、２進データ信号DIにおける
短時間の落ち込みがノイズとして検出される。何
故ならばこのノイズの消滅後は、２進データ信号
DIにおける極性変化が生じないからである。そ
のためｂに示されているノイズの除去された２進
データ信号DOの状態も変化しない。

時点ｔ１２〜ｔ１４においてノイズのある２進
データ信号DIにおける複数回の側縁が再び発生
する。これらの側縁は前述の過程と同様に再び積
分素子INT１およびINT２において評価される。
今回は第２積分素子INT２がまず最初に固定的
に設定されている閾値SWに達する。そのため第
２比較器COMP２が出力信号av２を制御論理装
置SLへ送出する。制御論理装置は再び両方の積
分素子INT１，INT２をリセツトし、第２比較
器COMP２の出力信号av２を２進データ信号に
おける極性変化として検出する。このことは第３
図のｂに示されている。

第４図に、第２図において基本構成として示さ
れた回路装置の実施例が示されている。この場合
それぞれ第１ないし第２の２進計数器１ないし２
により共通に、積分素子INT１ないしINT２お
よびこれに接続された比較器COMP１ないし
COMP２の作用が行なわれる。第４図に示され
ているその他の回路素子は実質的に制御論理装置
の全部の回路素子を表わす。

この回路装置は外部制御信号として外部クロツ
クパルス発生器３からクロツクパルス信号CLを
受信する。このクロツクパルス信号CLは、２進
データ信号DIの公称ビツトクロツクパルスの複
数倍に相応する周波数を有する。この周波数の値
を実際に２進データ信号の公称ビツトクロツクパ
ルスの何倍に選定するかは、回路技術および所定
の使用の場合の問題である。何故ならばこの周波
数が、後述のように、他の構成と共働してこの回
路装置のダイナミツク動作を定めるからである。
さらに第４図に示されているように、もう１つの
外部制御信号が制御装置４から導びかれる。この
制御信号は全体のリセツト信号であり以後はRE
を示す。

ノイズを有する２進のデータ信号DIが第１双
安定マルチバイブレータ５のデータ入力側へ導び
かれる。この第１双安定マルチバイブレータはク
ロツクパルス信号CLによりトリガされる。デー
タ入力側Ｄおよびこのマルチバイブレータの出力
側の１つがそれぞれ排他OR素子６の相応の入力
側にそれぞれ接続されている。そのためこの排他
OR素子は次の時に常に出力信号を送出する、即
ち第１双安定マルチバイブレータ回路５のデータ
入力側ないしデータ出力側における状態が同一で
ない時に、すなわちクロツクパルス信号CLの１
周期以内に２進データ信号DIにおける側縁変化
が生じた時に、排他OR素子は常に出力信号を送
出する。

この状態変化は第２双安定マルチバイブレータ
回路７によりこの回路装置のクロツクパルスパタ
ーンへ同期化される。この第２双安定マルチバイ
ブレータ７の出力信号は第1RSマルチバイブレー
タ８へ導びかれ、そのためこの第1RSマルチバイ
ブレータはセツトされる。このRSマルチバイブ
レータは、使用される回路技術に応じて任意に構
成可能であり、この実施例においては２つの
NAND素子により実現される。第1RSフリツプ
フロツプ８のスタテイツク出力信号は状態“１”
においては両方の２進計数器１，２に対するトリ
ガ信号である。すなわちこのトリガ信号は並行し
て２つのAND素子９ないし１０へ導びかれる。
AND素子９，１０はその２つの入力側において
第１双安定マルチバイブレータ５の互いに逆の出
力信号の各１つを受信する。第１双安定マルチバ
イブレータ５の出力信号はその一方の状態“１”
において積分信号ｉ１ないしｉ２に相応し、“１”
とは逆の状態“０”において保持信号ｈ１ないし
ｈ２に相応する。

第４図に示されている両方の２進計数器１ない
し２は公知のように所定の最大計数状態を有する
同期デユアル計数器として構成される。例えば両
方の２進計数器１，２を４段のジヨンソン計数器
として実現することができる。この場合クロツク
パルス信号CLの制御の下にデータ入力側に加わ
る“１”が個々の段を転送され最後に反転されて
入力側へ帰還される。この回路の場合７番目の計
数パルスの後に計数器の第４段の出力側に２進数
“１”が現われ第３段の出力側に２進数“０”が
現われる。所定の使用の場合にこのことは最大の
計数状態であり、この計数状態は、これらの２進
計数器１ないし２に後置接続されているAND素
子１１ないし１２の１つを導通接続する。

要約すると導びかれるノイズのある２進データ
信号DIにおける第１の側縁変化は排他OR素子６
により検出され、これにより第1RSマルチバイブ
レータ段８がセツトされる。その結果第１双安定
マルチバイブレータ回路５の出力信号が第１およ
び第２の２進計数器１ないし２へ導通接続され
る。２進計数器１ないし２にクロツクパルス信号
CLのトリガ用側縁の時点に２進数“１”が加え
られている限り、この計数器はたとえば第１の２
進計数器１は１計数値だけ高められる。同じ時点
に第２の２進計数器２にこれとは逆の状態が存在
しなければならないためこの計数器の計数値は変
化されない状態におかれる。この状態は、案内さ
れる２進データ信号DIによりトリガされて、２
進計数器１ないし２の一方において最大計数状態
に達し所属のAND素子１１ないし１２が導通接
続されるまで、継続する。これらのAND素子の
出力信号は出力信号av１ないしav２に相応する。
これらの出力信号は制御論理装置SLのこれから
説明すべき部分にいおいて評価される。

この信号評価はまずリセツト信号ｒの発生を対
象とする。この目的のために両方のAND素子１
１および１２の出力側がOR素子１３の入力側と
接続されている。このOR素子にはさらに制御装
置４から送出される通常のリセツト信号REが導
びかれる。OR素子１３の出力側に信号増幅器１
４が接続されている。この信号増幅器の出力側は
一方では、両方の２進計数器１および２のリセツ
ト入力側へ同時に接続され、さらに第1RSマルチ
バイブレータ８のリセツト入力側と接続されてい
る。そのため信号増幅器１４は、両方の２進計数
器１ないし２の一方が所定の最大計数状態に達し
た時または外部で発生されたリセツト信号REが
案内された時に、両方の２進計数器１，２および
第1RSフリツプフロツプ８のリセツトをトリガす
る制御信号を常に送出する。外部で発生されるリ
セツト信号REが導びかれる場合、この回路装置
全体が所定の出力状態へ移行され、この場合さら
に第１双安定マルチバイブレータ５がリセツトさ
れる。両方の２進計数器１，２のリセツト後に現
われる、２進データ信号DIの新たな側縁変化は、
直接第１排他OR素子６により検出され再び前述
の経過を開始する。

制御論理装置において両方のAND素子１１お
よび１２の出力信号av１，av２がさらに別の形
式で評価される。この目的のために両方のAND
素子１１，１２がそれぞれ、NAND素子から構
成される第2RSマルチバイブレータ１５のセツト
入力側ないしリセツト入力側と接続されている。
次にこの回路詳細により、第３図に示されている
ように時点ｔ８とｔ９との間で２進データ信号に
おけるノイズとなる落ち込みが生じこれが完全に
除去される様子を説明する。第２の２進計数器２
は時点ｔ８において計数を開始するが、しかし第
１の２進計数器１とは異なり所定の閾値には達し
ない。時点ｔ１０において第１の２進計数器にお
いて最大計数状態に達した新たにセツトパルス
が、前もつて既にセツトされている第2RSフリツ
プフロツプへ送出される。

第３図の時点ｔ１５において現われる状態の場
合に、上記とは逆の動作が生ずる。この時点にお
いて第２の２進計数器２は、第１の２進計数器１
よりも前に最大計数状態に達する。その結果
AND素子１２が導通接続し第２のRSフリツプフ
ロツプ１５のリセツト入力側に“１”が加えられ
る。そのためにこのマルチバイブレータがリセツ
トされてその出力側に極性変化が現われる。その
ため第２のマルチバイブレータ１５の出力側が、
ノイズの除去された２進データ信号DOに相応す
る信号DOを供給する。

制御論理装置SLの中に設けられている別の回
路素子は次の目的に用いられる。即ちノイズの除
去された２進データ信号DOではなく、それ自体
は同じ情報であるがしかし、２進データ信号の別
の処理のために例えば瞬時のビツトクロツクパル
スの再生の場合に一層適している形式で設けられ
ているデータ信号を導出する目的に用いられる。
この目的のために２つの別の、クロツクパルス信
号CLによりトリガされる双安定マルチバイブレ
ータ１６ないし１７が、第２のRSフリツプフロ
ツプ１５の出力側に直列に接続されている。これ
らの第３および第４の双安定マルチバイブレータ
１６ないし１７の通常の両出力側は、第２の排他
OR素子１８の入力側と接続されている。そのた
め、ノイズの除去された２進データ信号における
側縁変化が検出される。相応の出力信号が第５の
双安定マルチバイブレータ１９へ導びかれ、その
ため第５マルチバイブレータ１９は、クロルクパ
ルス信号CLにより制御されて、マーキングパル
スMIを送出する。このマーキングパルスMIの送
出は第１図において信号遅延を考慮せずに示され
ている。

さらに第３双安定マルチバイブレータ１６の各
出力側と、第４双安定マルチバイブレータ１７の
前記各出力側とは極性が逆の各出力側とが一対に
なつて、２つのNAND素子２０ないし２１を介
して、第3RSフリツプフロツプ２２のセツト入力
側またはリセツト入力側と接続されている。その
ためこの第3RSフリツプフロツプ２２は、
NAND素子２０と接続されている、第３および
第４の双安定マルチバイブレータ１６ないし１７
の出力側が両方とも信号状態“１”を有する時
に、常にセツトされる。この状態はノイズの除去
された２進データ信号DOの正の側縁変化に相応
する。同様のことが第3RSフリツプフロツプ２２
のリセツトに対してあてはまる。それ故このRS
フリツプフロツプの状態は、ノイズの除去された
２進データ信号におけるそれまでの最後の側縁変
化の方向に関する情報を与える。この双安定マル
チバイブレータの出力信号をマーキングパルス
MIと同期させるために、クロツクパルス信号CL
によりトリガされる第６の双安定マルチバイブレ
ータ２３が設けられる。この双安定マルチバイブ
レータのデータ入力側は第3RSフリツプフロツプ
２２の出力側と接続されている。それ故マルチバ
イブレータ２３の出力側にマーキングパルスMI
に同期してスタテイツク側縁信号FLが送出され、
その信号状態が、２進データ信号において最後に
現われる側縁の方向を示す。

マーキングパルスMIは側縁信号FLと共働して
別の形式で同じ情報を、第2RSフリツプフロツプ
１５の出力側に発生されるノイズの除去されたデ
ータ信号DOのように伝送する。しかしマーキン
グパルスMIは、最後に現われる側縁の方向に関
する情報が次の側縁変化まで保持されたままにし
ておく利点を有する。上述の説明から明らかなよ
うに双安定マルチバイブレータ１６，１７および
１９，２３の使用が実質的に、発生する信号をク
ロツクパルスパターンにおいて捕捉して相互に同
期させる目的に、用いられる。

上述の動作に関連して２進データ信号の瞬時の
ビツトクロツクパルスに対するクロツクパルス信
号CLの周期の比についても説明する。これらの
両方のクロツクパルス間の比が大きくなるほどそ
れだけ、ノイズのある２進データ信号に存在する
側縁の相互の間の評価が一層精密に行なわれるよ
うになる。この回路装置のこのダイナミツク特性
を現在の回路技術により達せられる最大の限界ま
で利用する必要はない、何故ならば前述の回路装
置のダイナミツク特性における所定のリミツト作
用が著しく高い周波数のノイズ成分を最初に抑圧
し、２進データ信号における位相歪みに対する別
の原因が生じ得る。この原因は公知のように例え
ば磁気テープ装置の読み出し信号の場合に、ここ
に図示されていない、制御回路を用いての相応の
信号処理により、除去することができる。

発明の効果 本発明により、２進データ信号の側縁変化の領
域におけるノイズも、広い間隔を有する側縁間の
ノイズも完全に除去することができて、しかもそ
のために２進データ信号における実際の側縁変化
を遅延させることなくしたがつてデータ信号を歪
ませることない、２進データ信号のノイズを除去
するための回路装置が提供される。

【図面の簡単な説明】

第１図は、磁気テープ記憶装置のデイジタル化
された読み出し信号に対する代表的なノイズを有
するパルスダイヤグラムであり、この場合ノイズ
のある２進データ信号とこれから導出される、ノ
イズの除去された２進データ信号を示す。第２図
はこの種の２進データ信号のノイズを除去するた
めの本発明による回路装置の基本構成図、第３図
は第２図のブロツク図の動作を説明するためのパ
ルスダイヤグラム、第４図は第２図の基本構成図
の実施例に対する回路図を示す。 Ｖ……増幅器、INT１，INT２……積分素子、
COMP１，COMP２……比較器、AV１，AV２
……出力線路、SL……制御論理装置、DI……ノ
イズのある２進信号、DO……ノイズの除去され
た２進信号、MB……磁気テープ、MK……磁気
ヘツド、SW……閾値、１，２……２進計数器、
３……クロツクパルス発生器、４……制御装置、
５……第１双安定回路、６……排他OR素子、７
……第２双安定回路、８……RSフリツプフロツ
プ、９，１０……AND素子、１１，１２……
AND素子、１４……OR素子、１５……第２マル
チバイブレータ、１６，１７……双安定マルチバ
イブレータ、１９，２３……双安定マルチバイブ
レータ、２０，２１……NAND素子。

Claims (1)

1. 【特許請求の範囲】 １ データ信号の各極性に対して配属されている
   ２つの回路分岐を用いるようにし、該回路分岐は
   各々１つの積分素子と、所属の積分素子における
   瞬時値を所定の閾値と比較するための各々１つの
   比較器とを有し、さらに制御装置を用いるように
   し、その際、該制御装置には、セツト信号ないし
   リセツト信号として比較器出力信号が導びかれる
   双安定スイツチング装置が設けられており、さら
   に該制御装置は比較器出力信号から導出されたノ
   イズの除去された２進データ信号を送出するよう
   にした、デイジタル伝送装置における２進データ
   信号のノイズを除去する回路装置において、各積
   分素子INT１，INT２ないし１，２が、各所属
   の一方ないし他方の信号極性へのノイズのある２
   進データ信号DIの側縁変化によりトリガされる
   と、後続の側縁変化から作用を受けずに所属の極
   性を有する全ての信号成分を所属の閾値SWに達
   するまで累積しながら検出するように前記各積分
   素子を構成し、その際、所属の側縁変化によりト
   リガされた各積分素子は、後続の逆方向への側縁
   変化が生じても、その都度到達した各積分状態を
   保持し、再びトリガを行う側縁変化が生じると、
   保持されている積分値から積分を継続するように
   し、さらに各積分素子は前記閾値に達すると後置
   接続されている比較器COMP１ないしCOMP２
   が相応の出力信号av１ないしav２を送出するよ
   うにし、さらに制御装置SLの中に、前記比較器
   の各出力信号によりトリガされると両方の積分素
   子を一方の出力状態へ共通にリセツトする回路素
   子１３，１４を設けたことを特徴とするデイジタ
   ル伝送装置における２進データ信号のノイズを除
   去する回路装置。 ２ 各回路分岐に設けられている積分素子INT
   １ないしINT２を所属の比較器COMP１ないし
   COMP２と共通に、所定の最大計数状態を有す
   る２進計数器１ないし２として構成した特許請求
   の範囲第１項記載の回路装置。 ３ ２進計数器１，２を、伝送信号を内部で帰還
   するようにした同期デユアル計数器として構成
   し、比較器の出力信号av１ないしav２を形成す
   るために第１ないし第2AND素子１１，１２を設
   け該AND素子を、所定の計数状態の場合に共通
   に作動される、第１ないし第２の２進計数器の２
   つの計数出力側へそれぞれ接続した特許請求の範
   囲第２項記載の回路装置。 ４ 制御装置SLにおいて共通の制御クロツクパ
   ルス線路を設け、該制御クロツクパルス線路は２
   進計数器１，２へも導かれる制御クロツクパルス
   CLを導びくようにし、この場合該制御クロツク
   パルスの周期が、２進データ信号の公称クロツク
   パルス周期の複数倍に相応するようにした特許請
   求の範囲第２項または第３項記載の回路装置。 ５ ２進データ信号DIの側縁を検出するために
   制御装置SLにおいて、制御クロツクパルスCLに
   よりトリガされる第１双安定マルチバイブレータ
   ５を設け、該第１双安定マルチバイブレータはデ
   ータ入力側において２進データ信号DIを受信す
   るようにし、さらに排他OR素子６を設け、該排
   他OR素子の両方の入力側を双安定マルチバイブ
   レータのデータ入力側ないしデータ出力側と接続
   した特許請求の範囲第４項記載の回路装置。 ６ 制御クロツクパルスCLによりトリガされる
   第２の双安定マルチバイブレータ７のデータ入力
   側を排他OR素子６の出力側と接続し、さらに該
   第２の双安定マルチバイブレータの出力側におい
   て２進計数器１，２を作動するための制御信号を
   送出するようにした特許請求の範囲第５項記載の
   回路装置。 ７ 制御装置SLにおいてさらに第１のRC−マル
   チバイブレータ８を設け、そのセツト入力側を第
   ２双安定マルチバイブレータ７の出力側と接続し
   た特許請求の範囲第６項記載の回路装置。 ８ 第１の双安定マルチバイブレータ５の両出力
   側の各一方をそれぞれ第３および第４のAND素
   子９ないし１０を介して２進計数器１ないし２の
   うちの一方のデータ入力側と接続し、さらに第３
   および第４のAND素子へ共通に、各１つの別の
   入力側を介して、第１のRSフリツプフロツプ段
   ８によりスタテイツクに保持される制御信号を導
   くようにした特許請求の範囲第７項記載の回路装
   置。 ９ 第１および第2AND素子１１ないし１２の出
   力側を共通に、OR結合を有する論理スイツチン
   グ素子１３へ接続し、両方の計数器のうちの一方
   が所定の計数状態に達すると該論理スイツチング
   素子の出力側が両方の２進計数器１，２に対する
   リセツト信号ｒを送出するようにした特許請求の
   範囲第７項または第８項記載の回路装置。 １０ 論理スイツチング素子１３へ増幅段１４を
   後置接続した特許請求の範囲第９項記載の回路装
   置。 １１ リセツト信号ｒを、２進計数器１，２およ
   び第1RSフリツプフロツプ８へ、一方の出力状態
   へのリセツトのために導くようにした特許請求の
   範囲第９項または第１０項記載の回路装置。 １２ 制御装置SLにおいて両方の２進計数器１，
   ２へ、第2RSフリツプフロツプ１５として構成さ
   れる保持段を所属し、該保持段のセツト−ないし
   リセツト入力側へ比較器の出力信号av１ないし
   av２のそれぞれ一方を導くようにした特許請求
   の範囲第２項から第１０項までのいずれか１項記
   載の回路装置。 １３ 制御装置SLにおいて２つの別の、制御ク
   ロツクパルスCLによりトリガされる双安定マル
   チバイブレータ１６ないし１７を設け、該双安定
   マルチバイブレータを直列に接続して保持段１５
   の出力側と接続し、AND結合を有する２つの別
   の論理素子２０ないし２１をそれぞれの入力側を
   介してそれぞれ、前記の別の双安定マルチバイブ
   レータ１６，１７の２つの互いに逆の極性の出力
   側と接続して、ノイズの除去されたデータ信号
   DOにおける正の側縁ないし負の側縁を検出する
   ようにした特許請求の範囲第１２項記載の回路装
   置。 １４ 第3RSフリツプフロツプ２２を設け、その
   セツト入力側ないしリセツト入力側をそれぞれ別
   の論理素子２０ないし２１の出力側と接続し、こ
   の場合該第3RSフリツプフロツプの出力側に、側
   縁変化の所定の方向に相応する信号を、次の信号
   側縁が検出されるまでスタテイツクに保持するよ
   うにした特許請求の範囲第１３項記載の回路装
   置。 １５ もう１つの排他OR素子１８を設け、その
   入力側を、保持段１５に後置接続された別の双安
   定マルチバイブレータ１６ないし１７の互いに同
   極性の出力側と接続し、この場合ノイズの除去さ
   れたデータ信号DOにおいて信号側縁が現れると
   ダイナミツクマーキングパルスが送出されるよう
   にした特許請求の範囲第１４項記載の回路装置。 １６ 制御クロツクパルスCLによりトリガされ
   る２つの別の双安定マルチバイブレータ１９ない
   し２３を設け、そのデータ入力側をそれぞれ、別
   の排他OR素子１８の出力側ないし第3RSフリツ
   プフロツプの出力側と接続して、側縁信号FLお
   よびマーキングパルスMIが時間的に同期して現
   れるようにした特許請求の範囲第１５項記載の回
   路装置。