JPH0580133B2 - - Google Patents

Info

Publication number
JPH0580133B2
JPH0580133B2 JP1192282A JP19228289A JPH0580133B2 JP H0580133 B2 JPH0580133 B2 JP H0580133B2 JP 1192282 A JP1192282 A JP 1192282A JP 19228289 A JP19228289 A JP 19228289A JP H0580133 B2 JPH0580133 B2 JP H0580133B2
Authority
JP
Japan
Prior art keywords
wafer
oxide film
warpage
substrate
soi structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1192282A
Other languages
English (en)
Other versions
JPH0355822A (ja
Inventor
Yasuaki Nakazato
Tokio Takei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP1192282A priority Critical patent/JPH0355822A/ja
Priority to DE69023289T priority patent/DE69023289T2/de
Priority to EP90308060A priority patent/EP0410679B1/en
Priority to US07/557,070 priority patent/US5071785A/en
Publication of JPH0355822A publication Critical patent/JPH0355822A/ja
Publication of JPH0580133B2 publication Critical patent/JPH0580133B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、SOI構造の半導体素子形成用基板を
貼付け法を用いて製造するにあたり、著しく反り
を低減した当該半導体素子形成用基板を提供する
製造方法の改良に関する。
［従来の技術］ 半導体素子を高密度に形成した集積回路の素子
分離を容易にしたり、あるいは特にCMOS半導
体素子回路のラツチアツプ現象を解消するため
に、半導体素子形成用基板としてSOI構造が従来
から提案されてきた。
かかるSOI構造を提供するために、Si基板の上
に酸化膜（絶縁層）を形成し、更に多結晶層を析
出し、レーザー等による単結晶薄膜化を行なつた
り、あるいはサフアイヤ基板の上にSiの多結晶薄
層を気相から熱分解反応により形成する方法がと
られてきた。
しかしながら、これらの方法によつて形成され
た絶縁層の上のSi単結晶薄層の結晶性は満足すべ
きものでなかつた。そこで、さらに技術的な改良
が行なわれ、Siウエーハを絶縁層を介して貼付
け、半導体素子を形成する活性領域のシリコンウ
エーハを研磨またはエツチングによつて所望の薄
層にする方法が成功をおさめつつある。
かかる貼付け法には、加圧のために単なる加重
を用いるものと静電圧力を用いるものとがある
が、前者の例は例えば特開昭48−40372号に述べ
られている。本公知文献には、Siウエーハを酸化
膜を介して重ね、約1100℃以上の温度で且つ約
100Kg／cm2以上の圧力で貼付する方法が紹介され
ている。また、後者の例は、昭和63年３月１日に
日経マグロウヒル社によつて発行された「日経マ
イクロデバイス」第92頁〜第98頁に述べられてい
る。以下、この半導体素子形成用基板について説
明する。
第４図Ｃには、SOI構造を持つ半導体素子形成
用基板の一例が示されている。
この基板はウエーハ１ａとウエーハ１ｂとを酸
化膜１ｃを介して貼付した後、ウエーハ１ｂの露
出面を研磨または／およびエツチング等により薄
膜化することによつて製造される。具体的にその
製造工程を説明すれば次の通りである。
先ず、ウエーハ１ａとウエーハ１ｂとを貼付す
にあたつて、第４図Ａに示すように平坦度の高い
ウエーハ１ａおよびウエーハ１ｂの全面に熱酸化
によつて厚さ約0.8μｍの酸化膜１ｃをそれぞれ形
成しておく。そして、ウエーハ１ａとウエーハ１
ｂとを重ね合せ（第４図Ｂ）、その状態で炉に仕
込み、N2雰囲気中で、この重ね合せウエーハに
約500℃の温度で、約300Vのパルス状の電圧を加
える。これによつて、ウエーハ１ａとウエーハ１
ｂが接合されることになる。このウエーハ接合体
は、ウエーハ同士の結合性が強いので、従来のプ
ロセスにそのまま流すことが可能である。
このようにして得られたウエーハ接合体のウエ
ーハ１ｂをその外側から研磨または／およびエツ
チング等により薄膜化することによつて、第４図
Ｃに示すSOI構造の半導体素子形成用基板が製造
される。
［発明が解決しようとする課題］ ところで、従来技術においては、上記ウエーハ
１ａ及びウエーハ１ｂは特に、接合される一方の
主面において、高精度の平坦度を有する鏡面化が
要求され、その平坦度が粗さ表示でいえば、50n
ｍ以下となるように高精度に仕上げられた。
しかしながら、前述の製造の工程で、ウエーハ
１ｂの外側が研磨または／およびエツチング等に
よつて薄膜化されるにつれて、ウエーハ接合体に
はウエーハ１ｂ側を凸面とする反りが発生するの
が常であり、著しいときにはその反りは数100μ
ｍに及ぶことがある。このようにウエーハ１ｂ側
が凸の反りを示すときは真空吸着によりウエーハ
の固定が困難となり、面精度が要求されるホトリ
ソグラフイ工程の露光においてマスクパターンの
基板上への転写の際に不都合を生ずる。
本発明者は、その原因を探るため、下記のよう
な実験を行なつた。
先ず、ウエーハ１ａおよびウエーハ１ｂの全面
に熱酸化によりそれぞれ厚さ約1μｍの酸化膜１
ｃを形成した。そして、ウエーハ１ａとウエーハ
１ｂとを重ね合せて炉に入れ、400℃においてパ
ルス状の電圧350Vを印加して、両者を接合した。
その後、ウエーハ１ｂの表面に被着された酸化膜
１ｃを除去してサーフエイスグラインドし、さら
にアルカリエツチングおよびプレ研磨によつてウ
エーハ１ｂを削つて所定の厚さにした。
その際、ウエーハ１ａの反り、酸化膜１ｃ形成
後のウエーハ１ａの反り、ウエーハ１ａとウエー
ハ１ｂとを接合した後の接合体の反り、サーフエ
イスグラインド（SG）を行つた後の接合体の反
り、アルカリエツチングを行つた後の接合体の反
り、プレ研磨後の接合体の反りを調べた。
その結果が第５図に示されている。同図におい
て●はウエーハ１ａの反り、▲は酸化膜１ｃ形成
後のウエーハ１ａの反り、■は接合体の反り、○
はSG後の接合体の反り、△はアルカリエツチン
グ後の接合体の反り、□はプレ研磨後の接合体の
反りを示している。
この第５図において、接合体が形成された後の
反りはウエーハ１ｂ側に凸に形成される。また、
同図からは、接合後の反りの状態（■）からSG
後の反りの状態（○）までの変位が極めて大きい
ことが判る。
次に、薄膜化の方法と反りとの関係を調べるた
め、ウエーハ接合体をサーフエースグラインダの
みで削つた場合の反りと、ウエーハ接合体をアル
カリエツチングのみで削つた場合の反りとを調べ
てみた。
その結果、薄膜化が進むに連れ、両者とも、接
合体の表面側が凸面となつてしまうことが判つ
た。また、薄膜化の方法如何に拘らず、反りが発
生することが判つた。
次に、酸化膜１の影響を調べるため、通常のウ
エーハにおいて、片面に酸化膜１ｃを形成し、そ
の前後のウエーハ１ｃの反りを調べてみた。
その結果、酸化膜１ｃを形成した後のウエーハ
では、酸化膜形成面側が凸面になつていることが
判つた。このことから、反りの原因は、酸化膜１
ｃにあることが判つた。
つまり、酸化膜とSi単結晶とでは熱収縮率が異
なり、Si単結晶は酸化膜に比べて熱収縮率が大き
い。したがつて、高温雰囲気下で全面に酸化膜を
形成し冷却した場合には、Si単結晶内に残留応力
が蓄積される。そして、SOI構造実現のため、ウ
エーハ接合体の表面の酸化膜を除去してウエーハ
１ｂ側を薄膜化した場合、ウエーハ１ａ側の残留
応力（この場合、ウエーハ１ｂ側は5μｍ以下と
極めて薄いため無視し得る）によつてウエーハ接
合体の表面側が凸面となるように反るものと考え
られる。ウエーハ接合体の背面側に酸化膜１ｃが
存在する場合には、その影響も考えられるが、ウ
エーハ１ａとウエーハ１ｂとの間にある酸化膜１
ｃの厚さの方がウエーハ背面側の酸化膜１ｃの厚
さよりも厚いため、ウエーハ１ａとウエーハ１ｂ
との間にある酸化膜１ｃの影響の方が強い。
なお、第５図において接合後の反りの状態
（■）からSG後の反りの状態（○）までの変位が
極めて大きいのは、ウエーハ接合体表面の酸化膜
１ｃがSGによつて除去される上、SGによつてウ
エーハ１ｂの表面に加工歪層が形成され、その表
面側が裏面側に比べて伸び易くなつたことに原因
しているものと推測される。また、SG後の反り
の状態（○）からアルカリエツチング後の反りの
状態（△）までは凹側に向かつて変位している。
これはSGによつて形成された加工歪層がエツチ
ングにより消失するためと推測される。
本発明は、かかる問題点に鑑みなされたもの
で、反りがなく平坦度の高いSOI構造の半導体素
子形成用基板を提供することを目的としている。
この発明の前記ならびにそのほかの目的と新規
な特徴については、本明細書の記述および添附図
面から明らかになるであろう。
［課題を解決するための手段］ 本願において開示される発明のうち代表的なも
のの概要を説明すれば、下記のとおりである。
本発明は、上記目的を達成するため、Si単結晶
からなる第１ウエーハと、同じくSi単結晶からな
る第２ウエーハとを酸化膜を介して接合し、研磨
または／およびエツチング等を行うことにより上
記第２ウエーハを薄膜化してSOI構造の半導体素
子形成用基板を製造するにあたり、上記第１ウエ
ーハに予め反りを形成しておき、この第１ウエー
ハの凹面側に上記第２ウエーハを接合するように
したものである。
つまり、SOI構造実現の際、当該基板の表面側
が凸側に向かつて変位することに着目して、その
変位によつて当該基板が平坦化されるように予め
第１ウエーハに反りを形成しておくようにしたも
のである。
［作用］ 上記した手段によれば、第１ウエーハに予め反
りを形成しておき、この第１ウエーハの凹面側に
上記第２ウエーハを接合するようにしたので、
SOI構造実現の際の接合体の凸側への変位によつ
て、当該接合体の反りが緩和されることとなり、
平坦度の高いSOI構造の半導体素子用基板が実現
できることになる。
［実施例］ 以下、本発明に係るSOI構造の半導体素子形成
用基板の製造方法の実施例を図面に基づいて説明
する。
第１図ＣにはSOI構造の当該基板の縦断面図が
示されている。
この基板は、ウエーハ１ａとウエーハ１ｂとを
酸化膜１ｃを介して貼付したウエーハ接合体にお
いて、ウエーハ１ｂを研磨または／およびエツチ
ング等により薄膜化することによつて製造され
る。
その際用いるウエーハ１ａおよびウエーハ１ｂ
としては、予め反りを形成しておいたウエーハが
用いられ、そのウエーハ１ａの凹面側にウエーハ
１ｂを接合している。このとき用いられるウエー
ハ１ｂは完全に反りがなくても良いが、ウエーハ
１ａと同方向の反りを有するのが好ましい。
なお、その際のウエーハ１ａの反りの大きさは
ウエーハの径および厚さ、さらには酸化膜の形成
温度および厚さ等によつて異なるが、例えば、次
のようにして決定される。
第２図には酸化膜厚と反りとの関係が示されて
いる。この第２図のものは150mmφの厚さ625μｍ
のＰ型ウエーハの片面に1000nｍおよび500nｍの
厚さの酸化膜を形成した場合のそれぞれの反りを
示している。また、横軸には酸化膜形成前のウエ
ーハの反りが示されている。なお、酸化膜の形成
条件は同じにしてある。
この第２図からは酸化膜形成前のウエーハの反
りと酸化膜形成後のウエーハの反りとは比例関係
にあり、１次関数ｙ＝Ax＋Ｂ（ｙは酸化膜形成後
のウエーハの反り、ｘは酸化膜形成前のウエーハ
の反り、Ａ、Ｂは定数）で表わすことができるこ
とが判る。また、同図から酸化膜の厚さが厚いほ
ど酸化膜形成後のウエーハの反りは大きくなるこ
とが判る。
したがつて、ｙ＝Ax＋Ｂがｘ軸を横切る点の
値を求め、当該値の反り（酸化膜形成面側が凹面
となるような反り）を予めウエーハに形成してお
けば、酸化膜形成後にはウエーハの反りはなくな
ることとなる。このように予め実験によつて上記
ｙ＝Ax＋ＢのＡ、Ｂを定め、当該直線がｘ軸を
横切る点の値を求め、当該値の反り（酸化膜形成
面側が凹面となるようは反り）を予めウエーハに
形成しておけば、酸化膜形成後にはウエーハの反
りはなくなることとなる。
なお、この第２図では片面に酸化膜を形成した
場合について示したが、SOI構造の接合体につい
ても略同様なことがいえる。なぜなら、ウエーハ
１ｂ側は薄膜化され無視できるので、結局、接合
体の反りはウエーハ１ａのみの反りとみることが
できるからである。この場合、本発明のウエーハ
接合体では、接合部の酸化膜は両ウエーハの酸化
膜の２倍になることに注意する必要がある。
また、第３図にはウエーハの厚さと反りとの関
係が示されている。この第３図のものは150mmφ
のＰ型ウエーハの片面に1000nｍの厚さの酸化膜
を形成した場合の反りを示している。また、横軸
には酸化膜形成前のウエーハの反りが示されてい
る。
この第３図からは、ウエーハの厚さを違えた場
合でも、酸化膜形成前のウエーハの反りと酸化膜
形成後のウエーハの反りとは比例関係にあり、１
次関数ｙ＝A′x＋B′（ｙは酸化膜形成後のウエー
ハの反り、ｘは酸化膜形成前のウエーハの反り、
A′、B′は定数）で表わすことができることが判
る。また、同図からウエーハの厚さが薄いほど酸
化膜形成後のウエーハの反りは大きくなることが
判る。
したがつて、ウエーハの厚さが異なつた場合に
は、それに伴つて反りの大きさをシフトさせれば
良いことになる。
そして、上記のように反りが形成されたウエー
ハ同士を張り合わせるにあたつては、第１図Ａに
示すようにウエーハ１ａの全面およびウエーハ１
ｂの全面にウエツト酸化によつて酸化膜１ｃを形
成しておき、ウエーハ１ａとウエーハ１ｂとの間
に酸化膜１ｃが介在されるようにウエーハ１ａの
凹面とウエーハ１ｂの凸面を重ね合せ（第１図
Ｂ）、その状態で炉に仕込み、N2雰囲気中で、こ
の重ね合せウエーハに熱若しくはパルス状の電圧
を加える。これによつて、ウエーハ１ａとウエー
ハ１ｂが接合されることになる。このウエーハ接
合体は、ウエーハ同士の結合性が強いので、従来
のプロセスにそのまま流すことが可能である。
このようにして得られたウエーハ接合体におけ
るウエーハ１ｂ側をサーフエイスグラインド、ア
ルカリエツチングおよびプレ研磨にすることによ
り薄膜化することによつて、第１図Ｃに示すSOI
構造の半導体素子形成用基板を製造する。
なお、上記においては、接合性を考慮してウエ
ーハ１ｂ側にも反りを形成しておいたが、ウエー
ハ１ａ側にのみ反りを形成しておくようにしても
良い。なぜなら、ウエーハ１ｂ側は薄膜化される
ので、ウエーハ１ｂ側の反りへの影響は無視でき
ると考えられるからである。
このような製造方法によつて得られたウエーハ
によれば下記のような効果を有する。
即ち、上記実施例によれば、ウエーハ１ａに予
め反りを形成しておき、このウエーハ１ａの凹面
側にウエーハ１ｂを接合するようにしたので、
SOI構造実現の際の接合体の凸側への変位によつ
て、上記ウエーハ１ａの反りが緩和されることと
なり、平坦度の高いSOI構造の半導体素子形成用
基板が実現できることになる。
ちなみに、150mmφの半導体素子形成用基板を
従来の方法で形成した場合、反りの平均値は35μ
ｍであつたのに対して、本発明の方法によつて形
成したものでは、平均15μｍであつた。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。
［発明の効果］ 本願において開示される発明のうち代表的なも
の効果を説明すれば下記のとおりである。
即ち、本発明は、Si単結晶からなる第１ウエー
ハと、同じくSi単結晶からなる第２ウエーハとを
酸化膜を介して接合し、研磨または／およびエツ
チング等することにより上記第２ウエーハを薄膜
化してSOI構造の半導体素子形成用基板を製造す
るにあたり、上記第１ウエーハに予め反りを形成
しておき、この第１ウエーハの凹面側に上記第２
ウエーハを接合するようにしたので、SOI構造実
現の際の接合体の凸側への変位によつて、当該接
合体の反りが緩和されることとなり、平坦度の高
いSOI構造の半導体素子用基板が実現できること
になる。
【図面の簡単な説明】
第１図Ａ〜Ｃは本発明に係るSOI構造の半導体
素子形成用基板の製造方法の実施例の各製造工程
を示す図、第２図は酸化膜厚と反りとの関係を示
すグラフ、第３図はウエーハの厚さと反りとの関
係を示すグラフ、第４図Ａ〜Ｃは従来方法の各製
造工程を示す図、第５図は工程毎の反りを示すグ
ラフである。 １ａ……ウエーハ（第１ウエーハ）、１ｂ……
ウエーハ（第２ウエーハ）、１ｃ……酸化膜。

Claims (1)

  1. 【特許請求の範囲】 １ Si単結晶からなる第１ウエーハと、同じくSi
    単結晶からなる第２ウエーハとを酸化膜を介して
    接合し、研磨または／およびエツチング等を行う
    ことにより上記第２ウエーハを薄膜化してSOI構
    造の半導体素子形成用基板を製造するにあたり、
    少なくとも上記第１ウエーハに予め反りを形成し
    ておき、この第１ウエーハの凹面側に上記第２ウ
    エーハを接合するようにしたことを特徴とする
    SOI構造を半導体素子形成用基板の製造方法。 ２ 第１ウエーハと外径並びに品質同一のウエー
    ハの片面に、処理時間のみを延長しその他の条件
    を同一とした２倍の厚さを有する酸化膜を形成
    し、当該ウエーハの酸化膜形成前後の各種反りを
    求め、それらのデータから得られた両反りの関係
    を示す近似一次式より、第１ウエーハの反りを決
    定することを特徴とする請求項１記載のSOI構造
    の半導体素子形成用基板の製造方法。
JP1192282A 1989-07-25 1989-07-25 半導体素子形成用基板の製造方法 Granted JPH0355822A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1192282A JPH0355822A (ja) 1989-07-25 1989-07-25 半導体素子形成用基板の製造方法
DE69023289T DE69023289T2 (de) 1989-07-25 1990-07-24 Verfahren zur Vorbereitung eines Substrats für die Herstellung von Halbleiterbauelementen.
EP90308060A EP0410679B1 (en) 1989-07-25 1990-07-24 Method for preparing a substrate for forming semiconductor devices
US07/557,070 US5071785A (en) 1989-07-25 1990-07-25 Method for preparing a substrate for forming semiconductor devices by bonding warped wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1192282A JPH0355822A (ja) 1989-07-25 1989-07-25 半導体素子形成用基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0355822A JPH0355822A (ja) 1991-03-11
JPH0580133B2 true JPH0580133B2 (ja) 1993-11-08

Family

ID=16288687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1192282A Granted JPH0355822A (ja) 1989-07-25 1989-07-25 半導体素子形成用基板の製造方法

Country Status (4)

Country Link
US (1) US5071785A (ja)
EP (1) EP0410679B1 (ja)
JP (1) JPH0355822A (ja)
DE (1) DE69023289T2 (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JP2535645B2 (ja) * 1990-04-20 1996-09-18 富士通株式会社 半導体基板の製造方法
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JPH07118505B2 (ja) * 1990-12-28 1995-12-18 信越半導体株式会社 誘電体分離基板の製造方法
US5244839A (en) * 1991-06-18 1993-09-14 Texas Instruments Incorporated Semiconductor hybrids and method of making same
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
WO1993026041A1 (en) * 1992-06-17 1993-12-23 Harris Corporation Bonded wafer processing
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US5382551A (en) * 1993-04-09 1995-01-17 Micron Semiconductor, Inc. Method for reducing the effects of semiconductor substrate deformities
DE69503285T2 (de) * 1994-04-07 1998-11-05 Sumitomo Electric Industries Diamantwafer und Verfahren zur Herstellung eines Diamantwafers
US5733175A (en) 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
EP0878268B1 (en) 1994-05-23 2002-03-27 Sumitomo Electric Industries, Ltd. Polishing apparatus and method for hard material-coated wafer
EP0699776B1 (en) * 1994-06-09 1999-03-31 Sumitomo Electric Industries, Limited Wafer and method of producing a wafer
US5607341A (en) 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US6484585B1 (en) 1995-02-28 2002-11-26 Rosemount Inc. Pressure sensor for a pressure transmitter
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
KR0168348B1 (ko) * 1995-05-11 1999-02-01 김광호 Soi 기판의 제조방법
TW323388B (ja) * 1995-08-21 1997-12-21 Hyundai Electronics Ind
JP3378135B2 (ja) * 1996-02-02 2003-02-17 三菱電機株式会社 半導体装置とその製造方法
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3139426B2 (ja) * 1997-10-15 2001-02-26 日本電気株式会社 半導体装置
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6520020B1 (en) 2000-01-06 2003-02-18 Rosemount Inc. Method and apparatus for a direct bonded isolated pressure sensor
US6505516B1 (en) 2000-01-06 2003-01-14 Rosemount Inc. Capacitive pressure sensing with moving dielectric
AU2629901A (en) 2000-01-06 2001-07-16 Rosemount Inc. Grain growth of electrical interconnection for microelectromechanical systems (mems)
US6508129B1 (en) 2000-01-06 2003-01-21 Rosemount Inc. Pressure sensor capsule with improved isolation
US6561038B2 (en) 2000-01-06 2003-05-13 Rosemount Inc. Sensor with fluid isolation barrier
JP3910004B2 (ja) * 2000-07-10 2007-04-25 忠弘 大見 半導体シリコン単結晶ウエーハ
JP2002164358A (ja) * 2000-11-28 2002-06-07 Mitsubishi Electric Corp 半導体装置用基材および半導体装置の製造方法
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6603916B1 (en) 2001-07-26 2003-08-05 Lightwave Microsystems Corporation Lightwave circuit assembly having low deformation balanced sandwich substrate
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6864142B1 (en) * 2002-02-19 2005-03-08 Xilinx, Inc. Method to produce a factory programmable IC using standard IC wafers and the structure
US7494901B2 (en) * 2002-04-05 2009-02-24 Microng Technology, Inc. Methods of forming semiconductor-on-insulator constructions
US6848316B2 (en) 2002-05-08 2005-02-01 Rosemount Inc. Pressure sensor assembly
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP3664704B2 (ja) * 2002-10-03 2005-06-29 沖電気工業株式会社 半導体装置
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US20070063185A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
JP4552858B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
JP5233111B2 (ja) * 2006-11-30 2013-07-10 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉウェーハの製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US8691663B2 (en) * 2009-11-06 2014-04-08 Alliance For Sustainable Energy, Llc Methods of manipulating stressed epistructures
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
JP2013008921A (ja) 2011-06-27 2013-01-10 Toshiba Corp 半導体製造装置及び製造方法
JP5418564B2 (ja) * 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
FR2985370A1 (fr) * 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
FR2997554B1 (fr) * 2012-10-31 2016-04-08 Soitec Silicon On Insulator Procede de modification d'un etat de contrainte initial d'une couche active vers un etat de contrainte final
JP5821828B2 (ja) 2012-11-21 2015-11-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN103560136A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 低翘曲度的半导体衬底及其制备方法
US9412706B1 (en) * 2015-01-29 2016-08-09 Micron Technology, Inc. Engineered carrier wafers
JP6437404B2 (ja) 2015-09-09 2018-12-12 東芝メモリ株式会社 半導体装置の製造方法
CN108609575B (zh) * 2016-12-12 2020-09-08 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
JP6671518B2 (ja) * 2017-02-02 2020-03-25 三菱電機株式会社 半導体製造方法および半導体製造装置
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
CN110600416A (zh) * 2018-06-12 2019-12-20 上海新微技术研发中心有限公司 一种薄片基板的加工方法
CN119786356B (zh) * 2024-11-29 2025-11-18 西安奕斯伟材料科技股份有限公司 一种硅片以及改善硅片翘曲度的方法、装置、设备及介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329551B2 (ja) * 1974-08-19 1978-08-22
EP0161740B1 (en) * 1984-05-09 1991-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor substrate
JPH0770474B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 化合物半導体装置の製造方法
JPS62158905A (ja) * 1985-12-28 1987-07-14 Tokyo Gas Co Ltd コ−クス炉に於ける排ガス再循環切換燃焼方法
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
US4774196A (en) * 1987-08-25 1988-09-27 Siliconix Incorporated Method of bonding semiconductor wafers
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface

Also Published As

Publication number Publication date
US5071785A (en) 1991-12-10
DE69023289T2 (de) 1996-07-04
EP0410679A1 (en) 1991-01-30
DE69023289D1 (de) 1995-12-07
JPH0355822A (ja) 1991-03-11
EP0410679B1 (en) 1995-11-02

Similar Documents

Publication Publication Date Title
JPH0580133B2 (ja)
US5152857A (en) Method for preparing a substrate for semiconductor devices
EP0854500B1 (en) Method of manufacturing a bonded substrate
EP0706714B1 (en) Soi substrate fabrication
US8932938B2 (en) Method of fabricating a multilayer structure with circuit layer transfer
JPH0376118A (ja) 半導体素子形成用基板の製造方法
US5234860A (en) Thinning of imaging device processed wafers
JPH098124A (ja) 絶縁分離基板及びその製造方法
JPH07263541A (ja) 誘電体分離基板およびその製造方法
JPH05226305A (ja) 張合せウェハの製造方法
US5686364A (en) Method for producing substrate to achieve semiconductor integrated circuits
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
JP2552936B2 (ja) 誘電体分離基板およびこれを用いた半導体集積回路装置
JPH11345954A (ja) 半導体基板及びその製造方法
JP2754295B2 (ja) 半導体基板
JP2927280B2 (ja) Ｓｏｉ基板の製造方法
JP3518083B2 (ja) 基板の製造方法
JPH07130590A (ja) 半導体基板の製造方法
JPH05160087A (ja) 半導体基板の製造方法
JP2866263B2 (ja) 半導体基板の製造方法
JP2866262B2 (ja) 半導体基板の製造方法
JP3206015B2 (ja) 半導体装置の製造方法
JP3016512B2 (ja) 誘電体分離型半導体基板の製造方法
JP3390660B2 (ja) 誘電体分離基板の製造方法
JP3539102B2 (ja) トレンチ分離型半導体基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 15

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 15

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 16