JPH0355871A - Integrated circuit - Google Patents
Integrated circuitInfo
- Publication number
- JPH0355871A JPH0355871A JP19165189A JP19165189A JPH0355871A JP H0355871 A JPH0355871 A JP H0355871A JP 19165189 A JP19165189 A JP 19165189A JP 19165189 A JP19165189 A JP 19165189A JP H0355871 A JPH0355871 A JP H0355871A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- integrated circuit
- additional
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は大規模集積回路などの集積回路に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] This invention relates to integrated circuits such as large-scale integrated circuits.
従来のこの種の大規模集積回路を.@3図に示す。図に
かいてのは半導体基板のもとになるウェハー.《1》は
大規模集積回路.(2)〜《船は上記大規模集積回路《
1》内に内蔵され.目的の機能を実現するための回路A
−Cである。また. amは切断部.@.(至)は集積
回路の速度などの性能バラッキを測定する検査回路であ
る。Conventional large-scale integrated circuits of this type. @ Shown in Figure 3. The figure shown is a wafer that is the basis of a semiconductor substrate. 《1》 is a large-scale integrated circuit. (2) ~《The ship is the large-scale integrated circuit mentioned above《
1) Built-in. Circuit A to achieve the desired function
-C. Also. am is the cutting part. @. (to) is a test circuit that measures performance variations such as speed of integrated circuits.
例えば大きく3個に分割し.各々回路A(21,回路B
(3) ,回路C《4>で部分機能を実現し,次にこ
れらの回路A(2)〜C《4》間を配線接続し.目的の
機能を実現する場合について説明する。For example, divide it into three large parts. Each circuit A (21, circuit B
(3) , Realize the partial function with circuit C《4》, and then connect the wiring between these circuits A(2) to C《4》. A case in which the desired function is realized will be explained.
まず回路^(2)を実現する場合.所定の位置にトラン
ジスタを構成し.次に配線パターンにより.このトラン
ジスタ間を接続し.インパータ素子やNAND素子やレ
ジスタ等の論理素子を構或する。First, when realizing circuit ^(2). Configure transistors at predetermined locations. Next, depending on the wiring pattern. Connect these transistors. It constitutes logic elements such as inverter elements, NAND elements, and registers.
次に.これらの論理素子間を.配線パターンにより接続
し.部分機能を実現する。同様にして.回路B (3)
.回路C(4)の部分機能を実現し.次に.これら回
路A (1) .回路B(2).回路C(3》間を配線
パターンによD接続する事によう.目的の機能を実現す
る大規模集積回路が得られる。next. between these logic elements. Connect using the wiring pattern. Realize partial functionality. Similarly. Circuit B (3)
.. Realizes the partial function of circuit C(4). next. These circuits A (1). Circuit B (2). By making a D connection between the circuits C (3) using a wiring pattern, a large-scale integrated circuit that realizes the desired function can be obtained.
次に性能パラクキの測定について説明する。検査回路(
至).(至)は.それそれモニタパッドをもって>D.
測定器からのプロープピンがあてラレるよ?になってい
る。検査の結果.所定の性能を満たさない場合.そのウ
エハーあるいはそのロットからの集積回路は.製品から
はずされる。検査回路(自)は.ウエハーの切断部QD
上に作られるので切断後は破壊される。オた.検査回路
(至)は本来.集積回路が作られる部分金用いて作られ
ている。Next, the measurement of performance discrepancies will be explained. Test circuit (
To). (to) is. Hold the monitor pad>D.
Will the probe pin from the measuring device be hit? It has become. Test results. If the specified performance is not met. Integrated circuits from that wafer or that lot. removed from the product. The test circuit (own) is. Wafer cutting part QD
Since it is made on top, it will be destroyed after cutting. Ota. The test circuit (to) is originally. It is made using the partial metal from which integrated circuits are made.
従来の集積回路は以上の様に実現されているので,目的
の機能の一部■変更する場合.最初にトランジスタの追
加.削除七行ない.再配置し.トランジスタ間の接既論
理素子間の接続金経て.回路A−C間の接続をしなけれ
ばならず.すべての製造工程金変更し実施しなければな
らない。また.トランジスタの再配置から行なうため.
回路A〜Cの形状が変化し.各配線パターンの増加減が
必須となり.集積回路に内蔵されるすべての部分の物理
的な配置配線チェック及び電気的な性能/タイミングチ
ェック等を再実行しなければならないという欠点があっ
た。Conventional integrated circuits are realized as described above, so if you want to change some of the desired functions. First, add a transistor. There are no seven lines deleted. Rearrange. Connecting metal between connected logic elements between transistors. A connection must be made between circuits A and C. All manufacturing process costs must be changed and implemented. Also. This is done by rearranging the transistors.
The shape of circuits A to C changes. It is necessary to increase or decrease each wiring pattern. There is a drawback in that physical layout and wiring checks and electrical performance/timing checks for all parts included in the integrated circuit must be re-performed.
また.検査回路については.切断後の個々の集積回路に
ついて性能を測定する手段がないという欠点があった。Also. Regarding the test circuit. The drawback was that there was no means to measure the performance of individual integrated circuits after cutting.
この発明は.上記のような問題点金解決するためになさ
れたもので.配線パターンの接続変更のみで.容易に.
且つ.大部分の物理的/電気的条件を変化させずに機能
を変更する事ができ.更に当該集積回路の性能パラツキ
の測定金切断後でも可能とする事ができる集積回路を得
る事を目的とする。This invention... This was done to solve the problems mentioned above. Just change the wiring pattern connection. easily.
and. Functions can be changed without changing most physical/electrical conditions. Furthermore, it is an object of the present invention to obtain an integrated circuit whose performance variations can be measured even after cutting.
この発明に係る集積回路は.機能変更用論理素子から構
成される付加回路を空き領域に予め内蔵してかき.任意
に接続可能とすると共にこの付加回路を用いて集積回路
の性能バラツキの測定を可能としたものである。The integrated circuit according to this invention is. An additional circuit consisting of logic elements for changing functions is built in in advance in the empty area. This additional circuit can be connected as desired, and it is also possible to measure performance variations in integrated circuits using this additional circuit.
この発明にかいては.付加回路を任意に配線パターンで
接続する事によシ集積回路の機能変更が容易に可能とな
る。又付加回路にモニタパッドなどを入れておくことに
ょシ.当該集積回路の性能パラツキの測定を可能とする
。Regarding this invention. By connecting additional circuits with arbitrary wiring patterns, it is possible to easily change the function of the integrated circuit. It is also recommended to include a monitor pad etc. in the additional circuit. This makes it possible to measure performance variations of the integrated circuit.
以下.この発明の一実施例を図について説明する。 below. An embodiment of the present invention will be described with reference to the drawings.
第1図は.この発明による大規模集積回路を示す、ブロ
ック図であう.第3図と同一又は相当部分には同一符号
を用いて・:その説明は省略する。Figure 1 is. It is a block diagram showing a large-scale integrated circuit according to the present invention. The same reference numerals are used for the same or corresponding parts as in FIG. 3, and the explanation thereof will be omitted.
図にかいて.{I)は大規模集積回路.{2》〜{4》
は大規模集積回路(1)が目的とする機能を分割し.部
分機能を実項する回路A−C,(5)〜(7)はインバ
ータ素子や,NAND *子や.レジスタ等の論理素子
から構成される付加回路である。In the diagram. {I) is a large-scale integrated circuit. {2}~{4}
divides the functions targeted by large-scale integrated circuits (1). The circuits A-C, (5) to (7), which have real partial functions, are inverter elements, NAND *children, etc. This is an additional circuit consisting of logic elements such as registers.
第2図(a)は.上記付加回路(5》〜《7》の具体的
構成例を示すブロック図であり.an.aaはインパー
タ素子,a3,Q−はNAND 素子を示す。Figure 2(a) is. It is a block diagram showing a specific example of the configuration of the additional circuits (5) to <<7>>. an.aa indicates an inverter element, and a3 and Q- indicate a NAND element.
次に動作について説明する。Next, the operation will be explained.
回路A《2》の部分機能を変更し.大規模集積回路の目
的とする機能を変更する場合について説明する。Change the partial function of circuit A《2》. A case will be described in which the intended function of a large-scale integrated circuit is changed.
筐ず.回路A(2)内の一つの論理素子の機能にインパ
ート機能を付加する場合.@路A (21の上記論理素
子の出力端子と.一番近い付加回路(5)に内蔵されて
いるインバータ素子+111の入力端子を配線パターン
で接続する。次に,インバ,一夕素子0υの出力端子と
上記回路A(2)内のインバート機能を付加する論理素
子が従来接続されでいた論理素子の入力端子に配線パタ
ーンで接続する。Kazu. When adding an inpart function to the function of one logic element in circuit A (2). @Route A (Connect the output terminal of the above logic element of 21 and the input terminal of the inverter element +111 built in the nearest additional circuit (5) with a wiring pattern. Next, connect the inverter and the input terminal of the inverter element 0υ The output terminal and the logic element adding the invert function in the circuit A(2) are connected to the input terminal of the logic element, which was not connected conventionally, by a wiring pattern.
次に第2図(b)は.付加回路を検査回路として使用す
る例を示すブロック図であb.hはモニタパッドである
。インパータ素子0とNAND素子αjの入出力端子に
モニタパッド(財)が設けられている。Next, Figure 2(b) shows. b. is a block diagram showing an example of using the additional circuit as a test circuit; h is a monitor pad. Monitor pads are provided at the input/output terminals of inperter element 0 and NAND element αj.
このモニタパッド(財)は.この集積回路の性能バラツ
キを測定するための計測器からのプロープピンがあてら
れるものであり,このモニタパッドを通してこの集積回
路が十分目的とする仕様を満たしているものか検査する
ことができる。This monitor pad (goods) is. A probe pin from a measuring instrument is applied to measure the performance variations of this integrated circuit, and through this monitor pad it is possible to check whether the integrated circuit satisfies the intended specifications.
このようにすると.従来.ウエハー■の切断部61)上
にあった検査回路@のように切断後.検査回路が失われ
ることはなく.また.検査回路@のように.本来集積回
路の作成に用いることができた有効部分を検査のために
使ってしまうという欠点がなくなる。筐た,切断後でも
、それぞれの集積回路について性能測定が可能となる。If you do it like this. Conventional. After cutting, as shown in the inspection circuit @ on the cutting section 61) of the wafer ■. No test circuit is lost. Also. Like the test circuit @. This eliminates the drawback of using useful parts for testing that could otherwise be used to create integrated circuits. It is now possible to measure the performance of each integrated circuit even after the casing and disconnection.
以上のように,この実施例は.大規模集積回路にかいて
.目的の機能を実現するための回路以外に.機能を変更
することが可能な論理素子から構成される付加回路を内
蔵する事により,本来の目的の機能金実現するための回
路に不具合があっても.上記付加回路の論理素子と本来
の目的の機能を実現するための回路間を配線接続する製
造工程のみで容易に大規模集積回路の作り直しが可能と
し.更に.当該大規模集積回路の性能バラツキの測定が
可能とする事を特徴とした大規模集積回路を示したもの
である。As mentioned above, this example. Regarding large-scale integrated circuits. In addition to circuits to achieve the desired function. By incorporating an additional circuit consisting of logic elements whose functions can be changed, even if there is a defect in the circuit to realize the intended function. Large-scale integrated circuits can be easily rebuilt using only the manufacturing process of wiring connections between the logic elements of the additional circuits mentioned above and the circuits that achieve the intended functions. Furthermore. This figure shows a large-scale integrated circuit characterized by being able to measure performance variations of the large-scale integrated circuit.
なか.上記実施例では.付加回路が3個の場合について
説明したが.任意の数が可能であう.又内蔵機能もイン
バータ素子とNAND素子について説明Lたが,レジx
タ,RAM,ROM,PLO等その他の素子や回路につ
いても同様に可能である。inside. In the above example. I explained the case where there are three additional circuits. Any number would be possible. Also, the built-in functions are explained about the inverter element and NAND element, but the register x
The same is possible for other elements and circuits such as memory, RAM, ROM, and PLO.
また.上記実施例では.付加回路を検査回路として使用
する場合.インバータ素子とNAND素子について説明
したが.その他の素子やこれらの組み合わせた回路を用
いても同様に可能である。Also. In the above example. When using the additional circuit as a test circuit. I explained about inverter elements and NAND elements. It is also possible to use other elements or circuits that combine these elements.
また.上記実施例では.付加回路を検査回路として使用
する場合,モニタパノドによシ測定できる例金示したが
.集積回路のパノケージから外部に出ているピンに接続
して測定できるようにしてもよい。Also. In the above example. When using the additional circuit as a test circuit, we have shown an example of how it can be measured using a monitor panel. It may also be possible to connect to a pin protruding from the panocage of the integrated circuit for measurement.
オた.付加回路は.集tR@路の機能変更のために使用
する場合と.性能測定のために使用する場合との両方あ
るいは.いずれか一方のために用いられる場合でもよい
。Ota. The additional circuit is. When used to change the function of the collection tR@road. Both or when used for performance measurement. It may be used for either one.
以上の様にこの発明によれば.空き領域に予め付加回路
を内蔵したので,機能変更の場合,集積回路の物理的特
性即ち大きさや,電気的特性即ち性能/タイミングの変
化はなく.且つ製造の最終工程である配線工程のみで変
更が可能となう.期間/費用の大幅低減が可能となる。As described above, according to this invention. Since additional circuits are pre-built into the free space, when changing functions, there is no change in the integrated circuit's physical characteristics (size) or electrical characteristics (performance/timing). Additionally, changes can only be made in the wiring process, which is the final manufacturing process. It is possible to significantly reduce the period/cost.
又.この付加回路のインバータ素子等をテスターにて測
定する事によう.集積回路の性能バラッキが容易に測定
可能となる。又.この付加回路を標準化する事により.
機能の異なる集積回路にまたがる性能バラツキが容易に
測定可能となシ.製造ラインの品質管理が容易に可能と
なる。or. Let's measure the inverter elements of this additional circuit with a tester. Performance variations in integrated circuits can be easily measured. or. By standardizing this additional circuit.
It is possible to easily measure performance variations across integrated circuits with different functions. Quality control of the production line becomes possible easily.
第1図はこの発明の一実施例を示すブロック図.第2図
はこの発明の付加回路の実施例を示すブロック図.
第3図は従来の大規模集積回路を示すブロック図である
。
図において.(1)は大規模集積回路.《2》〜(4)
は回路A − C , (51 〜(7)は付加回路.
an. (h2ハインハ−タ素子.α3.α−はNA
ND素子.ωはウェハー(ハ)は切断部,(自).?!
3は検査回路である。
なか.各図中同一符号は同一又は相当部分を示す。FIG. 1 is a block diagram showing one embodiment of this invention. FIG. 2 is a block diagram showing an embodiment of the additional circuit of the present invention. FIG. 3 is a block diagram showing a conventional large-scale integrated circuit. In the figure. (1) is a large-scale integrated circuit. 《2》~(4)
are circuits A to C, (51 to (7) are additional circuits.
an. (h2 Heinharter element. α3. α- is NA
ND element. ω is the wafer (C) is the cutting part, (O). ? !
3 is a test circuit. inside. The same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
の論理素子を配置して配線した所定の機能を有する集積
回路部、 (b)上記の集積回路と配線されていない論理素子から
構成された付加回路部。[Claims] An integrated circuit having the following elements on a semiconductor substrate: (a) an integrated circuit section having a predetermined function in which a plurality of logic elements are arranged and wired; Additional circuit section consisting of logic elements.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19165189A JPH0355871A (en) | 1989-07-25 | 1989-07-25 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19165189A JPH0355871A (en) | 1989-07-25 | 1989-07-25 | Integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0355871A true JPH0355871A (en) | 1991-03-11 |
Family
ID=16278202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19165189A Pending JPH0355871A (en) | 1989-07-25 | 1989-07-25 | Integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0355871A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445279B1 (en) * | 2000-07-12 | 2004-08-21 | 가부시키가이샤 도요다 지도숏키 | Weft storage apparatus in jet loom |
-
1989
- 1989-07-25 JP JP19165189A patent/JPH0355871A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445279B1 (en) * | 2000-07-12 | 2004-08-21 | 가부시키가이샤 도요다 지도숏키 | Weft storage apparatus in jet loom |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513904B2 (en) | Testability circuit | |
| JPH0389182A (en) | Integrated circuit apparatus | |
| JPS61222148A (en) | Manufacture of one-chip microcomputer | |
| US5396500A (en) | Semiconductor integrated circuit device with fault detecting function | |
| JPS59119443A (en) | Logic circuit | |
| JPS6262552A (en) | Large scale integrated circuit | |
| KR0121943B1 (en) | 3-Serial Shift Register with Boundary Scan | |
| JPS59211146A (en) | Scan-in method | |
| JP2942353B2 (en) | Test method and test circuit for semiconductor device | |
| JPH01165979A (en) | Logical integrated circuit | |
| JPS62150181A (en) | Test system for large-scale integrated circuit | |
| JPH0410040A (en) | Memory module | |
| JPH04128666A (en) | Semiconductor integrated circuit | |
| JP2002007164A (en) | Semiconductor integrated circuit chip and emulation system | |
| KR100224776B1 (en) | Wafer burn-in test method | |
| JPH0566248A (en) | Pin scan-in system for tristate circuit | |
| JPS6034027A (en) | Semiconductor device | |
| JPH0427883A (en) | Integrated circuit | |
| JPS63152145A (en) | Semiconductor integrated circuit device | |
| JPH08327699A (en) | Semiconductor integrated circuit and test method thereof | |
| JPH0436464B2 (en) | ||
| JPS60192343A (en) | Semiconductor integrated circuit | |
| JPH11345255A (en) | Semiconductor device layout method and semiconductor device | |
| JPS59114837A (en) | Integrated circuit device including testing element | |
| JP2002168919A (en) | Electronic circuit chip |