JPH035666B2 - - Google Patents

Info

Publication number
JPH035666B2
JPH035666B2 JP58502514A JP50251483A JPH035666B2 JP H035666 B2 JPH035666 B2 JP H035666B2 JP 58502514 A JP58502514 A JP 58502514A JP 50251483 A JP50251483 A JP 50251483A JP H035666 B2 JPH035666 B2 JP H035666B2
Authority
JP
Japan
Prior art keywords
lead frame
bonding
processing
lead
runner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58502514A
Other languages
English (en)
Other versions
JPS59501387A (ja
Inventor
Reimondo Enu Joonzu
Jon Emu Rooson
Odeeru Efu Keiru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS59501387A publication Critical patent/JPS59501387A/ja
Publication of JPH035666B2 publication Critical patent/JPH035666B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/411Chip-supporting parts, e.g. die pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H10P72/7418Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. a chip mounting substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/4981Utilizing transitory attached element or associated separate material

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Description

請求の範囲 1 リード・フレームの平行に対向する上面と下
面とを与える少なくとも一つのランナと、 リード・フレームの対向する上部の表面と下部
の表面とを与えるようになされた、前記ランナに
分離可能に付加された複数個のボンデイングパツ
ドと、 前記ランナの下面および前記ボンデイングパツ
ドの下部の表面に、粘着的に、かつ除去可能に固
着されたテープ・ストリツプと、 を具備することを特徴とするリード・フレーム。
2 リード・フレームの平行に対向する上面と下
面とを与える少なくとも一つのランナを有するリ
ード・フレームを準備する第1の工程と、 リード・フレームの対向する上部の表面と下部
の表面とを与えるボンデイング・パツドの複数個
を前記ランナに粘着する前に分離可能に提供する
第2の工程と、 テープ・ストリツプを前記ランナの下面および
前記ボンデイング・パツドの下部の表面に、粘着
的に、かつ除去可能に固着する第3の工程と、 を有することを特徴とする複数個の部品を処理す
るリード・フレームの処理方法。
発明の背景 本発明は、リード・フレームおよび複数個の部
品を処理するリード・フレームの処理方法の分野
に関する。さらに詳しく云えば、本発明は、物理
的寸法の小さい電子部品の複数個を取扱う際、特
別な有用性のあるリード・フレームおよび複数個
の部品を処理するリード・フレームの処理方法に
関する。
小形電子装置の製造において、回路を設けた複
数個のダイ素子あるいは他の装置をストリツプの
ようなリード・フレームに付設されたそれぞれの
ボンデイング・パツドに個別に接着することは、
広く実施されている。この形式のリード・フレー
ムは、ピツクおよび後続のボンデイング作業中の
位置決めをすることおよび個々の回路素子を、ボ
ンデイング・パツドに接着することを可能とす
る。最終的には、ボンデイング・パツトを有する
これ等個別の回路素子は、回路素子をフレームに
固定するタツグを除去することによつてリード・
フレームから分離されなければならない。通例、
これは、試験、リード曲げ、マーキングあるいは
他の後続作業の以前になされなければならない。
しかし、これ等の部品は、これ等が小形である
ため、個々に取扱うことは本来困難であり、そし
て、全体的に見て、技術の進歩に伴つて、このよ
うな回路素子の物理的寸法は、絶えず減少しつつ
ある。その上、リード・フレームから除去する
と、各素子の適正な位置が失われ、再び位置決め
をしなければならないが、これには、さらに作業
者の時間と努力とが費されることとなる。
回路素子をリード・フレームに固定するタグを
除去したとき、回路素子を個々に保持する問題を
解決するために、以前に、除去された素子を保持
するための個々のポケツトを有する紙またはプラ
スチツク・テープを使用し、テープとポケツトの
同時使用が提案された。このテープは、リード・
フレームの縦方向の軸に対して90゜進んでおり、
それをリード・フレームから除去するとき、個々
の素子を保持ポケツト中にランダムな方位
(orientation)で落下させることができる。しか
し、この方法は、テープおよび関連装置の両方の
面から見てこれ等の手段を与えるためには高価に
つき、部品の一様な方位を保持せず、そして、試
験、マーキングあるいはリード曲げの作業の以前
に付加的の処理ステツプを追加する。
従つて、本発明の一つの目的は、改良されたリ
ード・フレームおよび複数個の部品を処理するリ
ード・フレームの処理方法を提供することであ
る。
さらに本発明の一つの目的は、直ちに入手でき
る材料を使用して安価に実行できる改良されたリ
ード・フレームおよび複数個の部品を処理するリ
ード・フレームの処理方法を提供することであ
る。
なお、さらに本発明の一つの目的は、個々の素
子の方位(orientation)および位置が保持され
るような改良されたリード・フレームおよび複数
個の部品を処理するリード・フレームの処理方法
を提供することである。
なお、さらに本発明の一つの目的は、処理ステ
ツプの追加が要求されない改良されたリード・フ
レームおよび複数個の部品を処理するリード・フ
レームの処理方法を提供することである。
なお、さらに本発明の一つの目的は、個々の素
子を、試験、マーキングおよびリード曲げ作業を
通じて一つのユニツトとして取扱うことを可能と
する改良されたリード・フレームおよび複数個の
部品を処理するリード・フレームの処理方法を提
供することである。
発明の要約 上記の目的は、本発明により、マイラのような
粘着テープ・ストリツプをリード・フレームの下
部表面に沿つて転動し、あるいは圧し、リード・
フレームとボンデイング・パツドとの下部表面に
接触させることにより達せられる。リード・フレ
ームに対して個々の回路素子を保持するタツグを
除去しても、これ等部品は、現在の方位および位
置を、リード・フレームとともにテープ・ストリ
ツプによつて保持される。それから回路素子はリ
ード・フレーム/テープ・ストリツプ結合体によ
つて、後続の試験、マーキング、リード曲げある
いは他の処理作業において、一つのユニツトとし
て扱われる。
本発明によるリード・フレームおよびその処理
方法の構成は下記の通りである。即ち、本発明は
リード・フレームの平行に対向する上面と下面と
を与える少なくとも一つのランナと、リード・フ
レームの対向する上部の表面と下部の表面とを与
えるようになされた、前記ランナに分離可能に付
加された複数個のボンデイングパツドと、前記ラ
ンナの下面および前記ボンデイングパツドの下部
の表面に、粘着的に、かつ除去可能に固着された
テープ・ストリツプと、を具備することを特徴と
するリード・フレームに関するものであり、或い
は、また、リード・フレームの平行に対向する上
面と下面とを与える少なくとも一つのランナを有
するリード・フレームを準備する第1の工程と、
リード・フレームの対向する上部の表面と下部の
表面とを与えるボンデイング・パツドの複数個を
前記ランナに粘着する前に分離可能に提供する第
2の工程と、テープ・ストリツプを前記ランナの
下面および前記ボンデイング・パツドの下部の表
面に、粘着的に、かつ除去可能に固着する第3の
工程と、を有することを特徴とする複数個の部品
を処理するリード・フレーム処理方法に関するも
のである。
【図面の簡単な説明】
添付図面とともに、本発明の具体例の下記の説
明を参照することにより、本発明の上記および他
の特長と目的およびこれ等を達成するためのやり
方が、さらに明らかとなり、発明自身がよく理解
されるであろう。そして、 第1図は、本発明によるリード・フレームの一
部分の平面図で、リード・フレームとボンデイン
グ・パツトとを、粘着テープ・ストリツプととも
に示すもので、その回路素子をリード・フレーム
に保持するタツグを除去する以前および除去した
以後の両方の状態を示している。
第2図は、第1図のリード・フレームの側面図
であつて、一つのランナ(runner)の一部を切
り取つて、リード・フレームとボンデイング・パ
ツドとが粘着テープ・ストリツプに粘着している
状態を示す。
好ましい実施例の説明 さて、第1図および第2図を参照すると、本発
明による改良されたリード・フレーム10が示さ
れている。改良されたリード・フレーム10は、
主要部として、従来のリード・フレーム12と粘
着テープ・ストリツプ14とをともに含む。
図示の具体例において、リード・フレーム12
は、平行で、間隔をおいて分離された、1対のラ
ンナ42を含み、この1対のランナ42はタイ・
バー16およびタツグ20に除去可能に付加され
たボンデイング・パツド18により相互に結合さ
れている。
複数個の穿孔22はリード・フレーム12の上
面24と下面26とを連絡する。穿孔22は、ダ
イ・ボンデイングおよび他の処理作業を通じて、
リード・フレーム12の割出しおよび正確な位置
決めを可能とする。タイ・バー16は、ボンデイ
ング・パツド18に付せられたタツグ20の除去
の以前と以後との両方において、リード・フレー
ム12の構造上の完全な状態を維持する。
図示の通り、ボンデイング・パツド18は上面
28とこのタイ・ボンデイング作業中、ボンデイ
ング・パツド18のうち一つの上面28に接着さ
れる。タイ32とボンデイング・パツド18のう
ち一つは、共同して、1個の個別の回路素子を含
む。図示してはいないが、ボンデイング・パツド
18は、後続のワイヤ・ボンデイング作業におい
て使用するために、ダイの個別の回路素子への数
個のリードを、付加的に含むことができる。
ボンデイング・パツド18は、タツグ20を分
離点44において切断することにより、リード・
フレーム12から除去可能となつている。このよ
うに、リード・フレーム12からボンデイング・
パツド18を分離している間〓空間34よび36
は、タツグ20を切断することにより同一限界に
入る。従来の作業においては、個々のダイ32
は、ボンデイング・パツド18の一つに接着され
たとき、物理的に、そして個別にリード・フレー
ム12から除去される。
本発明によれば、粘着表面38と対向表面40
を有する粘着テープ・ストリツプ14を、その粘
着表面が下面26および下部表面30に接触する
ように、リード・フレーム12の上に転動し、ま
た圧し付ける。通例は、粘着テープ・ストリツプ
14は、ダイ接着のステツプの後粘着させること
ができるであろう。このようにして、粘着テー
プ・ストリツプ14は、リード・フレーム12お
よびボンデイング・パツド18に対し、タツグ2
0をその分離点44で切断する以前および以降の
両方において粘着的に固着される。このようにし
て、ダイ32およびこのダイと関連する一つのボ
ンデイング・パツド18とを含む個別の構成要素
の位置および方位は維持される。リード・フレー
ム12、粘着テープ・ストリツプ14および切断
されたボンデイング・パツド18から成る結合体
に対し後続の試験、リード曲げ、マーキングある
いは他の処理作業中、一個のユニツトとして処理
できるようにするため、タイ・バー16はリー
ド・フレーム12に対して構造上完全な状態を与
えることに注意されたい。
上述の具体例においては、粘着テープ・ストリ
ツプ14は標準形の8ミリのマイラ・テープを使
用するのが便利である。しかし、非導電性材料を
含む他のいずれの粘着テープをも同様に使用する
ことができる。ボンデイング・パツド18を粘着
テープ・ストリツプ14から除去した後その下方
の表面30に残存する小量の粘着剤は、後に続く
回路素子の接着処理に影響を与えないからであ
る。
故に、上記は、安価に実行でき、直に入手でき
る材料を使用する改良されたリード・フレームお
よび複数個の部品を処理するリード・フレームの
処理方法である。さらに、本発明の改良されたリ
ード・フレームおよび複数個の部品を処理するリ
ード・フレームの処理方法は、処理ステツプの追
加を何等要求することなく、個別の要素の方位お
よび位置を維持する。さらに、本発明の改良され
たリード・フレームおよび複数個の部品を処理す
るリード・フレームの処理方法は、個別の要素
を、試験、マーキング、リード曲げおよび他の処
理作業を通じて、一つのユニツトとして処理する
ことを可能とする。
上記において、本発明の原理が特定の装置と一
緒に説明されたが、この説明は一例についてのみ
なされたものであり、この本発明の見界の制限さ
れるものではないことは明確に理解すべきであ
る。詳細に云えば、本発明により、単一のランナ
および/あるいは異る構成のボンデイング・パツ
ド、タイ・バー、あるいはタツグ素子を使用する
他のリード・フレーム構造を粘着ストリツプとと
もに使用することができる。
JP58502514A 1982-07-12 1983-06-15 リ−ド・フレ−ムおよびその処理方法 Granted JPS59501387A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/397,662 US4480150A (en) 1982-07-12 1982-07-12 Lead frame and method
US397662 1982-07-12

Publications (2)

Publication Number Publication Date
JPS59501387A JPS59501387A (ja) 1984-08-02
JPH035666B2 true JPH035666B2 (ja) 1991-01-28

Family

ID=23572127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58502514A Granted JPS59501387A (ja) 1982-07-12 1983-06-15 リ−ド・フレ−ムおよびその処理方法

Country Status (8)

Country Link
US (1) US4480150A (ja)
EP (1) EP0113763B1 (ja)
JP (1) JPS59501387A (ja)
KR (1) KR910001421B1 (ja)
DE (1) DE3376044D1 (ja)
IT (1) IT1172287B (ja)
MY (1) MY100275A (ja)
WO (1) WO1984000444A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597816A (en) * 1985-09-03 1986-07-01 Gte Products Corporation Scrap-less taping system for IC lead-frames
US4646127A (en) * 1985-09-03 1987-02-24 Gte Products Corporation Scrap-less taping system for IC lead-frames
FR2590052B1 (fr) * 1985-11-08 1991-03-01 Eurotechnique Sa Procede de recyclage d'une carte comportant un composant, carte prevue pour etre recyclee
AU8034087A (en) * 1987-02-20 1988-09-14 Lsi Logic Corporation Integrated circuit package assembly
FR2622353B1 (fr) * 1987-10-22 1990-03-23 Bendix Electronics Sa Produit en bande pour supporter et convoyer des composants electroniques et procede pour sa fabrication
US4859632A (en) * 1987-12-28 1989-08-22 Siemens Corporate Research And Support, Inc. Method for manufacturing the same
JPH0622111B2 (ja) * 1989-08-29 1994-03-23 スタンレー電気株式会社 基板装着用電球及びその製造方法
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Loc構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JPH06196603A (ja) * 1992-12-23 1994-07-15 Shinko Electric Ind Co Ltd リードフレームの製造方法
US5587890A (en) 1994-08-08 1996-12-24 Cooper Industries, Inc. Vehicle electric power distribution system
US6202853B1 (en) 1996-01-11 2001-03-20 Autosplice Systems, Inc. Secondary processing for electrical or mechanical components molded to continuous carrier supports
US5706952A (en) * 1996-01-11 1998-01-13 Autosplice Systems Inc. Continuous carrier for electrical or mechanical components
US6107910A (en) * 1996-11-29 2000-08-22 X-Cyte, Inc. Dual mode transmitter/receiver and decoder for RF transponder tags
US5892178A (en) * 1997-03-20 1999-04-06 Qualcomm Incorporated Support fixture for control panel assembly
US6114971A (en) * 1997-08-18 2000-09-05 X-Cyte, Inc. Frequency hopping spread spectrum passive acoustic wave identification device
US6208062B1 (en) 1997-08-18 2001-03-27 X-Cyte, Inc. Surface acoustic wave transponder configuration
US5986382A (en) * 1997-08-18 1999-11-16 X-Cyte, Inc. Surface acoustic wave transponder configuration
US6060815A (en) * 1997-08-18 2000-05-09 X-Cyte, Inc. Frequency mixing passive transponder
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
US6386959B2 (en) * 1999-01-13 2002-05-14 Micro Contacts Inc. Feeding system for electro-chemically polishing contact tips
US8497697B2 (en) 2010-06-14 2013-07-30 Analog Devices, Inc. Apparatus and method for testing multiple integrated circuit devices on a film frame handler

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3426423A (en) * 1965-07-08 1969-02-11 Molectro Corp Method of manufacturing semiconductors
DE2246208A1 (de) * 1971-09-22 1973-03-29 Circuit Materials Division Dod Verfahren zur herstellung von gedruckten schaltungen
JPS5620169B2 (ja) * 1973-05-18 1981-05-12
DD143331A1 (de) * 1979-04-27 1980-08-13 Lessig Hans Joerg Filmtraegerbonden und zwischentraeger
JPS55150264A (en) * 1979-05-10 1980-11-22 Mitsubishi Electric Corp Lead frame for semiconductor device and method of fabricating the same
FR2503673A1 (fr) * 1981-04-08 1982-10-15 Philips Nv Emballage pour composants electroniques

Also Published As

Publication number Publication date
DE3376044D1 (en) 1988-04-21
US4480150A (en) 1984-10-30
EP0113763A1 (en) 1984-07-25
MY100275A (en) 1990-07-28
IT8348635A0 (it) 1983-07-06
IT8348635A1 (it) 1985-01-06
JPS59501387A (ja) 1984-08-02
IT1172287B (it) 1987-06-18
EP0113763B1 (en) 1988-03-16
EP0113763A4 (en) 1984-11-16
WO1984000444A1 (en) 1984-02-02
KR910001421B1 (ko) 1991-03-05
KR840005607A (ko) 1984-11-14

Similar Documents

Publication Publication Date Title
JPH035666B2 (ja)
US5484168A (en) Shipping label
IT8212516A0 (it) Dispositivo per tendere collegare e tagliare dei nastri di materia plastica per la legatura di pacchi
US3698076A (en) Method of applying leads to an integrated circuit
DE3777832D1 (de) Verfahren und vorrichtung zum anbringen von feuchtigkeitsabsorbierendem material in einem substrat.
ATA190685A (de) Verfahren und vorrichtung zum trennen bzw. schneiden von flaechigen werkstuecken aus, z.b. faserverstaerkten kunststoffen
HK47190A (en) Lead frame and method
DE3862535D1 (de) Verfahren und vorrichtung zum trennen von in schuppenformation anfallenden erzeugnissen, insbesondere druckprodukten.
DE3668309D1 (de) Verfahren und vorrichtung zum abnehmen der jeweils obersten stofflage eines aus stofflagen gebildeten stapels.
DE69300282D1 (de) Vorrichtung zum Verbinden von Bändern aus weichem Material.
JPS627235B2 (ja)
US20060022273A1 (en) System and method for assembly of semiconductor dies to flexible circuits
DE3482952D1 (de) Packung zum gebrauch bei trennungsprozessen.
JPH031466Y2 (ja)
JPH061406Y2 (ja) 支持リード付フィルム
JP2509019Y2 (ja) 管理用多連ラベル
JPH0430612Y2 (ja)
JPH028688Y2 (ja)
JPS56135016A (en) Heat fusion bonding and cutting device
AT381809B (de) Vorrichtung zum vereinzeln von in einem stapel angeordneten plattenfoermigen separatoren, beispielsweise fuer akkumulatoren
JPH0316285Y2 (ja)
KR980006139A (ko) 도전 막을 갖는 다이 제조 방법
ATA289982A (de) Vorrichtung zum vereinzeln von stabmaterial, insbesondere von rohren
DE3780583D1 (de) Verfahren zum entfernen von lithium aus aluminium-lithium-legierungen.
JPS59174421A (ja) 複数の電気回路素子の配列結集装置