JPH0357289A - プリント配線基盤、及び、これの形成方法 - Google Patents

プリント配線基盤、及び、これの形成方法

Info

Publication number
JPH0357289A
JPH0357289A JP19156989A JP19156989A JPH0357289A JP H0357289 A JPH0357289 A JP H0357289A JP 19156989 A JP19156989 A JP 19156989A JP 19156989 A JP19156989 A JP 19156989A JP H0357289 A JPH0357289 A JP H0357289A
Authority
JP
Japan
Prior art keywords
hole
printed wiring
wiring board
solder
inner peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19156989A
Other languages
English (en)
Inventor
Toru Otaki
徹 大滝
Yasushi Takeuchi
靖 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19156989A priority Critical patent/JPH0357289A/ja
Publication of JPH0357289A publication Critical patent/JPH0357289A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、例えば、VTR、ラジオ等の電子機器に用
いられる高密度実装用基板に好適するプリント配線基板
、及び、このプリント配線基板の形或方法に関する。
[従来の技術] 一般に、回路素子を高密度に実装する必要がある場合に
は、プリント配線基板の両面に回路網を形成し、両面に
回路素子をハンダ付けすることにより、その実装密度を
高める方法は普通に行なわれている。この場合、基板の
表側に形成された実装用の電極ランドと、裏側に形成さ
れている実装用の電極ランドとを互いに接続する場合は
、基板本体にスルーホールを形或し、このスルーホール
の周面に導電層を形成することにより、両者を電気的に
接続するように構成されている。
ここで、従来において、スルーホールを形成する場合に
は、回路素子がハンダ付けされる電極ランドには、スル
ーホールは形成されず、この電極ランドの近傍に形成さ
れたスルーホールランドに形成されていた。このような
スルーホールランドをスルーホールのために特別に形成
しなければならないため、基板本体表面が実装に直接関
与しないものにより部分的に占有されることとなり、高
密度実装においては、はなはだ不利はものであった。
一方、電極ランドに直接スルーホールを形成することも
考えられる。この場合、電極ランドと回路素子とを結合
するためにクリームハンダが用いられるが、このクリー
ムハンダは、接合時に溶融されることになる。この結果
、この溶けたクリームハングは、スルーホールを介して
、基板の裏側へ流れ出し、十分なフイレットの形成が阻
止されることになる。
[発明が解決しようとしている課題] このため、実開昭63−43479号公報に開示される
ように、電極ランドに直接スルーホールを形威し、実装
密度を高めるに際して、このスルーホールから溶けたク
リームハンダが流れ出すことを防止するため、スルーホ
ール内に、耐熱性の充填物質を詰め込む技術が知られて
いる。
しかしながら、この従来技術においては、各スルーホー
ル毎に,この充填物質を詰め込まなければならず、スル
ーホールの数が多数になる場合には、非常な手間となり
、また、コストの上昇を招くものであり、解決が要望さ
れている。
この発明は上述した課題に鑑みなされたちので、この発
明の目的は、電極ランドにスルーホールを直接形成する
構成を採用するに際して、手間が少なく、また、コスト
上昇を招くことが無く、溶けたクリームハンダがこのス
ルーホールを介して流れ出さないようにしたプリント配
線基板、及び、これの形成方法を提供することである。
[課題を解決するための手段] 上述した課題を解決し、目的を達成するため、この発明
に係わるプリント配線基板は、基板本体と、この基板本
体の両面に形成され、所定の回路網パターンを有する導
電層と、この導電層の一部に規定され、回路素子が接続
される電極ランドと、この電極ランドにおいて、前記基
板本体を貫通するように形成されたスルーホールと、こ
のスルーホールの内周面に形或された濡れ防止層とを具
備する事を特徴としている。
また、この発明に係わるプリント配線基板において、前
記濡れ防止層は、スルーホールの内周面の全域に渡り形
成されていることを特徴としている。
また、この発明に係わるプリント配線基板の形成方法は
、基板本体にスルーホールを穿設する第lの工程と、こ
のスルーホールの内周面を含め、基板本体の表面全体に
渡り、電着塗装法により、電着皮膜を形成する第2の工
程と、このスルーホールの内周面を除く基板本体の表面
に形成された電着皮膜を除去する第3の工程とを具備す
ることを特徴としている。
また、この発明に係わるプリント配線基板の形成方法は
、前記第3の工程後において実施され、スルーホールの
内周面に残った電着皮膜を加熱して、本硬化させる第4
の工程を更に具備することを特徴としている。
[イ乍用] 以上のように構成されるこの発明に係わるプリント配線
基板においては、回路素子と電極ランドの導電層とがク
リームハンダを介して互いに接合される際において、溶
けたクリームハンダは、電極ランドに直接形成されたス
ルーホールの開口に向けて流れ出ることになるが、スル
ーホールの内周面には、濡れ防止層が形成されているの
で、溶けたクリームハンダは、このスルーホール内に入
り込むことが出来ずに、結局、電極ランドにおいて開口
する開口部を閉塞する状態で留まることになる。
[実施例] 以下に、この発明に係わるプリント配線基板の一実施例
の構成を添付図面を参照して、詳細に説明する。
第1図、第2A図並びに第2B図に示すように、この一
実施例のプリント配線基板10は、絶縁性を有する基板
本体l2と、この基板本体12の両面上に夫々形成され
、所定の回路網パターンを有する導電層14.16とか
ら基本的に構或されている。ここで、これらの導電層1
4.16の中で、回路素子18を電気的及び機械的に接
続するための部分として、複数の電極ランド20.22
が規定されている。そして、これらの電極ランド20.
22を含む全ての導電層14.16の表面上には、ハン
ダメッキ層24.26が夫々形成されている。尚、この
電極ランド20.22以外のハンダメッキ層24.26
の表面上には、ソルダレジスト層28.30が夫々形成
されている。
また、基板本体12の表側に形成された複数の電極ラン
ド20の中で、裏側に形成された電極ランド22の中の
所定の電極ランド22′と電気的に接続する必要のある
電極ランド20′には、両者を電気的に接続するための
手段として、スルーホール32が形成されている。そし
て、このスルーホール32の内周面には、上下に位置す
る電極ランド20′,22′の夫々の導電層14,l6
と一体的に接続された導電層34が全周に渡り形成され
ている。このようにスルーホール32の内周面に形成さ
れた導電層34を介して、表側の電極ランド20″と裏
側の電極ランド22′とは電気的に接続されることとな
る。
一方、スルーホール32に形威された導電層34の内周
面には、全面に渡り、濡れ防止層36が形成されている
。ここで、この濡れ防止層36は、電着皮膜から形成さ
れており、溶けたハンダ液に対して濡れ防止効果を有し
てはじくようになされ、このスルーホール32内に溶け
たハンダが流入しないようになされている。
次に、第3A図乃至第3J図を参照して、以上のように
構成されるプリント配線基板10をパターンメッキ法に
より形成するための形成方法を説明する。
先ず、第3A図に示すように、基板本体20の上下両側
における全表面に渡り、銅箔38が貼着された状態の素
材40の所定位置に、厚さ方向に貫通したスルーホール
32をドリルにより穿孔する。ここで、上述した所定位
置とは、将来において、基板本体l2の表側に形成され
る複数の電極ランド20の中で、裏側に形成される電極
ランド22の中の所定の電極ランド22′と電気的に接
続する必要のある電極ランド20′となる部分に規定さ
れている。
このようにスルーホール32をドリル形成した後におい
て、この素材40全体に渡り、図示しない銅メッキ装置
により銅メッキを施す。この結果、第3B図に示すよう
に、銅箔38の上下両側における全面に渡り銅メツキ8
42が形成されると共に、スルーホール32の内周面に
銅メッキ層からなる導電層34が形成されることとなる
。ここで、基板本体12の表面に形成された銅箔38と
銅メッキ層42とにより、表側の導電層14が構成され
、基板本体12の裏面に形成された銅箔38と銅メッキ
層42とにより、裏側の導電層l6が構成されることと
なる。
この後、このようにスルーホール32の内周面に形成さ
れた導電層34の全面に渡り、上述した濡れ防止層36
を電着塗装法により形成する。詳細には、20℃の電着
液中に、この素材40を付け込み、IOOVで2分間通
電し、第3C図に示すように、約5μmの厚さで電着皮
膜44を、素材40の全表面に渡り、即ち、素材40の
上下両面と共に、スルーホール32の内周面とに渡り析
出させる。そして、この素材40を、100℃の雰囲気
中で10分間加熱して、電着皮膜44を仮硬化させる。
引き続き、パフ研磨により、素材40の表裏の両表面に
形成された電着皮膜44を物理的に削り取り、第3D図
に示すように、スルーホール32の内周面のみに電着皮
膜44が残ることになる。
次いで、この素材40を、180℃で30分間加熱し、
スルーホール32の内周面に形成された電着皮膜44を
本硬化させ、この硬化した電着皮膜44が濡れ防止層3
6となる。
この後、このように内周面に濡れ防止層36が形成され
たスルーホール32を有する素材40の、両導電層14
.16にハンダメッキするに際して、ハンダメッキ層2
4.26が夫々所定のパターンで形或されるようにマス
キングするための第1のマスク部材46.48を第3E
図に示すように被せる。
このように素材40に第1のマスク部材46,48を被
せた状態で、図示しないハンダメッキ装置により導電層
14.16上にハンダメッキし、第1のマスク部材46
.48を取り除くことにより、第3F図に示すように、
夫々所定のパターンを有した状態でハンダメッキ層24
.26を形成する。尚、スルーホール32の内周面には
、上述したように濡れ防止層36が予め形成されている
ので、このスルーホール32内には、ハンダメッキ層が
形成されないものである。
この後、ハンダメツキM24,26が形成された素材4
0を、図示しないエッチング装置によりエッチングする
。このエッチングに際して、予め導電層14.16上に
夫々形成されているハンダメッキ層24.26が、エッ
チングレジストとして機能し、これらハンダメッキ層2
4.26が形成されている部分以外の全ての導電N14
,16の部分は、エッチングされて除去されることにな
る。このようにして、第3G図に示すように、所定の回
路網パターンを有した導電層14.16が、夫々の表面
上の全面に渡りハンダメッキ層24.26が添着された
状態で形成されることになる。この状態で、実質的に、
プリント配線基板10が形成されることになる。
次に、このように形成されたプリント配線基板10の表
裏両面における電極ランド20.22以外のハングメッ
キ層24.26の表面に、ソルダレジスト層28.30
を夫々形成するために、第3H図に示すように、感光性
ソルダレジスト液を基板上の全面に渡り塗布して、ソル
グレジスト層28.30を形成する。そして、第2のマ
スク部材50.52を介して、感光性ソルダレジスト層
を選択的に露光する。この露光後において現像すること
により、第3■図に示すように、表側及び裏側の導電層
14.16上の所望の表面上には、部分的にソルダレジ
スト層28.30が夫々形成されることになる。このよ
うにして、第1図に示すプリント配線基板10が完成す
ることになる。
次に、第4A図乃至第4C図を参照して、第1図に示す
プリント配線基板10の電極ランド20.20’に、回
路素子18をハンダ付けするための実装動作を説明する
。
先ず、この実装動作に際しては、電極ランド20.20
′の夫々のハンダメッキ層24上に図示しないメタル版
を用いた印刷器でクリームハンダ54を第4A図に示す
ように供給し、図示しないチップマウンタ(回路素子が
ICの場合にはICマウンタ)でクリームハンダ54上
に回路素子18を、第4B図に示すように、電極ランド
20.20′のハンダメッキ層22b上に夫々供給した
クリームハンダ54内に、その両端を夫々挿入するよう
に搭載する。
そして、この状態で,図示しないベーバフエーズリフロ
ーにこのプリント配線基板10を収容し、プリント配線
基板10全体を所定温度、例えば、クリームハンダ54
やハンダメッキ層24,26が溶融する温度よりも高い
温度である約215℃まで加熱する。このようにして、
回路素子l8を両電極ランド20.20′に掛け渡した
状態でハンダ接合する。
このベーバーフエーズリフローでハンダ接合する際にに
おいて、第1図に示すように、表裏両側の電極ランド2
0′,22′には、基板本体l2を貫通したスルーホー
ル32の両端が開口しているが、スルーホール32の内
周面には、予め濡れ防止層36が形成されている。この
ため、表側に開口したスルーホール32の上端部に、第
4c図に示すように、溶けたクリームハンダ54が流れ
込んだとしても、この溶けたクリームハンダ54は、濡
れ防止層36によりはじき出されて、スルーホール32
内に流入することなく,その入口付近に留まり、このス
ルーホール32の上端部を閉塞した状態にもたらされる
ことになる。
この結果、この一実施例においては、表裏一対の電極ラ
ンド20′,22′を電気的に接続すべく、基板本体1
2を貫通する状態でスルーホール32が形成されていた
としても、このスルーホール32の内周面には、濡れ防
止層36が形成されているので、電極ランド20′上で
溶けたハンダは、第4C図に示すように、スルーホール
32内に流れ込まずに、実質的に電極ランド20′に留
まることとなる。
このようにして、この一実施例においては、電極ランド
20′上に供給したクリームハンダ54は、溶融時にお
いて、スルーホール32内に流れ出る量を最小限に抑え
られ、ハンダ接合にたずさわるに十分なハンダ量を確保
する事ができることになる。
その結果、 ■;実装部品(回路素子)の電極に対する十分なフイレ
ットの形成が確保され、また、■;実装部品(回路素子
)の強固なハンダ接合強度が達成されることとなる、顕
著な効果が認められた。
この発明は、上述したー実施例の構成に限定されること
なく、この発明の要旨を逸脱しない範囲で種々変形可能
であることは言うまでもない。
[発明の効果] 以上、詳細に説明したように、この発明に係わるプリン
ト配線基板は、基板本体と、この基板本体の両面に形威
され、所定の回路網パターンを有する導電層と、この導
電層の一部に規定され、回路素子が接続される電極ラン
ドと、この電極ランドにおいて、前記基板本体を貫通す
るように形成されたスルーホールと、このスルーホール
の内周面に形成された濡れ防止層とを具備する事を゛特
徴としている。
また、この発明に係わるプリント配線基板において、前
記濡れ防止層は、スルーホールの内周面の全域に渡り形
成されていることを特徴としている。
また、この発明に係わるプリント配線基板の形成方法は
、基板本体にスルーホールを穿設する第1の工程と、こ
のスルーホール内を含め、基板本体の表面全体に渡り、
電着塗装法により、電着皮膜を形成する第2の工程と、
このスルーホールの内周面を除く基板本体の表面に形成
された電着皮膜を除去する第3の工程とを具備すること
を特徴としている。
また、この発明に係わるプリント配線基板の形成方法は
、前記第3の工程後において実施され、スルーホールの
内周面に残った電着皮膜を加熱して、本硬化させる第4
の工程を更に具備することを特徴としている。
従って、この発明によれば、電極ランドにスルーホール
を直接形成する構或を採用するに際して、手間が少なく
、また、コスト上昇を招くことが無く、溶けたクリーム
ハンダがこのスルーホールを介して流れ出さないように
したプリント配線基板、及び、これの形成方法が提供さ
れることになる。
【図面の簡単な説明】
第1図はこの発明に係わるプリント配線基板の一実施例
の構成を示す縦断面図; 第2A図及び第2B図は、夫々、第1図に示すプリント
配線基板の表側の形状及び裏側の形状を示す平面図; 第3A図乃至第3■図は、第1図に示すプリント配線基
板の成形方法を順次示す縦断面図;そして、 第4A図乃至第4C図は、第1図に示すブリンl・配線
基板に回路素子を実装する実装動作を順次示す縦断面図
である。 図中、lO・・・プリント配線基板、12−・・基板本
体、14.16・・・導電層、18・・・回路素子、2
0;22 (20’ ;22N・・・電極ランド、24
;26・・・ハンダメッキ層、28 .30・・・ソル
ダレジスト層、32・・・スルーホール、34・・・導
電層、36・・・濡れ防止層、38・・・銅箔、40・
・・素材、42・・・銅メッキ層、44・・・電着皮膜
、46;48・・・第1のマスク部材、50 .52・
・・第2のマスク部材、 54・・・クリームハンダである。 特 許 出 願 人 キ ヤ ノ ン 株 式 ス; 社 第3A図 第3B図 第x図 第3D図 48 第3E図 第3F図

Claims (4)

    【特許請求の範囲】
  1. (1)基板本体と、 この基板本体の両面に形成され、所定の回路網パターン
    を有する導電層と、 この導電層の一部に規定され、回路素子が接続される電
    極ランドと、 この電極ランドにおいて、前記基板本体を貫通するよう
    に形成されたスルーホールと、 このスルーホールの内周面に形成された濡れ防止層とを
    具備する事を特徴とするプリント配線基板。
  2. (2)前記濡れ防止層は、スルーホールの内周面の全域
    に渡り形成されていることを特徴とする請求項第1項に
    記載のプリント配線基板。
  3. (3)基板本体にスルーホールを穿設する第1の工程と
    、 このスルーホールの内周面を含め、基板本体の表面全体
    に渡り、電着塗装法により、電着皮膜を形成する第2の
    工程と、 このスルーホールの内周面を除く基板本体の表面に形成
    された電着皮膜を除去する第3の工程とを具備すること
    を特徴とするプリント配線基板の形成方法。
  4. (4)前記第3の工程後において実施され、スルーホー
    ルの内周面に残つた電着皮膜を加熱して、本硬化させる
    第4の工程を更に具備することを特徴とする請求項第3
    項に記載のプリント配線基板の形成方法。
JP19156989A 1989-07-26 1989-07-26 プリント配線基盤、及び、これの形成方法 Pending JPH0357289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19156989A JPH0357289A (ja) 1989-07-26 1989-07-26 プリント配線基盤、及び、これの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19156989A JPH0357289A (ja) 1989-07-26 1989-07-26 プリント配線基盤、及び、これの形成方法

Publications (1)

Publication Number Publication Date
JPH0357289A true JPH0357289A (ja) 1991-03-12

Family

ID=16276851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19156989A Pending JPH0357289A (ja) 1989-07-26 1989-07-26 プリント配線基盤、及び、これの形成方法

Country Status (1)

Country Link
JP (1) JPH0357289A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536869U (ja) * 1991-10-14 1993-05-18 日本電気株式会社 プリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536869U (ja) * 1991-10-14 1993-05-18 日本電気株式会社 プリント配線板

Similar Documents

Publication Publication Date Title
US5839190A (en) Methods for fabricating solderless printed wiring devices
US5358622A (en) Procedure for the production of printed circuit boards provided with pads for the insertion of SMDs
EP0784914B1 (en) Method of manufacturing a printed circuit board
EP0127955B1 (en) Manufacture of printed circuit boards
JP2897088B2 (ja) チップ部品の製造方法と実装構造
JPH0353586A (ja) プリント配線基板
CA1131746A (en) Circuit board with mounted components and method for manufacture
JPH08107263A (ja) プリント配線板の製造方法
JPH0491489A (ja) プリント配線基板
JPH0821764B2 (ja) プリント基板
JPH0353585A (ja) プリント配線基板、及び、これの形成方法
JP3569058B2 (ja) プリント配線板の電子部品の実装方法およびプリント回路基板
JP2665293B2 (ja) 配線回路基板
JPS6049698A (ja) プリント基板の接続方法
JPH0548249A (ja) プリント配線板の表面処理方法
JP2655129B2 (ja) プリント配線板の製造方法
GB2026918A (en) Component-carrying printed circuit board
JP3130707B2 (ja) プリント基板およびその製造方法
JPH10215066A (ja) プリント配線板の製造方法
JPH04133492A (ja) 印刷配線板の製造方法
JPH04188689A (ja) プリント配線板
JP2799456B2 (ja) 電子部品搭載用基板及びその製造方法
JPH04282887A (ja) プリント配線板の製造方法
JP2000340923A (ja) プリント配線板及びそのプリント配線板への部品実装方法
JPH11251714A (ja) リード部品実装基板およびプリント基板へのリード部品実装方法