JPH0357320A - Frequency division circuit device - Google Patents

Frequency division circuit device

Info

Publication number
JPH0357320A
JPH0357320A JP1192991A JP19299189A JPH0357320A JP H0357320 A JPH0357320 A JP H0357320A JP 1192991 A JP1192991 A JP 1192991A JP 19299189 A JP19299189 A JP 19299189A JP H0357320 A JPH0357320 A JP H0357320A
Authority
JP
Japan
Prior art keywords
circuit
output
terminal
voltage
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1192991A
Other languages
Japanese (ja)
Inventor
Hideaki Aoki
秀明 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1192991A priority Critical patent/JPH0357320A/en
Publication of JPH0357320A publication Critical patent/JPH0357320A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力DC電圧値により分周波数nを自由に選
択できて、例えば時計などのようにディジタル信号を分
周することを必要とする諸種の機冶類に適用可能な分周
回路vt置に関するものである。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention requires that the division frequency n can be freely selected depending on the input DC voltage value, and that a digital signal, such as a clock, is divided. This invention relates to a frequency dividing circuit VT arrangement applicable to various types of machinery.

〔従来の技術〕[Conventional technology]

周知のように、非安定マルチバイブレータの固有の発振
周波数よりも僅かに早い周期のトリガーパルスを加える
ことにより、l/2nの分周回路を作成できる。
As is well known, a l/2n frequency divider circuit can be created by applying a trigger pulse with a period slightly faster than the inherent oscillation frequency of the astable multivibrator.

第2図に示した従来例の分周回路装置は、上記のような
非安定マルチバイブレータを利用したもので、コンデン
サ(CIG)〜(013) 、抵抗(RIG)〜(RI
7)および2個のトランジスタ(Q3)(Q4)により
構成された非安定マルチバイブレータの同期入力端子(
II)の入力周波数Cf>に対して、f/2nだけ分周
したい場合には、トランジスタ(Q3)(Q4)の遮断
時間が2(n−1)/fとなるように定数を決めるt!
: s出力端r(12)に分周出力が得られるように構
成されている。
The conventional frequency divider circuit device shown in FIG.
7) and the synchronous input terminal (
II) If you want to divide the input frequency Cf> by f/2n, determine the constant t! so that the cut-off time of transistors (Q3) (Q4) becomes 2(n-1)/f.
: It is configured so that a frequency-divided output can be obtained at the s output terminal r (12).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

し.かしながら、このような従来構成の回路においては
、必然的に高精度なトリガーパルス発生忍が必椙となる
−11非安定マルチバイブレータにおけるトランジスタ
の周辺回路についても動作時間を微妙に考慮した定数設
定が必要であり、分周選択の自由度が非常に狭いという
問題点があった。
death. However, in a circuit with such a conventional configuration, it is necessary to generate a trigger pulse with high precision.-11 The peripheral circuits of the transistors in the unstable multivibrator are also set with constants that carefully take into account the operating time. There is a problem that settings are required and the degree of freedom in frequency division selection is very narrow.

本発明は、このような問題点を解決するためになされた
もので、直流電源の電圧硫を変えるだけで、分周値nを
整数値で自由に設定することが可能な分周回路装置を提
供することを目的とするものである。
The present invention was made to solve these problems, and provides a frequency divider circuit device that allows the frequency division value n to be freely set as an integer value simply by changing the voltage value of the DC power supply. The purpose is to provide

〔課題を解決するための手段〕[Means to solve the problem]

このような目的を達成するために本発明の分周同路装置
は、スイッチング素子、平滑回路部、コンパレータおよ
び基準電圧回路部を備えたDC/DCコンバータ回路と
、終端負荷のDC″:Ii圧のフィードバソク,.1−
 JJ:準電[『で動伯メ′る非安定マル・チバイブレ
ー令同路とを備ヌ、乱準電正回路部の出力端子をコンパ
レータの基慴入力端子に接続し、非女定マルチバイブレ
ータ回路の発振出力をコンバレー夕の比較入力端子に接
続すると共に、コンパレータの出力端子をスイッチング
素子の制御端子に接続し、スイッチング素子のDC電圧
入力がスイッチング作用を受けて平滑回路部を介して終
端負荷に定電圧DC出力を発生するように構成され、か
つ、非安定マルチバイブレータ回路の発振出力の分周出
力をスイッチング素子の由力端子から得るように構成し
たことを特徴とするものである。
In order to achieve such an object, the frequency dividing circuit device of the present invention includes a DC/DC converter circuit including a switching element, a smoothing circuit section, a comparator, and a reference voltage circuit section, and a terminal load DC'':Ii pressure feedback. Sok, .1-
JJ: The output terminal of the semi-electric circuit is connected to the reference input terminal of the comparator, and the non-stable multi-vibrator circuit is connected to the non-stable multi-vibrator circuit. The oscillation output of the circuit is connected to the comparison input terminal of the comparator, and the output terminal of the comparator is connected to the control terminal of the switching element. The present invention is characterized in that it is configured to generate a constant voltage DC output, and is configured to obtain a frequency-divided output of the oscillation output of the astable multivibrator circuit from the free force terminal of the switching element.

〔作   用〕[For production]

本発明は上記構成により、DC/DCコンバータ回路を
非安定マルチバイブレータ同路により駆動するものとな
る。すなわち、DC/DCコンバータ回路は出力電圧を
一定にしようとする機能を灯しているので、DC/DC
コンバータ回路の入力電正をFげていくと、スイッチン
グ素子は非安定マルチバイプレー夕回路に同期していた
のでは出力電圧を維持し得なくなることになる。したが
って、実際にはスイッチング素子は十分な電流出力を維
持するため、非安定マルチバイプレー夕回路の全てのパ
ルスについて必ずしも同期しなくなり、その結果、スイ
ッチング素子の動作は非安定マルチバイブレータ回路の
発振パルスを1/nに分周するようになる。
With the above configuration, the present invention drives the DC/DC converter circuit using an unstable multivibrator. In other words, since the DC/DC converter circuit has a function of keeping the output voltage constant, the DC/DC
When the input voltage of the converter circuit is increased, the switching element cannot maintain the output voltage if it is synchronized with the unstable multi-by-layer circuit. Therefore, in reality, in order to maintain sufficient current output, the switching element does not necessarily synchronize all the pulses of the astable multivibrator circuit, and as a result, the operation of the switching element does not necessarily synchronize the oscillation pulses of the astable multivibrator circuit. The frequency is divided into 1/n.

〔実 施 例〕〔Example〕

以下、本発明の実施例を第1図に基づき詳細に説明する
。第1図に示したこの実施例に係る分周回路装置は、D
C/DCコンバータ回路(l)、フィルタ回路(2)お
よび非安定マルチバイブレータ回路(3)により構成さ
れている。これらの回路(i)〜(3)において、(C
I)〜(C9)はコンデンサ, (R1)〜(R9)は
抵抗、(Ql)(Q2)はトランジスタ、(D)はダイ
オード、(T)はトランスである。
Hereinafter, embodiments of the present invention will be described in detail based on FIG. The frequency dividing circuit device according to this embodiment shown in FIG.
It is composed of a C/DC converter circuit (l), a filter circuit (2), and an unstable multivibrator circuit (3). In these circuits (i) to (3), (C
I) to (C9) are capacitors, (R1) to (R9) are resistors, (Ql) and (Q2) are transistors, (D) is a diode, and (T) is a transformer.

DC/DCコンバータ回路(1)はスイッチング素子と
してのスイッチングトランジスタ(4)と、ダイオード
(D)、}ランス(T)およびコンデンサ(C4)より
なる平滑回路部(5)と、コンバレータ(G)と、基準
電圧回路部としての定電圧素子(7)とを具備し、また
、非安定マルチバイブレータ回路(3)は一対のトラン
ジスタ(Ql)(Q2)、抵抗(R5)〜(R8)およ
びコンデンサ(08)((.J)により構成されており
、定電圧素子(7)の出力端子をコンパレータ(B)の
基準入力端子に接続し、非安定マルチバイブレータ回路
(3)の発振出力をコンバレータ(G)の比較入力端子
に接続すると共に、コンパレータ(6)の出力端子をス
イッチングトランジスタ(4)の制御端子に接続し、ス
イッチングトランジスタ(4)のDCIE圧入力がスイ
ッチング作用を受けて平滑回路部(5)を介して終端負
荷(10)に定電圧DC出力を発生するように構成され
ている。
The DC/DC converter circuit (1) includes a switching transistor (4) as a switching element, a smoothing circuit section (5) consisting of a diode (D), a lance (T), and a capacitor (C4), and a converter (G). , a constant voltage element (7) as a reference voltage circuit section, and the unstable multivibrator circuit (3) includes a pair of transistors (Ql) (Q2), resistors (R5) to (R8), and a capacitor ( 08) ((.J), the output terminal of the constant voltage element (7) is connected to the reference input terminal of the comparator (B), and the oscillation output of the unstable multivibrator circuit (3) is connected to the comparator (G). ), and the output terminal of the comparator (6) is connected to the control terminal of the switching transistor (4), so that the DCIE pressure input of the switching transistor (4) receives the switching action and the smoothing circuit section (5 ) is configured to generate a constant voltage DC output to the terminating load (10).

そして、DC/DCコンバータ回路(1)はDC入力端
子(8)の5,5V−9Vの入力電圧に対し、DC出力
端子(9)に5Vの一定出力が得られるように設計され
ている。但し、スイッチングトランジスタ(4)のスイ
ッチング周波数は20ktlz以下から100kFlz
まで変化するように設定してある。
The DC/DC converter circuit (1) is designed so that a constant output of 5V can be obtained at the DC output terminal (9) in response to an input voltage of 5.5V to 9V at the DC input terminal (8). However, the switching frequency of the switching transistor (4) is from 20 ktlz or less to 100 kFlz.
It is set to change up to.

また、非安定マルチバイブレーク回路(3)は終端負荷
(10)のDC電圧のフィードバックと定電圧素子(7
)の出力電圧2.5vを電源として動作するようにして
、80kHzの周波数のパルス出力を得ており、このパ
ルス出力をフィルタ回路(2)を介してコンパレータ(
6)に加えることによりスイノチングトランジスタ(4
)を80kHzで駆動するように構成してある。
In addition, the unstable multi-by-break circuit (3) provides feedback of the DC voltage of the terminal load (10) and the constant voltage element (7).
) is operated using the output voltage of 2.5V as a power source to obtain a pulse output with a frequency of 80kHz, and this pulse output is passed through a filter circuit (2) to a comparator (
By adding to 6), a switching transistor (4
) is configured to be driven at 80kHz.

このように構成することにより、DC入力端子(8)の
入力電圧を下げていくと、スイッチングトランジスタ(
4)は非安定マルチバイブレータ回路(3)に同期して
いたのでは出力電圧を維持し得なくなることになる。し
たがって、実際にはスイッチングトランジスタ(4)は
1一分な電流出力を維持するため、非安定マルチバイブ
レータ回路(3)の全テノパルスについて必ずしも同期
しなくなり、その結果、スイッチングトランジスタ(4
)の動作は非安定マルチバイブレータ回路(3)の発振
パルスをI/nに分周するようになる。
With this configuration, when the input voltage of the DC input terminal (8) is lowered, the switching transistor (
If 4) is synchronized with the unstable multivibrator circuit (3), it will not be possible to maintain the output voltage. Therefore, in reality, since the switching transistor (4) maintains a constant current output, all tenopulses of the astable multivibrator circuit (3) are not necessarily synchronized, and as a result, the switching transistor (4) maintains a constant current output.
) operates to divide the oscillation pulse of the unstable multivibrator circuit (3) into I/n.

第t表にこの分周動作を示す。Table t shows this frequency division operation.

第1表 スイソチングトランジスタ(4)が」二記のように動作
するのは、スイッチングトランジスタ(4)の電流遮断
時間が一定(1μs)であり、かつ、終端負荷(10)
が一定であるため,DC入力電圧が5.668v未満に
なると、スイッチングトランジスタ(4)が電流遮断回
数を減らして、終端負荷(10)に流れる電流を一定に
するように動作するためである。
The reason why the switching transistor (4) in Table 1 operates as shown in item 2 is that the current cutoff time of the switching transistor (4) is constant (1 μs), and the terminating load (10)
is constant, so when the DC input voltage becomes less than 5.668V, the switching transistor (4) operates to reduce the number of current interruptions and keep the current flowing to the terminal load (10) constant.

したがって、第1表に示した飛びとびの電圧値において
、rIII分周のスイッチング動作が行われ、出力端子
(I1)からはf/n分周の負のパルス信号が得られる
ものである。同時に出力端子《9)には5vの一定電圧
が得られる。
Therefore, at the discrete voltage values shown in Table 1, a switching operation of rIII frequency division is performed, and a negative pulse signal of f/n frequency division is obtained from the output terminal (I1). At the same time, a constant voltage of 5V is obtained at the output terminal (9).

なお、フィルタ回路(2)は省略しても分周動作を行わ
せることができるが、実際には、入力電圧の微小変化に
対する出力端子(INの分周パルスの安定度を増大させ
るので,装置中に介装することが好ましい。
Incidentally, even if the filter circuit (2) is omitted, the frequency division operation can be performed, but in reality, the stability of the frequency division pulse of the output terminal (IN) against minute changes in the input voltage is increased. It is preferable to insert it inside.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明の分周回路装置によるときは
、高精度な同期信号発生器を必要とするコトナく、また
、非安定マルチバイプレー夕向路の設計は発振周波数の
みを考慮して設計すれば済み、しかも精密な直流電源が
あれば電圧値を変えるだけで、分周値nを整数で自由に
設定でき、回路設計上並びに機器構成上、極めて利用価
値の高い分周回路装置を提供できるという優れた効果を
発揮するものとなった。
As explained above, when using the frequency dividing circuit device of the present invention, a highly accurate synchronous signal generator is not required, and the design of the unstable multi-by-play evening path is designed considering only the oscillation frequency. Moreover, if you have a precise DC power supply, you can freely set the division value n as an integer simply by changing the voltage value, providing a frequency division circuit device that is extremely useful in terms of circuit design and equipment configuration. It has shown excellent results.

【図面の簡単な説明】[Brief explanation of drawings]

第l図は本発明の分周回路装置を示す回路図、第2図は
従来例の分周回路装置を示す回路図である。 (1)・・・DC/DCコンバータ回路、(3)・・・
非安定マルチバイブレータ回路、(4)・・・スイッチ
ング素子、(5)・・・平滑回路部、(6)・・・コン
バレー夕、(7)・・・基準電圧回路部、(IO)・・
・終端負荷、(11)・・・スイッチング素子の出力端
子。 第7図 一4 17 tカ瑞午 第2図
FIG. 1 is a circuit diagram showing a frequency dividing circuit device of the present invention, and FIG. 2 is a circuit diagram showing a conventional frequency dividing circuit device. (1)...DC/DC converter circuit, (3)...
Unstable multivibrator circuit, (4)... switching element, (5)... smoothing circuit section, (6)... comparator, (7)... reference voltage circuit section, (IO)...
・Terminal load, (11)... Output terminal of switching element. Figure 7-14 17 Tka Zuigo Figure 2

Claims (1)

【特許請求の範囲】[Claims] (1)スイッチング素子、平滑回路部、コンパレータお
よび基準電圧回路部を備えたDC/DCコンバータ回路
と、終端負荷のDC電圧のフィードバックと基準電圧で
動作する非安定マルチバイブレータ回路とを備え、基準
電圧回路部の出力端子をコンパレータの基準入力端子に
接続し、非安定マルチバイブレータ回路の発振出力をコ
ンパレータの比較入力端子に接続すると共に、コンパレ
ータの出力端子をスイッチング素子の制御端子に接続し
、スイッチング素子のDC電圧入力がスイッチング作用
を受けて平滑回路部を介して終端負荷に定電圧DC出力
を発生するように構成され、かつ、非安定マルチバイブ
レータ回路の発振出力の分周出力をスイッチング素子の
出力端子から得るように構成したことを特徴とする分周
回路装置。
(1) A DC/DC converter circuit equipped with a switching element, a smoothing circuit section, a comparator, and a reference voltage circuit section, and an unstable multivibrator circuit that operates based on the feedback of the DC voltage of the terminal load and the reference voltage. The output terminal of the circuit section is connected to the reference input terminal of the comparator, the oscillation output of the astable multivibrator circuit is connected to the comparison input terminal of the comparator, and the output terminal of the comparator is connected to the control terminal of the switching element. The DC voltage input is configured to receive a switching action and generate a constant voltage DC output to the terminal load via the smoothing circuit section, and the divided output of the oscillation output of the astable multivibrator circuit is used as the output of the switching element. A frequency dividing circuit device characterized in that the frequency is obtained from a terminal.
JP1192991A 1989-07-25 1989-07-25 Frequency division circuit device Pending JPH0357320A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1192991A JPH0357320A (en) 1989-07-25 1989-07-25 Frequency division circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1192991A JPH0357320A (en) 1989-07-25 1989-07-25 Frequency division circuit device

Publications (1)

Publication Number Publication Date
JPH0357320A true JPH0357320A (en) 1991-03-12

Family

ID=16300409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1192991A Pending JPH0357320A (en) 1989-07-25 1989-07-25 Frequency division circuit device

Country Status (1)

Country Link
JP (1) JPH0357320A (en)

Similar Documents

Publication Publication Date Title
TW202029640A (en) Frequency doubling apparatus and method thereof
US4207539A (en) Frequency synthesizer
JPH0357320A (en) Frequency division circuit device
US4114075A (en) Rotation control system
US4232305A (en) System for controlling an electronic warning device
US3626686A (en) Crystal controlled electric clock
JPH0373234B2 (en)
JPS6187416A (en) delay device
JPH01128621A (en) Charge pump circuit
CN114499511B (en) Jitter signal injection device, system and method suitable for code pattern generator
JPS604043U (en) phase control circuit
KR880002862Y1 (en) Synchronous Frequency Multiplier in Digital Clocks
JPS5834591U (en) Control device for inverter equipment
JPH03242017A (en) High speed stabilized voltage controlled oscillation circuit
JP2510255Y2 (en) Oscillation frequency setting circuit of voltage controlled oscillator
KR870001262Y1 (en) Synchronous signal generation circuit
JPS58215927A (en) Power source
KR930009700A (en) Pulse and Duty Variable Control Device of Laser Processing Machine
JPS5821926A (en) Interface circuit
JPS59127425A (en) Phase-locked circuit
JPS63287214A (en) Phase locked loop circuit
JPH0356227U (en)
JPS58121856A (en) Fs modulator
JPS59177241U (en) phase comparator
JPS6058714A (en) Voltage controlled oscillator