JPH0357322A - Ｐｌｌ立ち上がり時間改善回路 - Google Patents
Ｐｌｌ立ち上がり時間改善回路Info
- Publication number
- JPH0357322A JPH0357322A JP1193595A JP19359589A JPH0357322A JP H0357322 A JPH0357322 A JP H0357322A JP 1193595 A JP1193595 A JP 1193595A JP 19359589 A JP19359589 A JP 19359589A JP H0357322 A JPH0357322 A JP H0357322A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control voltage
- control
- pseudo
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＰＬＬ回路の立ち上がり時間の改善に関し、安定時の制
御電圧の大小にかかわらず立ち上がり時間の改善が図れ
る回路の提供を目的とし、基準信号発生器と、位相比較
器と、抵抗ＲおよびコンデンサＣよりなる低域フィルタ
と、電圧制御発振器と、分周器とを有するＰＬＬ回路に
おいて、所望の疑似制ｍｔ圧を出力しかつ低出力インピ
ーダンス特性の疑似制御電圧発生手段と、立ち上がりの
際に制御信号を出力する開閉制御手段と、該開閉制御手
段からの制御信号があった場合、前記該疑似制御電圧を
前記低域フィルタに加えて前記コンデンサＣに一定時間
チャージする開閉手段と、を設けて立ち上がり時間の改
善を図るように構戒する． 〔産業上の利用分野〕 本発明は、ＰＬＬ回路の立ち上がり時間の改善に関する
。
御電圧の大小にかかわらず立ち上がり時間の改善が図れ
る回路の提供を目的とし、基準信号発生器と、位相比較
器と、抵抗ＲおよびコンデンサＣよりなる低域フィルタ
と、電圧制御発振器と、分周器とを有するＰＬＬ回路に
おいて、所望の疑似制ｍｔ圧を出力しかつ低出力インピ
ーダンス特性の疑似制御電圧発生手段と、立ち上がりの
際に制御信号を出力する開閉制御手段と、該開閉制御手
段からの制御信号があった場合、前記該疑似制御電圧を
前記低域フィルタに加えて前記コンデンサＣに一定時間
チャージする開閉手段と、を設けて立ち上がり時間の改
善を図るように構戒する． 〔産業上の利用分野〕 本発明は、ＰＬＬ回路の立ち上がり時間の改善に関する
。
第４図は従来例の回路構或を示す図であり、いわゆるフ
エーズロックドループ回路（以下ＰＬＬ回路と称す）を
示す図である。図中、１は基準周波数ｆ，の信号を送出
する基準信号発生器、２は前記基準周波数ｆｌと比較周
波数ｆ２との位相比較を行い、両周波数の差に比例した
制御電圧を出力する位相比較器である．また３は低域フ
ィルタであり、抵抗ＲｌおよびダイオードＤｉの並列接
続の回路とコンデンサＣ１を逆Ｌ型に接続した構成の回
路であって、主として直流電圧を通過させるものである
。なお４は前記低域フィルタ３の出力の制御電圧を入力
し、周波数ｒｏの出力を送出する定電圧制御発振器、５
は定電圧制御発振器４の周波数ｆＯの出力を分周し得ら
れた周波数ｆ２の比較信号を出力する分周器である。以
下、先ずＰＬＬ回路について説明する． 基準信号発生器１は、例えばｆｌ ＝１２．８Ｍ｝ｌｚ
の基準周波数の出力を位相比較器２に出力している．ま
た一方位相比較器２には、定電圧ｉ＃Ｉ御発振器４の出
力周波数ｆＯ（＝８００〜９００ ＭＩＩｚ）を帰還し
、分周器５にて例えば１２８分周した周波数ｒ２の出力
が加わっている。なおこの位相比較器２に加えられる二
つの周波数ｆｌ，ｆ２の差の誤差周波数Δｆの間には次
の関係がある。
エーズロックドループ回路（以下ＰＬＬ回路と称す）を
示す図である。図中、１は基準周波数ｆ，の信号を送出
する基準信号発生器、２は前記基準周波数ｆｌと比較周
波数ｆ２との位相比較を行い、両周波数の差に比例した
制御電圧を出力する位相比較器である．また３は低域フ
ィルタであり、抵抗ＲｌおよびダイオードＤｉの並列接
続の回路とコンデンサＣ１を逆Ｌ型に接続した構成の回
路であって、主として直流電圧を通過させるものである
。なお４は前記低域フィルタ３の出力の制御電圧を入力
し、周波数ｒｏの出力を送出する定電圧制御発振器、５
は定電圧制御発振器４の周波数ｆＯの出力を分周し得ら
れた周波数ｆ２の比較信号を出力する分周器である。以
下、先ずＰＬＬ回路について説明する． 基準信号発生器１は、例えばｆｌ ＝１２．８Ｍ｝ｌｚ
の基準周波数の出力を位相比較器２に出力している．ま
た一方位相比較器２には、定電圧ｉ＃Ｉ御発振器４の出
力周波数ｆＯ（＝８００〜９００ ＭＩＩｚ）を帰還し
、分周器５にて例えば１２８分周した周波数ｒ２の出力
が加わっている。なおこの位相比較器２に加えられる二
つの周波数ｆｌ，ｆ２の差の誤差周波数Δｆの間には次
の関係がある。
Δｒ＝ｒ１ −ｒ２ ＝Δｆｓ＝一定
Ｖｓ＝ｋΔｆｓ
ただし、
ΔＩｓは一定誤差周波数
Ｖｓは制御電圧■の基準値
ｋは比例係数
この二つの周波数１１，ｆ２の差がΔｆｓの場合、定電
圧制御発振器４は基準制御電圧Ｖｓに制御されて安定し
た動作状態となる。すなわち、位相比較器２から一定誤
差周波数Δｆｓに比例した基準制御電圧Ｖｓを出力して
定電圧制御発振器４に加えられ、定電圧制御発振器４か
らは［０ ＝８００〜９００ ＭＨｚの一定周波数の出
力を送出する。
圧制御発振器４は基準制御電圧Ｖｓに制御されて安定し
た動作状態となる。すなわち、位相比較器２から一定誤
差周波数Δｆｓに比例した基準制御電圧Ｖｓを出力して
定電圧制御発振器４に加えられ、定電圧制御発振器４か
らは［０ ＝８００〜９００ ＭＨｚの一定周波数の出
力を送出する。
なおＰＬＬ回路の状態が変動して、定電圧制御発振器４
の出力周波数１０が増加してｆｌ＜［２の関係になった
場合、位相比較器２の誤差周波数Δｆ （ｆｌ−ｆ２
．）は負となりかつ制ｍ電圧ＶもΔｆに比例して減少し
、低域フィルタ３からの制？ＩＩ電圧ＶはＶｓ−Δ■に
減少して定電圧制御発振器４に加えられる．この結果、
定電圧制御発振器４の出力は、基準周波数ｆｏからは負
極性の誤差電圧（一ΔＶ）に比例して周波数を下降する
．この結果、分周器５の出力周波数ｒ２もｆｏに比例し
下降してΔｆ−０となり、ＰＬＬ回路は安定状態のΔｆ
−０の状態に入る．また逆にｒ１＞ｒ２となった場合に
は、正の誤差電圧（＋ΔＶ）が出力して周波数『２を上
昇させてΔｆ−０の安定状態に入る． なお低域フィルタ３は、高周波成分やノイズ或分を遮断
して制御電圧の中の直流或分のみを通過させる特性のフ
ィルタであるが、直流或分のみをｉ１ずようにするため
にはコンデンサＣＩが所望の大きさであることが望まし
い．しかし低域フィルタ３の出力側にはコンデンサＣ１
が接続されており、起動時にはコンデンサＣＩが充電し
て始めて定電圧制御発振器４の制御の可能な低域フィル
タ３となるため、コンデンサＣ１を大にすることは低域
フィルタ３の起動時の立ち上がり時間を大にし、起動特
性を悪くすることになる。
の出力周波数１０が増加してｆｌ＜［２の関係になった
場合、位相比較器２の誤差周波数Δｆ （ｆｌ−ｆ２
．）は負となりかつ制ｍ電圧ＶもΔｆに比例して減少し
、低域フィルタ３からの制？ＩＩ電圧ＶはＶｓ−Δ■に
減少して定電圧制御発振器４に加えられる．この結果、
定電圧制御発振器４の出力は、基準周波数ｆｏからは負
極性の誤差電圧（一ΔＶ）に比例して周波数を下降する
．この結果、分周器５の出力周波数ｒ２もｆｏに比例し
下降してΔｆ−０となり、ＰＬＬ回路は安定状態のΔｆ
−０の状態に入る．また逆にｒ１＞ｒ２となった場合に
は、正の誤差電圧（＋ΔＶ）が出力して周波数『２を上
昇させてΔｆ−０の安定状態に入る． なお低域フィルタ３は、高周波成分やノイズ或分を遮断
して制御電圧の中の直流或分のみを通過させる特性のフ
ィルタであるが、直流或分のみをｉ１ずようにするため
にはコンデンサＣＩが所望の大きさであることが望まし
い．しかし低域フィルタ３の出力側にはコンデンサＣ１
が接続されており、起動時にはコンデンサＣＩが充電し
て始めて定電圧制御発振器４の制御の可能な低域フィル
タ３となるため、コンデンサＣ１を大にすることは低域
フィルタ３の起動時の立ち上がり時間を大にし、起動特
性を悪くすることになる。
この低域フィルタ３の起動時の立ち上がり時間の改善の
ため第４図に示すように、低域フィルタ３の抵抗Ｒ１に
並列にダイオードＤ１を接続した構戒とし、かつダイオ
ードＤＩの両端電圧が０．６〜０．７ ｍを越えた場合
に、抵抗ＲｌをバイパスショートしてコンデンサＣＩを
充電することにより立ち上がり時間の改善を図っている
。即ち、第５図の従来例の回路の立ち上がり特性を示す
図において、破線曲線がダイオードＤＩが無い場合の立
ち上がり特性であって、このときの立ち上がり安定時間
はＴｏで与えられる。また実線曲線がダイオードＤＩの
ある場合の立ち上がり特性であって、このときの立ち上
がり時間はＴ１で与えれる。
ため第４図に示すように、低域フィルタ３の抵抗Ｒ１に
並列にダイオードＤ１を接続した構戒とし、かつダイオ
ードＤＩの両端電圧が０．６〜０．７ ｍを越えた場合
に、抵抗ＲｌをバイパスショートしてコンデンサＣＩを
充電することにより立ち上がり時間の改善を図っている
。即ち、第５図の従来例の回路の立ち上がり特性を示す
図において、破線曲線がダイオードＤＩが無い場合の立
ち上がり特性であって、このときの立ち上がり安定時間
はＴｏで与えられる。また実線曲線がダイオードＤＩの
ある場合の立ち上がり特性であって、このときの立ち上
がり時間はＴ１で与えれる。
この二つの立ち上がり時間の間には、ダイオードＤ１の
両端に印加した制御電圧Ｖｓが０．６〜０．７（ν）を
越えた際にダイオードＤｉのオン区間の効果により、常
にＴＩ＜Ｔｏの関係がある。一方制′ａ電圧Ｖｓが０．
６〜０．７ｍ以下の場合は改善効果は無くなってしまう
。
両端に印加した制御電圧Ｖｓが０．６〜０．７（ν）を
越えた際にダイオードＤｉのオン区間の効果により、常
にＴＩ＜Ｔｏの関係がある。一方制′ａ電圧Ｖｓが０．
６〜０．７ｍ以下の場合は改善効果は無くなってしまう
。
従って、立ち上がり時間の改善ができるのは、立ち上が
り時間改善のために挿入したダイオードに印加される制
御電圧が０．６〜０．７ＣＶ）を越えた時であり、安定
時の制御電圧が低くなるとその効果が低減するという問
題がある。
り時間改善のために挿入したダイオードに印加される制
御電圧が０．６〜０．７ＣＶ）を越えた時であり、安定
時の制御電圧が低くなるとその効果が低減するという問
題がある。
本発明は、安定時の制御電圧の大小にかかわらず立ち上
がり時間の改善が図れる回路の提供を目的とする。
がり時間の改善が図れる回路の提供を目的とする。
本発明では第１図に示すように、基準信号発生器１と、
位相比較器２と、抵抗ＲおよびコンデンサＣよりなる低
域フィルタ３と、定電圧制御発振Ｂ４と、分周器５とを
有するＰＬＬ，回路において、所望の疑似制御電圧を出
力しかつ低出力インピーダンス特性の疑似制御電圧発生
手段６と、立ち上がりの際に制御信号を出力する開閉制
御手段７と、該開閉制御手段７からの制御信号があった
場合、前記該疑似制御電圧を低域フィルタ３に加えて前
記コンデンサＣに一定時間チャージする開閉手段８とを
設けるように構成する。
位相比較器２と、抵抗ＲおよびコンデンサＣよりなる低
域フィルタ３と、定電圧制御発振Ｂ４と、分周器５とを
有するＰＬＬ，回路において、所望の疑似制御電圧を出
力しかつ低出力インピーダンス特性の疑似制御電圧発生
手段６と、立ち上がりの際に制御信号を出力する開閉制
御手段７と、該開閉制御手段７からの制御信号があった
場合、前記該疑似制御電圧を低域フィルタ３に加えて前
記コンデンサＣに一定時間チャージする開閉手段８とを
設けるように構成する。
本発明では第１図に示すように、基準信号発生器ｌと位
相比較器２と低域フィルタ３と定電圧制御発振器４と分
周器５を備えたＰＬＬ回路において、疑似制御電圧発生
手段６にて疑似制御電圧を生成して開閉手段８に加え、
更に開閉制御手段７からの出力にて前記開閉手段８の開
閉制御を行うことにより前記疑似制御電圧発生手段６に
て発生した疑似電圧を低域フィルタ３に加えるようにし
ている。
相比較器２と低域フィルタ３と定電圧制御発振器４と分
周器５を備えたＰＬＬ回路において、疑似制御電圧発生
手段６にて疑似制御電圧を生成して開閉手段８に加え、
更に開閉制御手段７からの出力にて前記開閉手段８の開
閉制御を行うことにより前記疑似制御電圧発生手段６に
て発生した疑似電圧を低域フィルタ３に加えるようにし
ている。
従って、開閉千段８と擬似制御電圧発生手段との抵抗値
の和を低域フィルタ３の抵抗Ｒよりも小さく選定するこ
とにより、立ち上がり時に低域フイルタ３の時定数より
小さい時定数でコンデンサＣに任意の疑似制御電圧を一
定時間チャージさせることが可能となり、立ち上がり時
間を改善したＰＬＬ回路が実現できる。
の和を低域フィルタ３の抵抗Ｒよりも小さく選定するこ
とにより、立ち上がり時に低域フイルタ３の時定数より
小さい時定数でコンデンサＣに任意の疑似制御電圧を一
定時間チャージさせることが可能となり、立ち上がり時
間を改善したＰＬＬ回路が実現できる。
第２図は本発明の回路構或の一例を示す図である。図中
、１〜５は第４図に示した従来回路と同一構成のＰＬＬ
回路であり、基準信号発生器ｌの出力周波数ｆｌと分周
器５の比較周波数ｆ２の差を一定に制御するために位相
比較器２を設け、位相比較器２において生成した制御電
圧を低域フィルタ３を通して直流の制ｆＩｌ電圧にし、
該制御電圧を定電圧制御発振器４に加えて一定周波数ｆ
Ｏを得る回路である。
、１〜５は第４図に示した従来回路と同一構成のＰＬＬ
回路であり、基準信号発生器ｌの出力周波数ｆｌと分周
器５の比較周波数ｆ２の差を一定に制御するために位相
比較器２を設け、位相比較器２において生成した制御電
圧を低域フィルタ３を通して直流の制ｆＩｌ電圧にし、
該制御電圧を定電圧制御発振器４に加えて一定周波数ｆ
Ｏを得る回路である。
本発明では第２図に示すように、開閉制御手段としてゲ
ート信号を発生するワンショットマルチバイブレーク７
と、開閉手段としてのアナログ動作のスイッチ８と、疑
似電圧発生手段として線形増幅器９と直流電圧Ｖｄｄを
分圧する抵抗Ｒ２，抵抗Ｒ３とからなる回路とを設けて
いる。また第３図は本発明の回路における立ち上がり特
性を示す図であり、以下第２図と第３図を用いて発明の
部分を説明する． 直流電圧Ｖｄｄは抵抗Ｒ２と抵抗Ｒ３にて分圧されてＶ
ｄｄｘＲ３ ／Ｒ２ ＋Ｒ３の疑似制御電圧を発生し、
該擬似制ｍ電圧を線形増幅器９に入力する．該線型増幅
器９は、出力インピーダンスの小さいオペアンプであり
、入力した制御電圧と同一レベルの制御電圧を出力して
スイッチ８に加えている．いま例えば回路に電源が投入
されて起動した際、第３図（Ａ）に示すように例えば電
源投入のタイミングで「高」となる立ち上がり信号がワ
ンショソトマルチバイブレーク７に人力した際、第３図
（Ｃ）に示すように低域フィルタ３の立ち上がりの安定
時間Ｔ２の約９０％のに対応したスイッチオン区間ｔの
間だけを「高」にした第３図（Ｂ）の制御信号をワンシ
ョットマルチバイブレーク７からスイッチ８に出力し、
スイッチ８をオンにする。従って線形増幅器９から出力
した疑似制御電圧は、スイッチ８を介して低域フィルタ
３のコンデンサＣＩを低出力インピーダンスにての充電
を行い、低域フィルタ３の立ち上がりを早める改善をす
る。なおスイッチ８のインピーダンスをＲ ｓｗ，線形
増幅器９の出力インピーダンスをＲｏｐ、低域フィルタ
３の直列抵抗をＲ１とするときは、スイノチ８のオン区
間の時定数は（Ｒｓｗ＋ Ｒｏｐ） ｘ Ｃｌとなり、
また低域フィルタ３の立ち上がり時間の改善するために
、Ｒｌ ＞Ｒｓｗ＋Ｒｏｐとすれば所望の立ち上がり特
性の改善が得られる。
ート信号を発生するワンショットマルチバイブレーク７
と、開閉手段としてのアナログ動作のスイッチ８と、疑
似電圧発生手段として線形増幅器９と直流電圧Ｖｄｄを
分圧する抵抗Ｒ２，抵抗Ｒ３とからなる回路とを設けて
いる。また第３図は本発明の回路における立ち上がり特
性を示す図であり、以下第２図と第３図を用いて発明の
部分を説明する． 直流電圧Ｖｄｄは抵抗Ｒ２と抵抗Ｒ３にて分圧されてＶ
ｄｄｘＲ３ ／Ｒ２ ＋Ｒ３の疑似制御電圧を発生し、
該擬似制ｍ電圧を線形増幅器９に入力する．該線型増幅
器９は、出力インピーダンスの小さいオペアンプであり
、入力した制御電圧と同一レベルの制御電圧を出力して
スイッチ８に加えている．いま例えば回路に電源が投入
されて起動した際、第３図（Ａ）に示すように例えば電
源投入のタイミングで「高」となる立ち上がり信号がワ
ンショソトマルチバイブレーク７に人力した際、第３図
（Ｃ）に示すように低域フィルタ３の立ち上がりの安定
時間Ｔ２の約９０％のに対応したスイッチオン区間ｔの
間だけを「高」にした第３図（Ｂ）の制御信号をワンシ
ョットマルチバイブレーク７からスイッチ８に出力し、
スイッチ８をオンにする。従って線形増幅器９から出力
した疑似制御電圧は、スイッチ８を介して低域フィルタ
３のコンデンサＣＩを低出力インピーダンスにての充電
を行い、低域フィルタ３の立ち上がりを早める改善をす
る。なおスイッチ８のインピーダンスをＲ ｓｗ，線形
増幅器９の出力インピーダンスをＲｏｐ、低域フィルタ
３の直列抵抗をＲ１とするときは、スイノチ８のオン区
間の時定数は（Ｒｓｗ＋ Ｒｏｐ） ｘ Ｃｌとなり、
また低域フィルタ３の立ち上がり時間の改善するために
、Ｒｌ ＞Ｒｓｗ＋Ｒｏｐとすれば所望の立ち上がり特
性の改善が得られる。
以上の説明から明らかなように、本発明によれば制御電
圧の大小にかかわらず立ち上がり時間の改善を行うこと
ができ、低域フィルタの初期待性の改善に効果がある。
圧の大小にかかわらず立ち上がり時間の改善を行うこと
ができ、低域フィルタの初期待性の改善に効果がある。
第１図は本発明の原理構戒を示す回路図、第２図は本発
明の回路構戒の一例を示す図、第３図は本発明の回路に
おける立ち上がり特性を示す図、 第４図は従来例の回路構或を示す図、 第５図は従来例の回路の立ち上がり特性を示す図、 である。 図において、 １は基準信号発生器、 ２は位相比較器、 ３は低域フィルタ、 ４は定電圧制御発振器、 ５は分周器、 ６は疑似制御電圧発生手段、 ７は開閉手段（ワンショントマルチバイブレーク）、 ８は開閉制御手段（スイフチ）、 を示す。 本発明の原理構或を示す回路図 第 ｌ 回 本発明の回路構威の一例を示す図 第 ２ 図 本発明の回路における立ち上がり特性を示す図第 ３ 図 従来例の回路構威を示す図 第 ４ 図
明の回路構戒の一例を示す図、第３図は本発明の回路に
おける立ち上がり特性を示す図、 第４図は従来例の回路構或を示す図、 第５図は従来例の回路の立ち上がり特性を示す図、 である。 図において、 １は基準信号発生器、 ２は位相比較器、 ３は低域フィルタ、 ４は定電圧制御発振器、 ５は分周器、 ６は疑似制御電圧発生手段、 ７は開閉手段（ワンショントマルチバイブレーク）、 ８は開閉制御手段（スイフチ）、 を示す。 本発明の原理構或を示す回路図 第 ｌ 回 本発明の回路構威の一例を示す図 第 ２ 図 本発明の回路における立ち上がり特性を示す図第 ３ 図 従来例の回路構威を示す図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 基準信号発生器（１）と、位相比較器（２）と、抵抗Ｒ
およびコンデンサＣよりなる低域フィルタ（３）と、電
圧制御発振器（４）と、分周器（５）とを有するＰＬＬ
回路において、 所望の疑似制御電圧を出力しかつ低出力インピーダンス
特性の疑似制御電圧発生手段（６）と、立ち上がりの際
に制御信号を出力する開閉制御手段（７）と、 該開閉制御手段（７）からの制御信号があった場合、前
記該疑似制御電圧を前記低域フィルタ（３）に加えて前
記コンデンサＣに一定時間チャージする開閉手段（８）
と、 を設けて立ち上がり時間の改善を図ったことを特徴とす
るＰＬＬ立ち上がり時間改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193595A JPH0357322A (ja) | 1989-07-25 | 1989-07-25 | Ｐｌｌ立ち上がり時間改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193595A JPH0357322A (ja) | 1989-07-25 | 1989-07-25 | Ｐｌｌ立ち上がり時間改善回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357322A true JPH0357322A (ja) | 1991-03-12 |
Family
ID=16310572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1193595A Pending JPH0357322A (ja) | 1989-07-25 | 1989-07-25 | Ｐｌｌ立ち上がり時間改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357322A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136693A (ja) * | 1991-11-15 | 1993-06-01 | Sanyo Electric Co Ltd | 位相ロツクループ |
-
1989
- 1989-07-25 JP JP1193595A patent/JPH0357322A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136693A (ja) * | 1991-11-15 | 1993-06-01 | Sanyo Electric Co Ltd | 位相ロツクループ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581398B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| EP0881774A3 (en) | Phase locked loop using a Schmitt trigger block | |
| TW200919975A (en) | Voltage-controlled oscillator circuit and phase locked loop circuit using the same | |
| TW201435357A (zh) | 電壓與溫度補償的頻率轉換器 | |
| US6466096B1 (en) | Tunable oscillator with leakage compensation | |
| JPH10501671A (ja) | 位相固定ループのループフィルタ | |
| US5440274A (en) | Phase detector circuit and PLL circuit equipped therewith | |
| PH26533A (en) | Phase detector | |
| MY113396A (en) | Fast acting control system | |
| KR970072708A (ko) | Pll 회로 | |
| JPH0779159A (ja) | チャージポンプ型位相同期ループ | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| TWI343189B (en) | Loop filters and phase locked loops using the same | |
| CN113595549B (zh) | 片上系统装置、扩频时钟生成器及其方法 | |
| JPH0357322A (ja) | Ｐｌｌ立ち上がり時間改善回路 | |
| JPH05259902A (ja) | Ｐｌｌ回路 | |
| KR100370243B1 (ko) | 고속 주파수 락 제어회로를 구비하는 위상동기 루프 회로및 이의 주파수 락 시간 감소방법 | |
| WO2006101090A1 (ja) | 基準信号に基づいて信号を発生させる発振装置 | |
| US6756830B1 (en) | Charge pump for a current switch | |
| JPH03106104A (ja) | Ｆｍ変調回路の中心周波数安定化回路 | |
| CN117397169A (zh) | 传感器接口电路以及传感器模块 | |
| JPH0357307A (ja) | 回路 | |
| JP3025442B2 (ja) | マルチ入力対応自動周波数制御装置 | |
| JP3070076B2 (ja) | 位相同期発振回路 | |
| JPS63288518A (ja) | Ｐｌｌ回路 |