JPH0357307A - 回路 - Google Patents
回路Info
- Publication number
- JPH0357307A JPH0357307A JP2174634A JP17463490A JPH0357307A JP H0357307 A JPH0357307 A JP H0357307A JP 2174634 A JP2174634 A JP 2174634A JP 17463490 A JP17463490 A JP 17463490A JP H0357307 A JPH0357307 A JP H0357307A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- capacitor
- determining element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は周波数決定素子と、クロック信号を発生するク
ロック発生器と、該クロツク発生器に結合され前記周波
数決定素子の大きさの関数である制御信号を発生しこの
信号を前記周波数決定素子に供給する制御回路とを具え
た回路に関するものである。
ロック発生器と、該クロツク発生器に結合され前記周波
数決定素子の大きさの関数である制御信号を発生しこの
信号を前記周波数決定素子に供給する制御回路とを具え
た回路に関するものである。
このような回路はフランス国特許出願（Ｆｌ？−Ａ）２
４８７６０７号に開示されている。この従来の回路では
、発振器のような周波数決定素子が制御信号によりバイ
アスされる。この制御信号に、発振器信号を入来同期信
号とほぼ同期させる位相制御ループにより発生された第
２制御信号が重畳される。回路のバイアスにほぼ一定の
クロック信号を用いるため、クロック信号は電源電圧の
変化と無関係にほぼ一定であり、発振器の周波数が制御
ループのロックインレンジのほぼ中間に位置するように
定めることができる。この目的のために、制御回路に、
制御ループ内に組み込んだ高周波数の補助発振器を含ま
せ、この補助発振器を、クロック信号とこの補助発振器
の信号を分周して得た信号との位相比較の結果としてこ
の制御ループ内に発生する制御信号を用いてほぼ一定の
周波数に制御している。この制御信号の一部分が制御回
路の出力信号である。
４８７６０７号に開示されている。この従来の回路では
、発振器のような周波数決定素子が制御信号によりバイ
アスされる。この制御信号に、発振器信号を入来同期信
号とほぼ同期させる位相制御ループにより発生された第
２制御信号が重畳される。回路のバイアスにほぼ一定の
クロック信号を用いるため、クロック信号は電源電圧の
変化と無関係にほぼ一定であり、発振器の周波数が制御
ループのロックインレンジのほぼ中間に位置するように
定めることができる。この目的のために、制御回路に、
制御ループ内に組み込んだ高周波数の補助発振器を含ま
せ、この補助発振器を、クロック信号とこの補助発振器
の信号を分周して得た信号との位相比較の結果としてこ
の制御ループ内に発生する制御信号を用いてほぼ一定の
周波数に制御している。この制御信号の一部分が制御回
路の出力信号である。
（発明が解決しようとする課題）
上述したところから明らかなように、従来の回路はかな
り複雑である。本発明の目的は従来の回路より構造が簡
単な上述したタイプの発振器回路を提供することにある
。
り複雑である。本発明の目的は従来の回路より構造が簡
単な上述したタイプの発振器回路を提供することにある
。
（課題を解決するための手段）
この目的のために、本発明は上述したタイプの回路にお
いて、前記制御回路はクロック信号を時間の関数として
一定のスロープを有する第２信号に変換する第２周波数
決定素子と、該第２信号の振幅に依存する前記制御信号
を蓄積する蓄積素子とを具えることを特徴とする。
いて、前記制御回路はクロック信号を時間の関数として
一定のスロープを有する第２信号に変換する第２周波数
決定素子と、該第２信号の振幅に依存する前記制御信号
を蓄積する蓄積素子とを具えることを特徴とする。
本発明によれば前記第２周波数決定素子は容易に実現す
ることができ、あまり臨界的でない素子で構戒すること
ができる。前記第２周波数決定素子は、制御回路及び発
振器の構戒素子のばらつきやエージング及び温度変化に
よる変動を補償するように簡単に設計することができる
。
ることができ、あまり臨界的でない素子で構戒すること
ができる。前記第２周波数決定素子は、制御回路及び発
振器の構戒素子のばらつきやエージング及び温度変化に
よる変動を補償するように簡単に設計することができる
。
図面につき本発明を詳細に説明する。
第１図は本発明回路の基本回路図を示す。位相比較段１
は第１入力端子に入来同期信号Ｓｙを受信し、第２入力
端子に発振器３から発生する信号を受信する。発振器周
波数が同期信号の周波数より高いときは発振器３と位相
比較段１の第２入力端子との間に例えば分周段のような
段（図示せず）を存在させることができる，位相比較段
１は出力端子から段１の両入力信号間の位相差に依存す
る出力信号を出力し、この信号をループフィルタ２によ
り平滑化した後に発生器３の第１制御信号として供給し
て発振器信号の周波数及び／又は位相を制御する。素子
１，２及び３から戒る位相制御ループの安定状態では、
段１の両入力信号がほぼ同一の位相で同一の周波数を有
する。
は第１入力端子に入来同期信号Ｓｙを受信し、第２入力
端子に発振器３から発生する信号を受信する。発振器周
波数が同期信号の周波数より高いときは発振器３と位相
比較段１の第２入力端子との間に例えば分周段のような
段（図示せず）を存在させることができる，位相比較段
１は出力端子から段１の両入力信号間の位相差に依存す
る出力信号を出力し、この信号をループフィルタ２によ
り平滑化した後に発生器３の第１制御信号として供給し
て発振器信号の周波数及び／又は位相を制御する。素子
１，２及び３から戒る位相制御ループの安定状態では、
段１の両入力信号がほぼ同一の位相で同一の周波数を有
する。
クロック発生器４は一定のクロック周波数のクロック信
号を発生し、このクロツク信号を制御回路５に供給する
。この制御回路は発振器３に第２制御信号として供給さ
れる信号を発住する。位相制御ループは同期信号が存在
する場合に発振器に対する第１制御信号を発生する。第
２制御信号を適切に選択すれば、発振器周波数をロック
インレンジのほぼ中間（公称状態）に位置させることが
できる。
号を発生し、このクロツク信号を制御回路５に供給する
。この制御回路は発振器３に第２制御信号として供給さ
れる信号を発住する。位相制御ループは同期信号が存在
する場合に発振器に対する第１制御信号を発生する。第
２制御信号を適切に選択すれば、発振器周波数をロック
インレンジのほぼ中間（公称状態）に位置させることが
できる。
第２図は第１図の制御回路５の詳細回路図を示す。この
制御回路は入力端子Ｉに、第１図のクロック発生器４か
らのクロック信号を受信する．この制御回路は出力端子
０に、第１図の発振器３に第２制御信号として供給され
る出力信号を発生する。本例同期回路は、例えば画像表
示装置の一部を構成し、この場合には発振器３は１５．
７５ ＫＨｚの公称周波数（米国のテレビジジン標準規
格）を有する水平偏向用のライン発振器である。発振器
３はライン周波数又はその整数倍の周波数を有するもの
とすることができる．段１の第２入力端子に供給される
局部信号はこの発振器から発生するライン信号が供給さ
れるライン偏向回路により供給することもできる。クロ
ック信号は約３．５８ ＭＨｚの公称周波数を有する色
副搬送波信号から取り出す。
制御回路は入力端子Ｉに、第１図のクロック発生器４か
らのクロック信号を受信する．この制御回路は出力端子
０に、第１図の発振器３に第２制御信号として供給され
る出力信号を発生する。本例同期回路は、例えば画像表
示装置の一部を構成し、この場合には発振器３は１５．
７５ ＫＨｚの公称周波数（米国のテレビジジン標準規
格）を有する水平偏向用のライン発振器である。発振器
３はライン周波数又はその整数倍の周波数を有するもの
とすることができる．段１の第２入力端子に供給される
局部信号はこの発振器から発生するライン信号が供給さ
れるライン偏向回路により供給することもできる。クロ
ック信号は約３．５８ ＭＨｚの公称周波数を有する色
副搬送波信号から取り出す。
クロック発生器４は例えば、補助搬送波発振器から発す
る信号を受信し、この信号の周波数を１４分の１に分周
する分周器とし、これにより約２５５ ＫＨｚの周波数
を有するクロック信号を得ることができる。
る信号を受信し、この信号の周波数を１４分の１に分周
する分周器とし、これにより約２５５ ＫＨｚの周波数
を有するクロック信号を得ることができる。
クロック信号は矩形波信号とし、これにより可制スイッ
チＳＷ，， ＳＷ．及びＳＨ３を駆動する。スイッチｓ
ｉｖ，はその一側を第１基準電圧源ｖ９。に接続し、他
側を差動増幅器ＡＭＰの反転入力端子に接続する。更に
、キャパシタＣ，をこの反転入力端子に接続すると共に
可制御電流源Ｓ，をスイッチＳ−２を経てこの反転入力
端子に接続する。これらヰヤバシタ及び電流源の他端は
接地する。スイッチＳＷ２と電流源Ｓ１ との接続点を
スイッチＳ６を経て接地する。差動増幅器ＡＭＰの非反
転入力端子を第２基準電圧源ｖ０。に接続する。増幅器
ＡＭＰの出力端子を整流器Ｄを経て増幅器Ａの入力端子
に接続する．キャパシタＣ．から威る蓄積素子もこの入
力端子に接続し、このキャパシタの他端は接地する。増
幅器Ａの出力端子を電流源Ｓ１の制御入力端子に帰還す
る．この増幅器Ａの出力端子は制御回路５の出力端子Ｏ
も構成する．矩形波クロシク信号が高レベルになるとス
イッチＳＷｌ及びＳＷ，が導通し、スイッチＳｆｈが非
導通になり、クロック信号が低レベルになるとスイッチ
ＳＷ．及びＳ−，が非導通になり、スイッチＳＷｔが導
通する． スイッチＳＷ，が導通ずると、第１基準電圧Ｖｒ＊ｆｌ
がキャパシタＣ１ の両端間に印加される．第１基準電
圧Ｖｒ＊ｆｌは第２基準電圧ｖｒ＊ｒｚより大きく、そ
の結果として増幅器ＡＭＰは負の出力電圧を出力する．
この負電圧のために整流器Ｄは導通しない。スイッチＳ
Ｗ，及びＳＷ３が非導通になり、スイッチＳＷｚが導通
すると、電流源ＳＩがスイッチＳＷ２を経てキャパシタ
Ｃ，から一定の電流を引き出すためにキャパシタＣ，間
の電圧が直線的に減少する。キャパシタ０１間の電圧が
電圧Ｖｒｅｆｆ以下に減少すると、増幅器ＡＭＰは正電
圧を出力し、整流器Ｄが導通する。このとき、キャパシ
タＣ２を再充電する電流がキャパシタＣ２を経て流れ、
これに応じてこのキャパシタ両端間の電圧及び従って増
幅器Ａの出力電圧が増大する。電流源Ｓ，はその電流が
もっと低い値になるよう制御されるため、キャパシタＣ
Ｉ間ののこぎり波信号は電流源ＳＩが制御されない場合
よりももっと遅い瞬時に値Ｖｒｌｌｆｔに到達するよう
になる．その結果として整流器Ｄを流れる電流パルスは
短い持続時間になる．このことは、素子ＣＩ＋ Ｓｌ＋
ＡＭＰ． Ｄ， Ｃｚ及びＡから戒る制御ループの
安定状態において、スイッチｓＩＩ４＋が非導通である
時間中に発生するのこぎり波電圧のエッジは値Ｖｒ＊ｆ
ｔに、このスイッチが再び導通する瞬時に到達すること
を証明するものである．この瞬時において整流器Ｄが短
時間導通して電流源Ｓ２による放電電流を補償する。従
って、発生器４のクロック信号の周波数が一定であれば
一定の周波数を有するキャパシタ０１両端間ののこぎり
波電圧は時間の関数としてほぼ一定のスロープを有する
ため（第２図参照）、出力端子○の直流電圧は第２図に
示す回路の構或素子の値にのみ依存するものとなる。回
路の構成素子を、発振器３が公称周波数の信号を発生さ
せるような値の前記直流電圧を発生するように選択する
ことができる。
チＳＷ，， ＳＷ．及びＳＨ３を駆動する。スイッチｓ
ｉｖ，はその一側を第１基準電圧源ｖ９。に接続し、他
側を差動増幅器ＡＭＰの反転入力端子に接続する。更に
、キャパシタＣ，をこの反転入力端子に接続すると共に
可制御電流源Ｓ，をスイッチＳ−２を経てこの反転入力
端子に接続する。これらヰヤバシタ及び電流源の他端は
接地する。スイッチＳＷ２と電流源Ｓ１ との接続点を
スイッチＳ６を経て接地する。差動増幅器ＡＭＰの非反
転入力端子を第２基準電圧源ｖ０。に接続する。増幅器
ＡＭＰの出力端子を整流器Ｄを経て増幅器Ａの入力端子
に接続する．キャパシタＣ．から威る蓄積素子もこの入
力端子に接続し、このキャパシタの他端は接地する。増
幅器Ａの出力端子を電流源Ｓ１の制御入力端子に帰還す
る．この増幅器Ａの出力端子は制御回路５の出力端子Ｏ
も構成する．矩形波クロシク信号が高レベルになるとス
イッチＳＷｌ及びＳＷ，が導通し、スイッチＳｆｈが非
導通になり、クロック信号が低レベルになるとスイッチ
ＳＷ．及びＳ−，が非導通になり、スイッチＳＷｔが導
通する． スイッチＳＷ，が導通ずると、第１基準電圧Ｖｒ＊ｆｌ
がキャパシタＣ１ の両端間に印加される．第１基準電
圧Ｖｒ＊ｆｌは第２基準電圧ｖｒ＊ｒｚより大きく、そ
の結果として増幅器ＡＭＰは負の出力電圧を出力する．
この負電圧のために整流器Ｄは導通しない。スイッチＳ
Ｗ，及びＳＷ３が非導通になり、スイッチＳＷｚが導通
すると、電流源ＳＩがスイッチＳＷ２を経てキャパシタ
Ｃ，から一定の電流を引き出すためにキャパシタＣ，間
の電圧が直線的に減少する。キャパシタ０１間の電圧が
電圧Ｖｒｅｆｆ以下に減少すると、増幅器ＡＭＰは正電
圧を出力し、整流器Ｄが導通する。このとき、キャパシ
タＣ２を再充電する電流がキャパシタＣ２を経て流れ、
これに応じてこのキャパシタ両端間の電圧及び従って増
幅器Ａの出力電圧が増大する。電流源Ｓ，はその電流が
もっと低い値になるよう制御されるため、キャパシタＣ
Ｉ間ののこぎり波信号は電流源ＳＩが制御されない場合
よりももっと遅い瞬時に値Ｖｒｌｌｆｔに到達するよう
になる．その結果として整流器Ｄを流れる電流パルスは
短い持続時間になる．このことは、素子ＣＩ＋ Ｓｌ＋
ＡＭＰ． Ｄ， Ｃｚ及びＡから戒る制御ループの
安定状態において、スイッチｓＩＩ４＋が非導通である
時間中に発生するのこぎり波電圧のエッジは値Ｖｒ＊ｆ
ｔに、このスイッチが再び導通する瞬時に到達すること
を証明するものである．この瞬時において整流器Ｄが短
時間導通して電流源Ｓ２による放電電流を補償する。従
って、発生器４のクロック信号の周波数が一定であれば
一定の周波数を有するキャパシタ０１両端間ののこぎり
波電圧は時間の関数としてほぼ一定のスロープを有する
ため（第２図参照）、出力端子○の直流電圧は第２図に
示す回路の構或素子の値にのみ依存するものとなる。回
路の構成素子を、発振器３が公称周波数の信号を発生さ
せるような値の前記直流電圧を発生するように選択する
ことができる。
第２図の回路は同一の結果が得られるように種々に構成
することができる。キャパシタＣ２両端間の電圧を一定
に維持する制御はこの電圧と第３基準電圧との差に依存
する誤差信号に応答して行うこともできる。このように
すると、回路素子のトレランス及び温度変動、エージン
グ等により生ずる変動を考慮しなくてもよくなる。この
ことは次のように説明することができる。
することができる。キャパシタＣ２両端間の電圧を一定
に維持する制御はこの電圧と第３基準電圧との差に依存
する誤差信号に応答して行うこともできる。このように
すると、回路素子のトレランス及び温度変動、エージン
グ等により生ずる変動を考慮しなくてもよくなる。この
ことは次のように説明することができる。
電流源により放電されるキャパシタＣ，に対しては、電
流源の電流ｈと放電時間Δｔとの積がキャパシタＣ，と
このキャパシタ間の電圧差ΔＨＩ＝Ｖｒｅｆｌ Ｖｒ
＠ｆ２との積に等しいことが成り立つ。
流源の電流ｈと放電時間Δｔとの積がキャパシタＣ，と
このキャパシタ間の電圧差ΔＨＩ＝Ｖｒｅｆｌ Ｖｒ
＠ｆ２との積に等しいことが成り立つ。
１１・Δｔ＝Ｃ１Δ一，（ｌ）
時間Δｔはクロック信号周期の所定の部分、例えば半周
期であるため、クロック周波数ｆ ＝ １／２Δｔであ
る。これから、式（１）は次のように書ける。
期であるため、クロック周波数ｆ ＝ １／２Δｔであ
る。これから、式（１）は次のように書ける。
Ｌ ＝ ｃｔ・ΔＷ１・ ２ ｆ （２）発振
器３は、これにより発生される信号が増幅器ＡＭＰの反
転入力端子の信号と同一の形の時間の関数としての一定
の変化を有するものとする。従って、発振器３は素子Ｃ
，及びＳ＋を有するのこぎり波発生器と異なる周波数を
有するのこぎり波発生器であり、２′つの基準電圧Ｖ１
、ｌｌｆｌ′及びＶｒ＊ｆＺ′間で充放電されるキャパ
シタＣ３を含むものとする。キャパシタＣ３の充放電電
流１２としてｋ− ｈに等しい値を選択し、ここでは例
えばｋ＝１とする。キャパシタＣ，に対してもキャパシ
タＣ＋ と同様の等式が或り立つ。
器３は、これにより発生される信号が増幅器ＡＭＰの反
転入力端子の信号と同一の形の時間の関数としての一定
の変化を有するものとする。従って、発振器３は素子Ｃ
，及びＳ＋を有するのこぎり波発生器と異なる周波数を
有するのこぎり波発生器であり、２′つの基準電圧Ｖ１
、ｌｌｆｌ′及びＶｒ＊ｆＺ′間で充放電されるキャパ
シタＣ３を含むものとする。キャパシタＣ３の充放電電
流１２としてｋ− ｈに等しい値を選択し、ここでは例
えばｋ＝１とする。キャパシタＣ，に対してもキャパシ
タＣ＋ と同様の等式が或り立つ。
１２・Δｉｏｓｃ ＝ Ｃ３ ’ΔＷ．．ｃ（３）ここ
で、Δ’Ｌ’ｔｏｍｃ ＝ Ｖｒａｆｌ’ Ｖｒｅ
ｆ２′Δｔｏｓｃ ”’キャパシタＣ，の充電又は放電
時間式（３）は ΔＬａｍｅ． ＝ Ｃ３ ’Δｌ＝１、．ｃ／ ｉＺ
（４）と書き替えるとことができ、ここでは１２
＝ ｉｌ？あるから、ｈの式（２）を式（４）に代入す
ると、Δｔｏｃ ＝（Ｃ３ ’Δ−ｏｓｃ） ／ （ｃ
＋−ΔＬ ’ ２ｆ）＝ （Ｃ３／ＣＩ） − （ΔＷ
．．ｃ／ΔＷ＋） ・（１／２ｆ）（５） となる。
で、Δ’Ｌ’ｔｏｍｃ ＝ Ｖｒａｆｌ’ Ｖｒｅ
ｆ２′Δｔｏｓｃ ”’キャパシタＣ，の充電又は放電
時間式（３）は ΔＬａｍｅ． ＝ Ｃ３ ’Δｌ＝１、．ｃ／ ｉＺ
（４）と書き替えるとことができ、ここでは１２
＝ ｉｌ？あるから、ｈの式（２）を式（４）に代入す
ると、Δｔｏｃ ＝（Ｃ３ ’Δ−ｏｓｃ） ／ （ｃ
＋−ΔＬ ’ ２ｆ）＝ （Ｃ３／ＣＩ） − （ΔＷ
．．ｃ／ΔＷ＋） ・（１／２ｆ）（５） となる。
比Ｃ ３ ／ Ｃ ＋は一定である。更に、キャパシタ
ＣＩ及びＣ３を同一の集積回路内に集積すれば、この比
のトレランスはキャパシタＣＩ及びＣ３個々のトレラン
スよりも遥かに小さくなる。基準電圧Ｖｒｅ■及びＶｒ
＊ｆｌと基準電圧Ｖ，。，１′及びｖ，１．はΔＷ．．
Ｃ／Δ−１の比、即ち（ ｖｒｅｆｔ Ｖｒ＊ｆ！）
／ （ Ｖｒｅｆｌ’ Ｖｒ＊ｆ２’ ）が個々ノ
基準電圧の変動と無関係に一定になるよう選択する。ク
ロック発生器の周波数ｆも一定であるため、時間Δｔｏ
ｓｃ及び従って発振器３の公称周波数は完全に決まり、
素子のばらつきや温度変動やエージングとほぼ無関係に
なる。キャパシタＣ２は供給される信号を平滑するのに
適当な高い値にする必要があるが、同時に応答が遅くな
りすぎて永久変化に応答しないように十分小さい値にす
る必要がある。
ＣＩ及びＣ３を同一の集積回路内に集積すれば、この比
のトレランスはキャパシタＣＩ及びＣ３個々のトレラン
スよりも遥かに小さくなる。基準電圧Ｖｒｅ■及びＶｒ
＊ｆｌと基準電圧Ｖ，。，１′及びｖ，１．はΔＷ．．
Ｃ／Δ−１の比、即ち（ ｖｒｅｆｔ Ｖｒ＊ｆ！）
／ （ Ｖｒｅｆｌ’ Ｖｒ＊ｆ２’ ）が個々ノ
基準電圧の変動と無関係に一定になるよう選択する。ク
ロック発生器の周波数ｆも一定であるため、時間Δｔｏ
ｓｃ及び従って発振器３の公称周波数は完全に決まり、
素子のばらつきや温度変動やエージングとほぼ無関係に
なる。キャパシタＣ２は供給される信号を平滑するのに
適当な高い値にする必要があるが、同時に応答が遅くな
りすぎて永久変化に応答しないように十分小さい値にす
る必要がある。
出力端子Ｏの制御信号は画像表示装置の他の部分、例え
ばライン又はフィールド同期信号の存在を指゛示する回
路に用いることもできる。このようなフィルタ回路は信
号識別の目的に使用され、第２図に符号６で示してある
。例えばライン同期信号Ｓ，が回路６に供給されると．
、ライン周波数を有する信号が出力される。この信号の
ばらつきは出力端子Ｏの信号によって、発振器３から発
する信号のばらつきと同様に補償される。
ばライン又はフィールド同期信号の存在を指゛示する回
路に用いることもできる。このようなフィルタ回路は信
号識別の目的に使用され、第２図に符号６で示してある
。例えばライン同期信号Ｓ，が回路６に供給されると．
、ライン周波数を有する信号が出力される。この信号の
ばらつきは出力端子Ｏの信号によって、発振器３から発
する信号のばらつきと同様に補償される。
第Ｌ図は本発明回路の簡略化した基本回路図、第２図は
本発明回路の一部を構成する制御回路の好適実施例の回
路図である。 ｌ・・・位相比較段 ２・・・ループフィルタ ３・・・発振器 ４・・・クロンク発生器 ５・・・制御回路 ６・・・信号識別回路 ■・・・クロック信号入力端子 Ｓ匈，〜Ｓ−１・・ス・インチ リｒａｆｌ＋ Ｖｒｅｆｇ’・・基準電圧源Ｃ１・・充
放電キャパシタ Ｓ１・・可制御電流源 ＡＭＰ・・一差動増幅器 Ｄ・・・整流器 Ｃ２・・・蓄積キャパシタ Ａ・・・増幅器 Ｓ１・・電流源 ０・・・出力端子
本発明回路の一部を構成する制御回路の好適実施例の回
路図である。 ｌ・・・位相比較段 ２・・・ループフィルタ ３・・・発振器 ４・・・クロンク発生器 ５・・・制御回路 ６・・・信号識別回路 ■・・・クロック信号入力端子 Ｓ匈，〜Ｓ−１・・ス・インチ リｒａｆｌ＋ Ｖｒｅｆｇ’・・基準電圧源Ｃ１・・充
放電キャパシタ Ｓ１・・可制御電流源 ＡＭＰ・・一差動増幅器 Ｄ・・・整流器 Ｃ２・・・蓄積キャパシタ Ａ・・・増幅器 Ｓ１・・電流源 ０・・・出力端子
Claims (1)
- 【特許請求の範囲】 １、周波数決定素子と、クロック信号を発生するクロッ
ク発生器と、該クロック発生器に結合されクロック信号
周波数の関数である制御信号を発生しこの信号を前記周
波数決定素子に供給する制御回路とを具えた回路におい
て、前記制御回路はクロック信号を時間の関数として一
定のスロープを有する第２信号に変換する第２周波数決
定素子と、該第２信号の振幅に依存する前記制御信号を
蓄積する蓄積素子とを具えることを特徴とする回路。 ２、前記第２周波数決定素子は、前記蓄積素子に結合さ
れた素子であって前記第２周波数決定素子によって発生
された信号の変化を前記蓄積素子の信号の関数として決
定する可制御素子を含んでいることを特徴とする請求項
１記載の回路。 ３、前記第２周波数決定素子により発生される信号と前
記第１周波数決定素子により発生される信号とを時間の
関数として同一にしたことを特徴とする請求項２記載の
回路。 ４、前記第２周波数決定素子により発生される信号と前
記第１周波数決定素子により発生される信号とをのこぎ
り波信号にしたことを特徴とする請求項３記載の回路。 ５、前記第２周波数決定素子はキャパシタと、クロック
信号周期の一部分中このキャパシタを充電する基準電圧
源とを含み、前記可制御素子をクロック信号周期の残部
中前記キャパシタを放電させる電流源としたことを特徴
とする請求項５に記載の回路。 ６、前記第２周波数決定素子は前記キャパシタに結合さ
れた入力端子と第２基準電圧源に結合された第２入力端
子を有する差動増幅器を具え、前記蓄積素子は第２キャ
パシタで構成したことを特徴とする請求項５記載の回路
。 ７、前記第１周波数決定素子は第３キャパシタをそれぞ
れ充電及び放電する２つの他の基準電圧源を含み、前記
第２周波数決定素子に供給する前記第１及び第２基準電
圧源の電圧の差と前記２つの他の基準電圧源の電圧の差
との比をほぼ一定にしたことを特徴とする請求項６記載
の回路。 ８、前記第２周波数決定素子のキャパシタと前記第３キ
ャパシタの充電及び放電電流をほぼ一定の比にしたこと
を特徴とする請求項６記載の回路。 ９、前記クロック発生器は分周器であることを特徴とす
る請求項１記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8901698A NL8901698A (nl) | 1989-07-04 | 1989-07-04 | Oscillatorschakeling. |
| NL8901698 | 1989-07-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357307A true JPH0357307A (ja) | 1991-03-12 |
Family
ID=19854961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2174634A Pending JPH0357307A (ja) | 1989-07-04 | 1990-07-03 | 回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5039955A (ja) |
| EP (1) | EP0406949B1 (ja) |
| JP (1) | JPH0357307A (ja) |
| KR (1) | KR100201670B1 (ja) |
| DE (1) | DE69017772T2 (ja) |
| NL (1) | NL8901698A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2995923B2 (ja) * | 1991-04-11 | 1999-12-27 | ソニー株式会社 | 同期クロック発生回路 |
| US6831523B1 (en) | 2000-07-10 | 2004-12-14 | Silicon Laboratories Inc. | Auto-detection between referenceless and reference clock mode of operation |
| US6686803B1 (en) * | 2000-07-10 | 2004-02-03 | Silicon Laboratories, Inc. | Integrated circuit incorporating circuitry for determining which of at least two possible frequencies is present on an externally provided reference signal and method therefor |
| US10224941B2 (en) * | 2016-03-04 | 2019-03-05 | Kabushiki Kaisha Toshiba | Oscillation apparatus and oscillation frequency adjustment method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3364431A (en) * | 1964-06-24 | 1968-01-16 | Gen Precision Systems Inc | Extended range frequency discriminator |
| FR2387607A2 (fr) * | 1977-04-21 | 1978-11-17 | Bretagne Atel Chantiers | Appareil de sterilisation |
| FR2487607B1 (fr) * | 1980-07-25 | 1985-07-05 | Thomson Csf | Circuit d'oscillateur synchronise et application au balayage lignes dans un televiseur |
| JPS594331A (ja) * | 1982-06-30 | 1984-01-11 | Fujitsu Ltd | 発振器 |
| US4634939A (en) * | 1985-12-24 | 1987-01-06 | Rca Corporation | Circuit synchronized by a signal at a deflection frequency |
-
1989
- 1989-07-04 NL NL8901698A patent/NL8901698A/nl not_active Application Discontinuation
-
1990
- 1990-06-27 US US07/545,316 patent/US5039955A/en not_active Expired - Fee Related
- 1990-06-28 DE DE69017772T patent/DE69017772T2/de not_active Expired - Fee Related
- 1990-06-28 EP EP90201714A patent/EP0406949B1/en not_active Expired - Lifetime
- 1990-06-30 KR KR1019900009826A patent/KR100201670B1/ko not_active Expired - Fee Related
- 1990-07-03 JP JP2174634A patent/JPH0357307A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100201670B1 (ko) | 1999-06-15 |
| EP0406949B1 (en) | 1995-03-15 |
| KR910003924A (ko) | 1991-02-28 |
| DE69017772D1 (de) | 1995-04-20 |
| DE69017772T2 (de) | 1995-10-12 |
| US5039955A (en) | 1991-08-13 |
| EP0406949A1 (en) | 1991-01-09 |
| NL8901698A (nl) | 1991-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613827A (en) | Write clock pulse generator used for a time base corrector | |
| JPS6053987B2 (ja) | テレビ受像機 | |
| US6429901B1 (en) | PLL circuit and phase lock detector | |
| JPH0357307A (ja) | 回路 | |
| TWI902176B (zh) | 開關頻率同步電路、方法及開關電源 | |
| JPH09507995A (ja) | Ｄｃ−ｄｃコンバータを有する同調システム | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| JP2944676B2 (ja) | テレビジョン装置 | |
| US3987371A (en) | Circuit arrangement including a synchronized oscillator that is stable with respect to temperature and voltage variations | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| KR970028998A (ko) | 수직동기신호 분리회로 및 이를 보유하는 표시장치 | |
| JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
| US6087814A (en) | Power source circuit and electronic device with the same | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPH0653827A (ja) | Ｐｌｌ回路 | |
| US7184096B2 (en) | Method and circuit for providing a horizontal scan signal for a television set | |
| JP2860177B2 (ja) | 位相同期回路 | |
| JPH01149512A (ja) | 自動周波数制御回路 | |
| JP2000184230A (ja) | 水平同期回路 | |
| JPS5927129B2 (ja) | 位相同期回路 | |
| JP2807227B2 (ja) | 水平画像位相調整回路 | |
| JP2000106636A (ja) | 水平周波数選択の制御装置 | |
| KR950008438Y1 (ko) | 전압 피드백 위상 동기 루프시스템 | |
| JPS63132520A (ja) | 鋸歯状波信号発生回路 | |
| JP3025442B2 (ja) | マルチ入力対応自動周波数制御装置 |