JPH0357436B2 - - Google Patents
Info
- Publication number
- JPH0357436B2 JPH0357436B2 JP55022981A JP2298180A JPH0357436B2 JP H0357436 B2 JPH0357436 B2 JP H0357436B2 JP 55022981 A JP55022981 A JP 55022981A JP 2298180 A JP2298180 A JP 2298180A JP H0357436 B2 JPH0357436 B2 JP H0357436B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- clock
- digital
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G13/00—Producing acoustic time signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Signal Processing (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Computational Linguistics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Circuit For Audible Band Transducer (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明は音声等を発する報音時計における音声
信号の発生及び発音の駆動法に関するものであ
る。 従来、時計における報音発生装置としては、棒
鈴又は半球状の鈴を用いた打撃音発生装置、パル
ス電圧を用いて発音体を駆動する電子音発生装
置、が用いられている。近年における電子技術の
発展した結果、半導体ICによるデジタルデータ
記縁素子とデジタル／アナログ変換器の使用によ
るアナログ信号の発生機が小容積で実現でき、か
つ超小型計算器を使用した音声データの合成も可
能になつた。しかしながら、時計においてはその
形態が著しく小型でなければならないという制約
があり、音声発生装置は低い電圧で安定に動作
し、かつ低消費電力でなければならない。本発明
は従来の音声発生装置を改良し、低い電圧で安定
して動作し、回路における消費電力の低減をはか
つた音声発生装置を提供する。 以下図面にしたがつて説明すると、第１図は従
来用いられている音声発生装置のブロツク図であ
る。制御回路１はあらかじめ入力装置２より入力
されたデータと時計回路３の出力とを照合し
ROM４に記縁された手順に従つてROM５のデ
ータを検索し音声合成回路６に転送する能と、
ROM５、音声合成回路６、Ｄ／Ａコンバータ
７、高域遮断フイルタ８、電力増幅器９の電源を
断続する機能を有する。音声合成回路６は制御回
路１からの入力データに基づいて、デジタル音声
データを発生する機能を有し、例えば
PARCORDER方式や、LPC（線型予測コーデン
グ）、ケプストラム法等が実用化されている。
Ｄ／Ａコンバータ７は音声合声回路６の発生する
デジタル音声データをアナログ信号に変換する機
能を有する。Ｄ／Ａコンバータ７より発せられた
アナログ音成信号は、高域遮断フイルタ８によつ
て高域周波数帯に含まれる標本化による雑音成分
を除去された後、電力増幅器９に送られる。１０
は発音体であつて、電力増幅器９によつて駆動さ
れる音声を空中又は水中に放射する。 第２図は従来用いられている荷重抵抗を用いた
電流加算Ｄ／Ａコンバータの原理を示したもので
あつて、動作原理の詳細は例えば電子通信ハンド
ブツク（電子通信学会編昭和52年発行）に記載さ
れており、第２図は同文献より引用したものであ
る。第２図に示した回路において、電子スイツチ
群２１はラダー抵抗群２２の端子をデジタル信号
入力端子群２０に入力するデータにしたがつて基
準電圧源２３又は接地電位２４のどちらかに切換
える結果、抵抗２５にデジタル入力に比例した電
流が流れ、出力端子にはデジタル入力に比例した
電圧が発生する。ラダー抵抗群２２の各抵抗の大
きさはデジタル信号入力端子群２０の各端子の重
み付けに比例した値でなければならない。２６は
演算増幅器である。 第３図は第２図に示したＤ／Ａコンバータにお
ける電子スイツチの構成回路例であつて、トラン
ジスタ３１は入力端子０に加えられたデジタル信
号を基準電圧源３２近くの振幅まで増幅し、トラ
ンジスタ３３，３４を飽和領域まで駆動する結
果、ラダー抵抗３５の端子は基準電圧源３２の電
位と接地電位３６との間で切換えられる。 荷重抵抗と電子スイツチを用いた電流加算型
Ｄ／Ａコンバータは、その精度を決定する要素と
して、ラダー抵抗値の相対誤差と、電子スイツチ
におけるトランジスタの飽和電圧の相対的な差等
があげられる。これらの要素は比較的電源電圧が
高く10ボルト以上の場合には良好な動作を得るこ
とができるが時計の如く1.3ボルト乃至３ボルト
程の低い電圧での動作において半導体素子の動作
電圧マージンが小さく、トランジスタの飽和電圧
のバラツキが精度に及ぼす影響が相対的に大とな
る。また低に電圧では演算増幅器２６の直線性も
悪化する結果、低い電源電圧で精度よく安定に動
作するＤ／Ａコンバータは製造が困難である。 第４図は第１図９に示した電力増幅器の回路例
であつて従来用いられているＢ級増幅器である。
Ｂ級増幅器はＡ級増幅器に比して回路能率がすぐ
れているが、反面トランジスタをカツトオフ点近
くまで動作するためクロスオーバー歪を発生す
る。電源電圧が低い場合トランジスタのベース・
コレクタ間電圧を変化せしめたときのコレクタ電
流特性における非直線領域は電源電圧及び増幅器
の最大出力電圧に比して相対的に増大する結果、
増幅器の歪特性は著しく劣化するのみならず、微
小振幅の信号は伝達されない等の不都合が発生す
る。この欠点をおぎなうために従来はバイアス電
流を流すことによつてトランジスタの動作点を直
線領域に偏移して用いることが行なわれている
が、このことは消費電流の増大をもたらし、Ｂ級
増幅器の利点である高能率性を著しく損う結果と
なる。第４図は従来用いられているＢ級増幅器の
回路例であつて、４０は前置増幅用のトランジス
タ、４１，４２はバイアス調整の為のダイオー
ド、及び可変抵抗であつて、４３，４４は出力ト
ランジスタ、４５は発音体である。 第５図は正弦波出力を例にとつたクロスオーバ
ー歪の説明図であつて、５０は無歪の正弦波、５
１，５２はクロスオーバー歪を有する出力を示し
ている。 第６図は本発明の実施例を示すブロツク図であ
つて、制御回路１、入力装置２、時計回路３、
ROM４，５及び音声合成回路６の動作は第１図
に示した従来用いられている音声発生装置と同じ
である。１１はパルス幅変調回路であつて、音声
合成回路６より入力するデジタル音声データに基
いて、くり返し周期が一定であつてパルス幅がデ
ジタル入力データに比例したパルス列を発生す
る。パルス列はデジタルデータの極性によつて
正、負各々独立した２系統のものでよく、正、負
の電圧振幅のものでもよい。１２はパルス増幅器
であつて、パルス幅変調回路１１の出力によつて
発音体１０を正及び負のパルス電圧で駆動する。
駆動は出力電圧の実効値の大きくとれるBTL接
続を用いている。 本発明ではパルス幅がデジタルデータ値に比例
し、かつパルスの中央における周期が一定である
パルスを発生することにより、デジタル音声デー
タをパルス幅変調信号に変換する。 第７図は、第６図のブロツク１１，１２に相当
するもので、本発明によるパルス幅変調回路の例
である。６ビツトのデジタル音声データが右側の
入力端子６０〜６５に入力され、パルス幅変調さ
れた音声信号は中央下部のフリツプ・フロツプ９
６のＱ端子出力される。デジタル音声データは下
記の第１表に示すごとく６ビツトの２進数で定義
しておく。最上位ビツト（MSB）が出力信号の
極性を表し、１が正極性、０が負極性である。そ
れより下位の５ビツトが信号の大きさを表し、正
数の通常の２進数であるが、負数はその絶対値を
表す２進数の各ビツトを反転した数列、すなわち
０を１とし、１を０とした数列で表現するものと
定める。
信号の発生及び発音の駆動法に関するものであ
る。 従来、時計における報音発生装置としては、棒
鈴又は半球状の鈴を用いた打撃音発生装置、パル
ス電圧を用いて発音体を駆動する電子音発生装
置、が用いられている。近年における電子技術の
発展した結果、半導体ICによるデジタルデータ
記縁素子とデジタル／アナログ変換器の使用によ
るアナログ信号の発生機が小容積で実現でき、か
つ超小型計算器を使用した音声データの合成も可
能になつた。しかしながら、時計においてはその
形態が著しく小型でなければならないという制約
があり、音声発生装置は低い電圧で安定に動作
し、かつ低消費電力でなければならない。本発明
は従来の音声発生装置を改良し、低い電圧で安定
して動作し、回路における消費電力の低減をはか
つた音声発生装置を提供する。 以下図面にしたがつて説明すると、第１図は従
来用いられている音声発生装置のブロツク図であ
る。制御回路１はあらかじめ入力装置２より入力
されたデータと時計回路３の出力とを照合し
ROM４に記縁された手順に従つてROM５のデ
ータを検索し音声合成回路６に転送する能と、
ROM５、音声合成回路６、Ｄ／Ａコンバータ
７、高域遮断フイルタ８、電力増幅器９の電源を
断続する機能を有する。音声合成回路６は制御回
路１からの入力データに基づいて、デジタル音声
データを発生する機能を有し、例えば
PARCORDER方式や、LPC（線型予測コーデン
グ）、ケプストラム法等が実用化されている。
Ｄ／Ａコンバータ７は音声合声回路６の発生する
デジタル音声データをアナログ信号に変換する機
能を有する。Ｄ／Ａコンバータ７より発せられた
アナログ音成信号は、高域遮断フイルタ８によつ
て高域周波数帯に含まれる標本化による雑音成分
を除去された後、電力増幅器９に送られる。１０
は発音体であつて、電力増幅器９によつて駆動さ
れる音声を空中又は水中に放射する。 第２図は従来用いられている荷重抵抗を用いた
電流加算Ｄ／Ａコンバータの原理を示したもので
あつて、動作原理の詳細は例えば電子通信ハンド
ブツク（電子通信学会編昭和52年発行）に記載さ
れており、第２図は同文献より引用したものであ
る。第２図に示した回路において、電子スイツチ
群２１はラダー抵抗群２２の端子をデジタル信号
入力端子群２０に入力するデータにしたがつて基
準電圧源２３又は接地電位２４のどちらかに切換
える結果、抵抗２５にデジタル入力に比例した電
流が流れ、出力端子にはデジタル入力に比例した
電圧が発生する。ラダー抵抗群２２の各抵抗の大
きさはデジタル信号入力端子群２０の各端子の重
み付けに比例した値でなければならない。２６は
演算増幅器である。 第３図は第２図に示したＤ／Ａコンバータにお
ける電子スイツチの構成回路例であつて、トラン
ジスタ３１は入力端子０に加えられたデジタル信
号を基準電圧源３２近くの振幅まで増幅し、トラ
ンジスタ３３，３４を飽和領域まで駆動する結
果、ラダー抵抗３５の端子は基準電圧源３２の電
位と接地電位３６との間で切換えられる。 荷重抵抗と電子スイツチを用いた電流加算型
Ｄ／Ａコンバータは、その精度を決定する要素と
して、ラダー抵抗値の相対誤差と、電子スイツチ
におけるトランジスタの飽和電圧の相対的な差等
があげられる。これらの要素は比較的電源電圧が
高く10ボルト以上の場合には良好な動作を得るこ
とができるが時計の如く1.3ボルト乃至３ボルト
程の低い電圧での動作において半導体素子の動作
電圧マージンが小さく、トランジスタの飽和電圧
のバラツキが精度に及ぼす影響が相対的に大とな
る。また低に電圧では演算増幅器２６の直線性も
悪化する結果、低い電源電圧で精度よく安定に動
作するＤ／Ａコンバータは製造が困難である。 第４図は第１図９に示した電力増幅器の回路例
であつて従来用いられているＢ級増幅器である。
Ｂ級増幅器はＡ級増幅器に比して回路能率がすぐ
れているが、反面トランジスタをカツトオフ点近
くまで動作するためクロスオーバー歪を発生す
る。電源電圧が低い場合トランジスタのベース・
コレクタ間電圧を変化せしめたときのコレクタ電
流特性における非直線領域は電源電圧及び増幅器
の最大出力電圧に比して相対的に増大する結果、
増幅器の歪特性は著しく劣化するのみならず、微
小振幅の信号は伝達されない等の不都合が発生す
る。この欠点をおぎなうために従来はバイアス電
流を流すことによつてトランジスタの動作点を直
線領域に偏移して用いることが行なわれている
が、このことは消費電流の増大をもたらし、Ｂ級
増幅器の利点である高能率性を著しく損う結果と
なる。第４図は従来用いられているＢ級増幅器の
回路例であつて、４０は前置増幅用のトランジス
タ、４１，４２はバイアス調整の為のダイオー
ド、及び可変抵抗であつて、４３，４４は出力ト
ランジスタ、４５は発音体である。 第５図は正弦波出力を例にとつたクロスオーバ
ー歪の説明図であつて、５０は無歪の正弦波、５
１，５２はクロスオーバー歪を有する出力を示し
ている。 第６図は本発明の実施例を示すブロツク図であ
つて、制御回路１、入力装置２、時計回路３、
ROM４，５及び音声合成回路６の動作は第１図
に示した従来用いられている音声発生装置と同じ
である。１１はパルス幅変調回路であつて、音声
合成回路６より入力するデジタル音声データに基
いて、くり返し周期が一定であつてパルス幅がデ
ジタル入力データに比例したパルス列を発生す
る。パルス列はデジタルデータの極性によつて
正、負各々独立した２系統のものでよく、正、負
の電圧振幅のものでもよい。１２はパルス増幅器
であつて、パルス幅変調回路１１の出力によつて
発音体１０を正及び負のパルス電圧で駆動する。
駆動は出力電圧の実効値の大きくとれるBTL接
続を用いている。 本発明ではパルス幅がデジタルデータ値に比例
し、かつパルスの中央における周期が一定である
パルスを発生することにより、デジタル音声デー
タをパルス幅変調信号に変換する。 第７図は、第６図のブロツク１１，１２に相当
するもので、本発明によるパルス幅変調回路の例
である。６ビツトのデジタル音声データが右側の
入力端子６０〜６５に入力され、パルス幅変調さ
れた音声信号は中央下部のフリツプ・フロツプ９
６のＱ端子出力される。デジタル音声データは下
記の第１表に示すごとく６ビツトの２進数で定義
しておく。最上位ビツト（MSB）が出力信号の
極性を表し、１が正極性、０が負極性である。そ
れより下位の５ビツトが信号の大きさを表し、正
数の通常の２進数であるが、負数はその絶対値を
表す２進数の各ビツトを反転した数列、すなわち
０を１とし、１を０とした数列で表現するものと
定める。
【表】
Claims (1)
- 【特許請求の範囲】 １ 時計機構、デジタル記憶素子、デジタル音声
発生回路および電気−機械変換器として発音体を
備えた音声時計において、デジタル音声発生回路
は、パルス幅の中心時間間隔が一定でパルス幅が
デジタル入力データに比例するパルス列を出力す
るパルス幅変調回路と、該出力パルス列を増幅す
るパルス増幅器から構成され、該パルス増幅器の
出力により直接発音体を駆動することを特徴とす
る音声時計。 ２ 特許請求の範囲第１項記載の音声時計におい
て、パルス幅変調回路は、符号桁を有するデジタ
ル入力データをトリガー信号に従つて記憶するラ
ツチ回路、クロツク信号を計数する計数回路、該
ラツチ回路データの符号桁を除く部分と該計数回
路の計数値を比較して対応する各桁がすべて一致
する瞬間およびすべて相違する瞬間を検出して検
出信号を出力するゲート群、前記デジタル入力デ
ータの符号桁の値および前記計数回路の最上位桁
の値に応じて前記検出信号の経路に制御するゲー
ト群を備え、前記検出信号でフリツプ・フロツプ
をセツトあるいはリセツトすることにより、パル
ス幅の中心時間間隔が一定でパルス幅がデジタル
入力データに比例するパルス列を発生することを
特徴とする音声時計。 ３ 特許請求の範囲第１項記載の音声時計におい
て、パルス増幅器は、入力されるパルスの極性に
応じて発音体の駆動電圧方向を切り替えるととも
に、パルスのない状態において発音体の端子を短
絡するゲートとトランジスタを備えたことを特徴
とする音声時計。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298180A JPS56119883A (en) | 1980-02-26 | 1980-02-26 | Sound timepiece |
| US06/237,788 US4397562A (en) | 1980-02-26 | 1981-02-24 | Digital-analog converter circuit for speech-synthesizing electronic timepiece |
| CH130581A CH645503GA3 (en) | 1980-02-26 | 1981-02-26 | Battery-operated electronic clock with voice synthesising |
| DE19813107298 DE3107298A1 (de) | 1980-02-26 | 1981-02-26 | Digital-analog-umformerschaltung fuer eine elektronische uhr mit sprachsynthese |
| GB8106082A GB2073456B (en) | 1980-02-26 | 1981-02-26 | Digital-analogue converter circuit for speech-synthesizing electronic timepiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298180A JPS56119883A (en) | 1980-02-26 | 1980-02-26 | Sound timepiece |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56119883A JPS56119883A (en) | 1981-09-19 |
| JPH0357436B2 true JPH0357436B2 (ja) | 1991-09-02 |
Family
ID=12097721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2298180A Granted JPS56119883A (en) | 1980-02-26 | 1980-02-26 | Sound timepiece |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56119883A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10466655B1 (en) | 2018-12-27 | 2019-11-05 | Seiko Epson Corporation | Electronic timepiece and control method of electronic timepiece |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112200A (ja) * | 1984-07-09 | 1986-05-30 | テキサス インスツルメンツ インコ−ポレイテツド | 音声合成装置のデイジタル出力を可聴音に変換する方法及び装置 |
| JP2793731B2 (ja) * | 1991-11-22 | 1998-09-03 | シャープ株式会社 | スピーカ駆動装置 |
| US6552607B1 (en) * | 2001-11-12 | 2003-04-22 | Apogee Technology Inc. | Time division multiplexed PWM amplifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5113273B2 (ja) * | 1971-10-06 | 1976-04-27 | ||
| US3998045A (en) * | 1975-06-09 | 1976-12-21 | Camin Industries Corporation | Talking solid state timepiece |
-
1980
- 1980-02-26 JP JP2298180A patent/JPS56119883A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10466655B1 (en) | 2018-12-27 | 2019-11-05 | Seiko Epson Corporation | Electronic timepiece and control method of electronic timepiece |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56119883A (en) | 1981-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095509A (en) | Audio reproduction utilizing a bilevel switching speaker drive signal | |
| US6441760B2 (en) | Method and apparatus for digital to analog conversion | |
| JP2004289789A (ja) | ３物理的レベルを用いたマルチレベルｄ級増幅器 | |
| TW201230692A (en) | Sound processing apparatus, analog to digital converter, and analog to digital conversion method | |
| JPH0357436B2 (ja) | ||
| JPS5916443B2 (ja) | パワ−アンプ | |
| TW200419532A (en) | Output control apparatus of pulse width modulator | |
| JPH026031B2 (ja) | ||
| US6522273B1 (en) | Circuits systems and methods for power digital-to-analog converter protection | |
| JPS60202571A (ja) | 積分方式ディジタル・アナログ変換器 | |
| JP2810252B2 (ja) | 音声再生装置 | |
| JP3062678B2 (ja) | 波形出力回路 | |
| JPH05720B2 (ja) | ||
| DK1355418T3 (da) | Superpositionering af forskellige audioinputskanaler | |
| JP2000347678A (ja) | トーン発生回路 | |
| JPS6143796A (ja) | 音声記録装置 | |
| JPS6139729A (ja) | デジタル・アナログ変換装置 | |
| KR0140517B1 (ko) | 차량용 제어신호 발생장치 및 방법 | |
| JPS58182579A (ja) | 録音機能付き電子腕時計 | |
| KR930008334Y1 (ko) | 전자식 건반악기의 음량 조절장치 | |
| JPS6358674A (ja) | 磁気記録符号化装置 | |
| WO2006039510A2 (en) | Continuous-time digital amplifier | |
| KAREEM | DESIGN AND CONSTRUCTION OF RECORDING/PLAYBACK DEVICE | |
| JPH06311038A (ja) | 帰還形パルス幅変調ａ／ｄ変換器 | |
| JPH03171911A (ja) | ディジタルレベル制御回路 |