JPH0357528B2

JPH0357528B2 -

Info

Publication number: JPH0357528B2
Application number: JP57233194A
Authority: JP
Inventors: Kentaro Odaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-12-29
Filing date: 1982-12-29
Publication date: 1991-09-02
Also published as: CA1214265A; DE3379244D1; US4549230A; JPS59124010A; EP0115200B1; EP0115200A1

Description

【発明の詳細な説明】産業上の利用分野この発明は回転ヘツドにより例えばオーデイオ
信号をPCM化した信号を記録するようにする方
法に関する。

背景技術とその問題点回転ヘツドによつて記録媒体例えば磁気テープ
に斜めトラツクを形成して信号を記録するにあた
つては、一般に記録信号を回転ヘツドの回転位相
と所定の関係をもつて記録するようにするため、
回転ヘツドの回転位相を示す信号を基準として用
いるようにしている。

例えばPCM信号を回転ヘツドのテープとの対
接区間分に記録する場合、PCM信号をメモリー
から読み出すとき回転ヘツドが丁度テープに対接
するように制御する。このため、回転ヘツドの回
転位相を示す信号を基準として、そのタイミング
制御をする必要があるわけである。

この回転ヘツドの回転位相を示す信号は、一般
に回転ヘツドドラム内に設けられ、磁石と検出コ
イルとの組み合わせからなるパルス発生器から得
られるパルスPGを用いるようにする。ところが、
このようにこのパルス発生器をドラム内に設けた
場合には、回転ヘツド装置を小形にするためドラ
ムの径を小さくしようとすると、そのパルス発生
器の設置スペースの分がその支障となつてしま
い、ドラム径を望む大きさにすることができない
欠点がある。

また、このパルス発生器を設ける必要があるた
め、ドラム自体の構造も複雑になり、また高価に
もなつていた。さらに、ヘツド取付位置とパルス
発生器設置位置間の調整という作業も必要であ
り、非常にやつかいであつた。

発明の目的この発明は以上の点にかんがみ、記録する信号
がデジタルPCM信号であることを利用して、上
記のパルス発生器のような回転ヘツドの回転位相
検出器によりヘツドの回転位相を検出することな
く信号の記録が再生に支障なくできるようにした
ものである。

発明の概要この発明は、回転ヘツドによつてオーデイオ信
号等の情報信号をPCM化したPCM信号を回転ヘ
ツドの記録媒体との対接区間分に時間軸圧縮した
ものを１本ずつのトラツクとして記録する場合
に、上記PCM信号の所定サンプル毎にアドレス
データを付加するとともに、時間軸圧縮用のメモ
リーより上記時間軸圧縮した所定期間分のPCM
信号をくり返し読み出し、このくり返し読み出さ
れたデータのうちの上記回転ヘツドの対接区間に
おけるこの対接期間分相当の任意区間のPCMデ
ータを１トラツクとして記録するようにするもの
である。すなわち、PCM信号は上記所定区間分
が記録されていれば、それに付加されているアド
レスデータにより、再生時、メモリーに正しく書
き込むことができ、再生データの処理が可能であ
るので、記録時、回転ヘツドの回転位相を示す信
号は必要ではなくなり、従来の回転ヘツド装置の
ようにドラム内にパルス発生器を設ける必要はな
くなる。

実施例以下、この発明の一実施例を図を参照しながら
説明しよう。

この例では複数の回転ヘツドを用いるものであ
つて、例えば回転ヘツドが２個の場合、第１図に
示すような回転ヘツド装置を用いる。

回転磁気ヘツド１Ａ及び１Ｂは等角間隔つまり
180゜の角間隔を保つて配置される。一方、磁気テ
ープ２がテープ案内ドラム３の周面のその180゜角
範囲よりも狭い例えば90゜角範囲にわたつて巻き
付けられる。そして、回転ヘツド１Ａ及び１Ｂが
１秒間に30回転の割合で矢印５Ｈの方向に回転さ
せられるとともにテープ２が矢印５Ｔで示す方向
に所定の速度で走行されて、回転ヘツド１Ａ及び
１Ｂにより磁気テープ２上に、第２図に示すよう
な斜めの１本ずつの磁気トラツク４Ａ，４Ｂが例
えばいわゆる重ね書きの状態で形成されてPCM
信号が記録されるようにされる。この場合、ヘツ
ド１Ａ及び１Ｂのギヤツプの幅方向はその走査方
向に直交する方向に対して互いに異なる方向とな
るようにされる。つまり、いわゆるアジマス角が
異なるようにされる。

以上の回転ヘツド装置によれば、２個の回転ヘ
ツド１Ａ，１Ｂがテープ２に対して共に対接しな
い期間（これはこの例では90゜の角範囲分の期間
である）が生じ、この期間を利用して記録時は冗
長データの付加、再生時は訂正処理等をするよう
にすれば装置の簡略化が図れる。

次に、この回転ヘツド装置を用いたこの発明方
法の一例について説明する。

第３図はその説明のための記録系の一例であ
る。

この例はオーデイオ信号を左チヤンネルと右チ
ヤンネルの２チヤンネル信号としてPCM記録す
る場合の例である。

すなわち第３図において、左チヤンネルのオー
デイオ信号S_Lが入力端子１１を通じてスイツチ回
路１３の一方の入力端子に供給され、また右チヤ
ンネルのオーデイオ信号S_Rが入力端子１２を通じ
てスイツチ回路１３の他方の入力端子に供給され
る。このスイツチ回路１３はコントロール信号発
生回路１４からの切換信号SW₁により交互に切り
換えられ、その出力がＡ／Ｄコンバータ１５に供
給される。コントロール信号発生回路１４はマス
タークロツク発生回路１０からのマスタークロツ
ク信号に基づいて、この信号SW₁の外、後述のよ
うな各種のコントロール信号を発生する。

スイツチ回路１３の切換信号SW₁はＡ／Ｄコン
バータにおけるサンプリング周波数と同じ周波数
例えば44.1kHzとされ、これは第４図Ａに示すよ
うにデユーテイーフアクタ50％の矩形波信号で、
例え同図Ｂに示すように、この信号SW₁がハイレ
ベルのときは左チヤンネルのオーデイオ信号を選
択し、この信号SW₁がローレベルのときは右チヤ
ンネルのオーデイオ信号を選択するようにスイツ
チ回路１３は切り換えられる。

Ａ／Ｄコンバータ１５においては１チヤンネル
当たりサンプリング周波数44.1kHzでサンプリン
グされる。コントロール信号発生回路１４からの
信号SPはこのサンプリング信号であつて、この
信号SPによつて左チヤンネル及び右チヤンネル
のオーデイオ信号がそれぞれサンプリングされる
とともに、このサンプリングされたデータが１ワ
ード当たり例えば16ビツトのPCM信号S₀に変換
される。第４図ＢはこのＡ／Ｄコンバータの出力
信号S₀を示し、L₀，L₁，L₂…は左チヤンネルの
オーデイオPCM信号のそれぞれ１ワードを示し
ており、R₀，R₁，R₂…は右チヤンネルのオーデ
イオPCM信号のそれぞれ１ワードを示している。

Ａ／Ｄコンバータ１５の出力信号S₀はスイツチ
回路１６，１７，１８を介して冗長データの付加
及びインターリーブ処理及び時間軸圧縮のための
RAM１９，２０，２１，２２の入力端に供給さ
れる。スイツチ回路１６はコントロール信号発生
回路１４からの30Hzの信号SW₂（第４図Ｈ）によ
つて切り換えられる。すなわち、信号SW₂がハイ
レベルである1/60秒の期間T_Aでは第４図Ｃに示
すPCM信号S₀の各1/60秒の期間分の信号S₁，S₂，
S₃…のうちの、１つおきの信号S₁，S₃，S₅…がス
イツチ回路１７に供給され、信号SW₂がローレベ
ルである1/60秒の期間T_Bでは残りの１つおきの
信号S₂，S₄，S₆…がスイツチ回路１８に供給され
る。

そして、スイツチ回路１７が、信号SW₂を1/2
分周した信号RSW_A（第４図Ｉ）によつて切り換
えられ、第４図Ｄ及びＥに示すようにこのスイツ
チ回路１７に供給される信号S₁，S₃，S₅…のう
ち、１つおきの信号S₁，S₅，S₉…がRAM１９に
書き込まれ、残りの１つおきの信号S₃，S₇，S₁₁
…がRAM２０に書き込まれる。

また、スイツチ回路１８が、信号RSW_Aに対し
てπ／２だけ遅相した信号RSW_B（第４図Ｊ）によつて切り換えられ、第４図Ｆ及びＧに示すようにこ
のスイツチ回路１８に供給される信号S₂，S₄，S₆
…のうち、１つおきの信号S₂，S₆，S₁₀…がRAM
２１に書き込まれ、残りの１つおきの信号S₄，
S₈，S₁₂…がRAM２２に書き込まれる。

こうしてRAM１９と２０とに、及びRAM２
１と２２とに1/60秒の期間分のオーデイオPCM
データが交互に書き込まれることになる。ここで
１／６０秒の期間内に含まれるサンプル数は1470個で
ある。すなわち第４図Ｂに示すようにそれは左チ
ヤンネルのオーデイオ信号のワードL₀〜L₇₃₄まで
の735ワードと、右チヤンネルのオーデイオ信号
のワードR₀〜R₇₃₄までの735ワードの、合計1470
ワードである。

こうしてRAM１９〜２２に書き込まれたPCM
データは、それぞれ期間T_A及びT_Bの前半の期間
においてパリテイ及びCRC（Cyclic Redundancy
Check）コードの発生付加がなされる。

すなわち、RAM１９及び２０の出力信号はス
イツチ回路２３を通じてパリテイ及びCRCコー
ド発生付加回路２４に選択的に供給される。ま
た、RAM２１及び２２の出力信号はスイツチ回
路２６を通じてパリテイ及びCRCコード発生付
加回路２７に選択的に供給される。そしてパリテ
イ及びCRCコード発生付加回路２４の出力信号
がスイツチ回路２５を介してRAM１９及び２０
の入力端に戻され、また、パリテイ及びCRCコ
ード発生付加回路２７の出力信号がスイツチ回路
２８を介してRAM２１及び２２の入力端に戻さ
れる。

スイツチ回路２３及び２５は信号RSW_Aによつ
てスイツチ回路１７と同期して切り換えられ、ス
イツチ回路２６及び２８は信号RSW_Bによつてス
イツチ回路１８と同期して切り換えられる。そし
て、コントロール信号発生回路１４より発生付加
回路２４には第４図Ｋに示すように期間T_Bの前
半の1/120秒の期間ハイレベルとなる制御信号
CP_Aが、発生付加回路２７には同図Ｌに示すよう
に期間T_Aの前半の1/120秒の期間ハイレベルとな
る制御信号CP_Bが、それぞれ供給され、これら信
号CP_A及びCP_Bがハイレベルとなつている期間、
各RAM１９〜２２の入力PCMデータに対してパ
リテイワード及びCRCコードが発生され、付加
されるようにされるのである。

つまり、期間T_Aの１つおきの期間において
RAM１９に書き込まれたデータはその次の期間
T_BになるとRAM１９からデータがスイツチ回路
２３を通じて発生付加回路２４に供給される。そ
して、この回路２４においては、この期間T_Bの
前半の期間で信号CP_Aがハイレベルとなつている
ため、この期間でその入力データに対してパリテ
イワード及びCRCコードが発生されるとともに
そのパリテイワード及びCRCコードが入力デー
タに付加され、その付加されたデータがスイツチ
回路２５を介してRAM１９の元のアドレスの位
置に再び書き込まれるようになる。RAM２０に
ついても同様で、期間T_Aの残りの１つおきの期
間においてこのRAM２０に記憶されたデータは
次の期間T_Bの前半の期間で発生付加回路２４に
おいてパリテイワード及びCRCコードが発生さ
れ、データに付加されてRAM２０の所定のアド
レス位置に再び戻り書き込まれる。

また、RAM２１に期間T_Bの１つおきの期間に
書き込まれたデータはその次の期間T_Aの前半の
期間において、RAM２２に期間T_Bの残りの１つ
おきの期間において書き込まれたデータはその次
の期間T_Aの前半の期間において、上述と同様に
してパリテイワード及びCRCコードの発生及び
付加がなされ、RAM２１及び２２にはそのパリ
テイワード及びCRCコードが付加されたPCMデ
ータが書き込まれている。

ここで、このパリテイワード及びCRCコード
の発生付加処理にあたつては、第５図に示すよう
にPCMデータは６ワード単位でブロツク化され
るとともに、この６ワードに対してパリテイデー
タＰ，Ｑ及びCRCコードが発生され、付加され
る。また、この例では、さらにこの６ワードのデ
ータは図からも明らかなように、RAM１９〜２
２の読み出しアドレスが制御されて後述のように
１トラツクとして記録される1/60秒分のPCMデ
ータ（１セグメントのデータ）内でインターリー
ブ処理されている。

こうして、RAM１９〜２２に書き込まれたオ
ーデイオPCMデータに対してパリテイワード及
びCRCコードが付加された状態の信号は、それ
ぞれほぼ回転ヘツド１Ａあるいは１Ｂの対接区間
分、つまりほぼ1/2に時間軸圧縮されて読み出さ
れるのであるが、それぞれ回転ヘツドの１回転期
間それがくり返し読み出されて、記録プロセツサ
３１及び３２を通じて回転ヘツド１Ａ及び１Ｂに
供給される。

すなわち、RAM１９及び２０の出力はスイツ
チ回路２９によつて選択的に切り換えられて記録
プロセツサ３１に供給され、RAM２１及び２２
の出力はスイツチ回路３０によつて選択的に切り
換えられて記録プロセツサ３２に供給される。

そして、RAM１９及び２０のそれぞれにおい
てパリテイワード及びCRCコードの発生付加処
理が終了した時点で状態を反転する信号SW₃（第
４図Ｍ）がコントロール信号発生回路１４よりス
イツチ回路２９に供給されて、このスイツチ回路
２９がそのハイレベル期間T₁₉ではRAM１９側
に、そのローレベル期間T₂₀ではRAM２０側に、
それぞれ切り換えられる。また、RAM１９は期
間T₁₉で、RAM２０は期間T₂₀で、それぞれ読み
出し状態とされ、書き込み時の２倍よりも若干速
い速度で読み出される。つまり、この例では元の
１／６０秒期間分のPCMデータ（パリテイワード等
の冗長データも付加されている）が回転ヘツドの
テープとの対接期間（1/120秒）分よりも若干短
い期間分に時間軸圧縮される。したがつて、第４
図Ｄ及びＥにおいて元の1/60秒分のPCMデータ
S₁，S₃…に対してダツシユを付して示す時間軸圧
縮されたデータS₁′，S₃′…は、これら読み出し期
間T₁₉及びT₂₀においては４回強くり返して読み
出され、これが記録プロセツサ３１を通じてヘツ
ド１Ａに供給される。

RAM２１及び２２に対しても同様で、これら
RAM２１及び２２のそれぞれにおいて、パリテ
イワード及びCRCコードの発生付加処理が終了
した時点で状態を反転する信号SW₄（第４図Ｎ）
がコントロール信号発生回路１４よりスイツチ回
路３０に供給されて、このスイツチ回路３０がそ
のハイレベル期間T₂₁ではRAM２１側に、その
ローレベル期間T₂₂ではRAM２２側に、それぞ
れ切り換えられる。そして、RAM２１は期間
T₂₁で、RAM２２は期間T₂₂で、それぞれ読み出
し状態とされ、RAM１９，２０と同様に書き込
み時の２倍よりも若干速い速度でPCMデータが
第４図Ｆ及びＧに示すように４回強くり返えされ
て読み出され、これが記録プロセツサ３２を介し
てヘツド１Ｂに供給される。

ここで、回転ヘツド１Ａ及び１Ｂは以上説明し
た記録系のタイミング信号に対してまつたく無関
係の状態で30rpsの一定速度で回転しているから、
読み出されたデータに対して任意の位相関係とな
るが、１セグメント分の圧縮データS₁′，S₂′，
S₃′…はそれぞれ１回転期間にわたつてくり返し
ヘツド１Ａあるいはヘツド１Ｂに供給されるの
で、各ヘツド１Ａ，１Ｂのテープ対接区間におい
て、その区間に供給されていた信号がテープ上に
それぞれ１本のトラツク４Ａ，４Ｂとして記録さ
れる。すなわち、回転ヘツド１Ａのテープ対接区
間が第４図Ｏにおいて斜線を付して示す期間であ
り、ヘツド１Ｂのテープ対接区間が同図Ｑにおい
て斜線を付して示す期間であるとすると、同図Ｐ
及びＲに示すように１セグメント分のデータとし
て見たときRAM１９〜２２から読み出されると
きの順序は変わつてはいるが、１セグメント分の
PCMデータは必ず、その１本のトラツクに記録
されるものである。この場合、前述のように読み
出しの速度は２倍より若干速いので、１セグメン
ト分のデータが一部重複して１本のトラツクに記
録される。

こうして、1/60秒の２チヤンネル分のデータは
それぞれほぼ1/2に時間軸圧縮されて記録される
ことになる。

なお、記録プロセツサ３１及び３２において
は、第５図に示すように１ブロツクのデータに対
してブロツク同期信号SYNC及びどのセグメント
に属するかを示すセグメントアドレスとそのブロ
ツクのブロツクアドレスからなるアドレスデータ
ADSの付加がなされる。ここで、１ブロツクは
６ワードであるので１セグメントのデータ中のブ
ロツクの数は1470（ワード）÷６＝245となる。し
たがつてデータは第５図に示すように最初のブロ
ツクB₀から最後のブロツクB₂₄₄までの245個のブ
ロツクである。

記録プロセツサ３１及び３２においては、さら
にPCMデータが記録に適当な信号、例えば直流
分ができるだけ少なくなるような信号に変調され
る処理も行なわれる。

次に、このようにして記録されたPCMオーデ
イオ信号を再生するには次のようにしてなされ
る。

第６図は再生系の一例を示す。

この場合、図示しないがヘツド１Ａ及び１Ｂは
記録トラツク４Ａ及び４Ｂ上を正しく走査するよ
うにするいわゆるトラツキングサーボがかけられ
ている。このトラツキングサーボの方法は種種考
えられるが、この発明の要旨とはあまり関係がな
いので、説明の繁雑を避けるため、ここでは省略
する。

再生時、ヘツド１Ａがトラツク４Ａを走査する
ことにより得られる出力（第７図Ａ）及びヘツド
１Ｂがトラツク４Ｂを走査することにより得られ
る出力（第７図Ｂ）は、それぞれアンプ３３Ａ及
び３３Ｂを通じてデジタル信号復元回路３４Ａ及
び３４Ｂに供給されて「０」「１」のデジタル信
号に戻され、誤り検出及びRAM書き込み制御信
号発生回路３５Ａ及び３５Ｂに供給される。

この回路３５Ａ及び３５Ｂにおいてはパリテイ
ワードＰ，Ｑ及びCRCコードが用いられて誤り
検出がされるとともにブロツク毎の同期信号
SYNC及びアドレスデータADSによりそれぞれ
RAM３６Ａ，３６Ｂの書き込みアドレス及び書
き込みタイミング信号が発生される。

すなわち、書き込みアドレス及び書き込みタイ
ミング信号が回路３５Ａ及び３５Ｂより得られる
と、そのブロツクデータがスイツチ回路３７Ａ及
び３７Ｂを通じてRAM３６Ａ及び３６Ｂのその
指定されたアドレスに書き込まれる。したがつ
て、記録時、１本のトラツクに順序不同で記録さ
れていた１セグメントデータはRAM３６Ａ及び
３６Ｂの定められたアドレスに書き込まれる（第
７図Ｃ及びＤ参照）。

そして、１セグメント分のデータが全てRAM
３６Ａ，３６Ｂに書き込まれると、このRAM３
６Ａ及び３６Ｂより終了信号が得られる。この終
了信号は例えばブロツクデータ毎の書き込みタイ
ミング信号を加算することにより得られる。そし
て、この終了信号は、それぞれコントロール信号
発生回路３８に供給される。このコントロール信
号発生回路３８にはマスタークロツク発生回路３
９からのクロツク信号が供給されており、これよ
りは前記終了信号に基づいて再生系のコントロー
ル信号が得られる。

すなわち、RAM３６Ａ及び３６Ｂより終了信
号が得られると、コントロール信号発生回路３８
よりのコントロール信号WC_A（第７図Ｅ）及び
WC_B（同図Ｆ）がその時点より1/120秒の間それ
ぞれローレベルになる。そして、この1/120秒の
ローレベル期間においてスイツチ回路３７Ａ及び
３７Ｂが図の状態とは逆の状態に切り換えられ
る。そして、この期間では、RAM３６Ａ，３６
Ｂに書き込まれたデータが訂正回路４０Ａ及び４
０Ｂに供給されて、パリテイワードＰ，Ｑ及び
CRCコードが用いられて誤り検出のなされたデ
ータが訂正され、その訂正されたデータがRAM
３６Ａ及び３６Ｂに再び書き込まれる。

こうてRAM３６Ａ，３６Ｂに書き込まれた訂
正のなされた再生データはコントロール信号発生
回路３８からの読み出し制御信号によつて２倍に
伸長されて読み出される。すなわち、スイツチ回
路４１が信号RSW_P（第７図Ｇ）によつてそのハ
イレベル期間T_CではRAM３６Ａ側、そのローレ
ベル期間T_DではRAM３６Ｂ側に切り換えられて
おり、このため書き込み状態でないRAMが常に
読み出し状態になるようにされ、期間T_CでRAM
３６Ａより、期間T_DでRAM３６Ｂより、それぞ
れデータが読み出される。

なお、このとき、記録時インターリーブ処理に
よつて１セグメント内で分散されていたデータワ
ードは、この再生時のRAM３６Ａ及び３６Ｂへ
の例えば書き込みアドレスが制御されることによ
り、デ・インターリーブされ、読み出されたデー
タはもとは配列のデータワードに戻されている。

読み出されたデータはスイツチ回路４１によつ
て選択的に取り出されて（第７図Ｈ）、誤り修正
回路４２に供給され、誤り訂正のしきれなかつた
データがこの修整回路４２において誤り修整され
る。この修整は、例えば前置ホールドの手法が用
いられる。

この修正回路４２の出力は１ワード毎に左右チ
ヤンネルのデータが交互に現われるものであり、
これがＤ／Ａコンバータ４３においてアナログ信
号に戻される。このアナログ信号に戻された信号
はスイツチ回路４４に供給され、このスイツチ回
路４４が記録時の切換信号SW₁と同様の切換信号
SW_P（44.1kHz）の信号によつて交互に一方及び他
方の出力端に切り換えられ、アンプ４５Ｌ及び４
５Ｒをそれぞれ介して出力端４６Ｌ及び４６Ｒに
それぞれ左チヤンネルのオーデイオ信号及び右チ
ヤンネルのオーデイオ信号が再生されて得られる
ものである。

以上の再生時におけるRAM３６Ａ及び３６Ｂ
の動作状態のタイムチヤートを第７図Ｃ及びＤに
示す。

以上のようにして、回転ヘツドのテープ対接区
間分に圧縮したPCM信号を、回転ヘツドの回転
位相を記録信号に対して同期させなくても良好に
再生できる状態で記録ができるものである。

この場合、図の例では記録信号に対して回転ヘ
ツドの回転位相がまつたく任意であるため、例え
ば回転ヘツド１Ａが第４図で期間T₁₉とT₂₀にま
たがつた期間でテープに対接するような状態にな
るおそれもある。このようになると、一本の記録
トラツクに異なる単位期間分の信号、例えばS₁と
S₂とが記録されてしまい、１セグメント単位でイ
ンターリーブ処理、パリテイ発生等がなされてい
る場合、問題となるが、このようになつても、記
録時、上記のようにアドレスデータとしてブロツ
ク毎のアドレスの他、単位期間分毎、すなわち各
セグメントのアドレスをデータに付加するように
しておけば、再生時、１つのヘツドに対する
RAMを２個設けるようにすることにより何等支
障なく再生できるものである。

この場合に、１セグメント分のデータの先端あ
るいは最後尾に、各セグメントの区切りを示す信
号を挿入しておくようにしてもよい。

また、ヘツドの回転位相が記録信号に対してこ
のようにならないようにすることもできる。すな
わち、冒頭で述べた回転ヘツドの位相検出信号の
ように精確なヘツド位相はわからなくても、例え
ば、テープを停止させた状態で、ある１回転期間
で信号をヘツドを記録し、次の１回転期間でそれ
を再生し、その再生信号のエンベロープを検出
し、その検出出力によりヘツドがテープに対して
対接し始める時点をおおよそ見い出し、これをコ
ントロール信号発生回路に供給してコントロール
信号の位相を予め設定しておき、ヘツドの回転位
相に対し記録信号の記録タイミングを１セグメン
トのPCMデータは１トラツクとして記録するよ
うにすることは可能である。

また、回転ヘツド駆動モータに供給する駆動信
号の位相により回転ヘツドの回転位相はある程度
わかるので、これにより上記タイミングを制御す
ることもできる。

なお、この例では１セグメント分のPCMデー
タはヘツドのテープ対接区間分丁度よりも若干短
い期間分に圧縮して記録するようにしたので、１
トラツクには１セグメント分のデータが１部重な
つて記録され、データが欠落してしまうおそれは
全くない。

なお、トラツク４Ａ，４Ｂ間にガードバンドを
形成するように記録するときは、ヘツド１Ａ，１
Ｂのいわゆるアジマス角を異ならせる必要はな
い。

また、回転ヘツドは２個に限らず、１個でも、
また２個以上でももちろんよい。

また、PCM信号として記録する情報信号はオ
ーデイオ信号をPCM化したものに限らず、ビデ
オ信号その他の情報信号でよいことは言うまでも
ない。

発明の効果以上のようにして、この発明においてはPCM
信号を時間軸圧縮したものを、この記録信号に対
して任意の回転位相の回転ヘツドにより、再生時
何等支障なく記録することができる。たがつて、
従来、不可欠であつた回転ヘツドの回転位相を示
す信号を得るためのパルス発生器は必要がなくな
る。このため、回転ヘツド装置のドラム内に従来
のようにパルス発生器を設ける必要がないのでド
ラムの径を小さく等、設計に自由度が大きくな
る。まだ、ドラムの構造も簡単になり安価にもな
り、さらにヘツド取付位置とパルス発生器位置間
の位置調整というやつかいな調整作業も不要にな
る。

【図面の簡単な説明】

第１図はこの発明に用いる回転ヘツド装置の一
例を示す図、第２図はそのテープパターンを示す
図、第３図はこの発明を説明するための記録系の
一例を示す図、第４図はそのタイムチヤート、第
５図はその記録データフオーマツトの一例を示す
図、第６図はこの発明を説明するための再生系の
一例を示す図、第７図はそのタイムチヤートであ
る。１Ａ及び１Ｂは回転ヘツド、２はテープ、３は
案内ドラム、４Ａ，４Ｂは記録トラツク、１９，
２０，２１，２２は時間軸圧縮等のためのメモリ
ーとしてのRAMである。

Claims

【特許請求の範囲】

１回転ヘツドによつて記録媒体上に、所定期間
分毎のPCM信号が上記回転ヘツドの上記記録媒
体の対接区間分に時間軸圧縮されたものを１本ず
つの斜めトラツクとして記録する場合に、上記
PCM信号の所定サンプル毎にアドレスデータを
付加するとともに時間軸圧縮用のメモリーより上
記時間圧縮した所定期間分のPCM信号をくり返
し読み出し、このくり返し読み出されたデータの
うちの、上記回転ヘツドの対接区間におけるこの
対接期間分相当の任意区間のPCMデータを１ト
ラツクとして記録するようにしたPCM信号の記
録方法。