JPH0357617B2 - - Google Patents
Info
- Publication number
- JPH0357617B2 JPH0357617B2 JP59171953A JP17195384A JPH0357617B2 JP H0357617 B2 JPH0357617 B2 JP H0357617B2 JP 59171953 A JP59171953 A JP 59171953A JP 17195384 A JP17195384 A JP 17195384A JP H0357617 B2 JPH0357617 B2 JP H0357617B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- tool
- semiconductor element
- metal protrusions
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子もしくは半導体素子を搭載
するための基板に金属突起を形成する方法に関す
るものである。
するための基板に金属突起を形成する方法に関す
るものである。
従来例の構成とその問題点
近年、半導体素子を多数個用いるデバイス、機
器の開発が促進されてきている。例えば、メモリ
ーカード、液晶やELデイスプレイパネル等があ
り、これらは、いずれも多数個のIC、LSIを一定
の面積を有する基板に、高密度にしかも薄型に搭
載しなければならない。IC，LSIの高密度の実装
手段として、フイルムキヤリヤ方式やフリツプチ
ツプ方式が公知であるが、次の様な問題がある。
器の開発が促進されてきている。例えば、メモリ
ーカード、液晶やELデイスプレイパネル等があ
り、これらは、いずれも多数個のIC、LSIを一定
の面積を有する基板に、高密度にしかも薄型に搭
載しなければならない。IC，LSIの高密度の実装
手段として、フイルムキヤリヤ方式やフリツプチ
ツプ方式が公知であるが、次の様な問題がある。
いずれの方式も半導体素子の電極上に外部端子
と接続するための金属突起を形成しなければなら
ない。金属突起を形成するために、半導体素子表
面にバリヤメタルと呼ばれるCr−Cu、Ti−Pd等
の多層金属膜を被着し、次いで、前記半導体素子
の電極に相当する領域を開孔した感光性樹脂パタ
ーンを形成する。前記多層金属膜を一方の電極と
し、前記開孔部にAu、Cu、Ag、半田等のメツキ
処理をし、10〜30μｍの高さの金属突起を形成
し、不要となつた感光性樹脂パターンおよび多層
金属膜の一部を除去する。この様に半導体素子の
電極上に金属突起を形成するのに、多数の工程を
必要とし、この工程の途中において前記半導体素
子に損傷を与え、歩留りを低下さす原因となつて
いた。このために著じるしく製造コストが高くな
るばかりか、信頼性おも低下さすものであつた。
と接続するための金属突起を形成しなければなら
ない。金属突起を形成するために、半導体素子表
面にバリヤメタルと呼ばれるCr−Cu、Ti−Pd等
の多層金属膜を被着し、次いで、前記半導体素子
の電極に相当する領域を開孔した感光性樹脂パタ
ーンを形成する。前記多層金属膜を一方の電極と
し、前記開孔部にAu、Cu、Ag、半田等のメツキ
処理をし、10〜30μｍの高さの金属突起を形成
し、不要となつた感光性樹脂パターンおよび多層
金属膜の一部を除去する。この様に半導体素子の
電極上に金属突起を形成するのに、多数の工程を
必要とし、この工程の途中において前記半導体素
子に損傷を与え、歩留りを低下さす原因となつて
いた。このために著じるしく製造コストが高くな
るばかりか、信頼性おも低下さすものであつた。
発明の目的
本発明はこのような従来の問題に鑑み、接続時
工程が著じるしく少なく、安価な接続方法を提供
することを目的とする。
工程が著じるしく少なく、安価な接続方法を提供
することを目的とする。
発明の構成
本発明は、半導体素子の電極と対応した位置に
金属突起物を形成した基板の前記金属突起物にツ
ールを接触させ加圧・加熱し、前記基板上の金属
突起物を剥離しツールに転写・接合する工程、前
記半導体素子の電極と前記ツール上の金属突起物
とを位置合せ、接合する工程により、前記基板上
の金属突起物を前記半導体素子の電極上に転写・
接合する半導体装置の製造方法を提供する。さら
にまた、本発明は、配線基板の配線パターンと対
応した位置に金属突起物を形成した基板の前記金
属突起物にツールを接触させ加圧・加熱し、前記
基板上の金属突起物を剥離しツールに転写・接合
する工程、前記配線基板の配線パターンと前記ツ
ール上の金属突起物とを位置合せ、接合して前記
基板上の金属突起物を配線基板の配線パターン上
に転写・接合する工程と、前記金属突起物と半導
体素子の電極とを接合する工程とを備えた方法を
提供する。
金属突起物を形成した基板の前記金属突起物にツ
ールを接触させ加圧・加熱し、前記基板上の金属
突起物を剥離しツールに転写・接合する工程、前
記半導体素子の電極と前記ツール上の金属突起物
とを位置合せ、接合する工程により、前記基板上
の金属突起物を前記半導体素子の電極上に転写・
接合する半導体装置の製造方法を提供する。さら
にまた、本発明は、配線基板の配線パターンと対
応した位置に金属突起物を形成した基板の前記金
属突起物にツールを接触させ加圧・加熱し、前記
基板上の金属突起物を剥離しツールに転写・接合
する工程、前記配線基板の配線パターンと前記ツ
ール上の金属突起物とを位置合せ、接合して前記
基板上の金属突起物を配線基板の配線パターン上
に転写・接合する工程と、前記金属突起物と半導
体素子の電極とを接合する工程とを備えた方法を
提供する。
実施例の説明
第１図で第１の実施例を説明する。基板１はセ
ラミツク、ガラス等の絶縁体上にメツキ用電極と
なる金属膜が形成され、更にその上に絶縁膜が形
成され半導体素子の電極と対応した位置に開孔部
を有し、前記開孔部に金属突起２が形成される。
金属突起２は例えばAuで構成され、電解メツキ
法で前記開孔部上に形成される。ついで、少なく
とも半導体素子のチツプ寸法と同一寸法の底面を
したツール３と前記金属突起２とを位置合せし、
ツール３を下降４せしめる（第１図ａ）。
ラミツク、ガラス等の絶縁体上にメツキ用電極と
なる金属膜が形成され、更にその上に絶縁膜が形
成され半導体素子の電極と対応した位置に開孔部
を有し、前記開孔部に金属突起２が形成される。
金属突起２は例えばAuで構成され、電解メツキ
法で前記開孔部上に形成される。ついで、少なく
とも半導体素子のチツプ寸法と同一寸法の底面を
したツール３と前記金属突起２とを位置合せし、
ツール３を下降４せしめる（第１図ａ）。
ツール３を基板１上の金属突起２に接触させ加
圧・加熱せしむれば基板１上の金属突起２はツー
ル３の底面に転写・接合される（第１図ｂ）。基
板の構成については第３図で詳細にのべるが、金
属突起を形成する開孔部内の下地の金属膜はメツ
キ処理が容易で、かつ容易に剥離できる材料で構
成される。またツール３は、その底面が多少の凹
凸を有し、金属突起と接し、加圧加熱されること
により、前記凹凸に金属突起が微少に喰い込み、
金属突起がツール側に転写する構成であつても良
いし、ツール底面に前記金属突起と比較的合金を
形成しやすい材料が設けられており、金属突起と
接した時に、少量の合金を形成することによつて
ツール側に金属突起が転写される構成であつても
良い。次に、ツール３に転写・接合された金属突
起２は半導体素子５の電極６と位置合せし、ツー
ル３で加圧・加熱７し（第１図ｃ）、ツール３を
上昇８させれば、金属突起２は半導体素子５の電
極６上に接合される（第１図ｄ）。ツール３の加
圧・加熱条件は、金属突起２がAuで、半導体素
子５の電極６がアルミニウム電極で構成されるな
らば、半導体素子５を100℃〜300℃に加熱した状
態ならば、ツールの温度は350℃〜500℃、加圧力
は金属突起１個当り30ｇ〜100ｇで接合できる。
圧・加熱せしむれば基板１上の金属突起２はツー
ル３の底面に転写・接合される（第１図ｂ）。基
板の構成については第３図で詳細にのべるが、金
属突起を形成する開孔部内の下地の金属膜はメツ
キ処理が容易で、かつ容易に剥離できる材料で構
成される。またツール３は、その底面が多少の凹
凸を有し、金属突起と接し、加圧加熱されること
により、前記凹凸に金属突起が微少に喰い込み、
金属突起がツール側に転写する構成であつても良
いし、ツール底面に前記金属突起と比較的合金を
形成しやすい材料が設けられており、金属突起と
接した時に、少量の合金を形成することによつて
ツール側に金属突起が転写される構成であつても
良い。次に、ツール３に転写・接合された金属突
起２は半導体素子５の電極６と位置合せし、ツー
ル３で加圧・加熱７し（第１図ｃ）、ツール３を
上昇８させれば、金属突起２は半導体素子５の電
極６上に接合される（第１図ｄ）。ツール３の加
圧・加熱条件は、金属突起２がAuで、半導体素
子５の電極６がアルミニウム電極で構成されるな
らば、半導体素子５を100℃〜300℃に加熱した状
態ならば、ツールの温度は350℃〜500℃、加圧力
は金属突起１個当り30ｇ〜100ｇで接合できる。
次に他の実施例を第２図で説明する。基板上の
金属突起２をツール３に転写・接合した後、回路
基板１０の配線パターン１１と位置合せし、ツー
ル３を下降せしめる（第２図ａ）。ツールを下降
し、加圧・加熱すればツール３の金属突起２は回
路基板１０の配線パターン１１側に接合される
（第２図ｂ）。これにより配線パターン上に金属突
起が形成される。前記回路基板１０はエポキシ、
ガラス、セラミツクあるいは金属を母体にし表面
に絶縁体を形成した材料であり、配線パターン１
１は、Au又はCu、Agで形成され、Cuの場合に
はその表面にSn、半田、Au等の膜が形成され、
金属突起２と容易に合金を形成しやすい材料を用
いるものである。次にツール１３で半導体素子５
を保持し、半導体素子５の電極６と配線パターン
１１上の金属突起２とを位置合せ（第２図ｃ）
し、ツール１３を下降１２せしめ、加圧・加熱
（第１の実施例で説明した条件と同じ）し、ツー
ル１３を上昇１４すれば第２図ｄの如く半導体素
子５の電極６と配線パターン１１上の金属突起２
とが接合されるものである。
金属突起２をツール３に転写・接合した後、回路
基板１０の配線パターン１１と位置合せし、ツー
ル３を下降せしめる（第２図ａ）。ツールを下降
し、加圧・加熱すればツール３の金属突起２は回
路基板１０の配線パターン１１側に接合される
（第２図ｂ）。これにより配線パターン上に金属突
起が形成される。前記回路基板１０はエポキシ、
ガラス、セラミツクあるいは金属を母体にし表面
に絶縁体を形成した材料であり、配線パターン１
１は、Au又はCu、Agで形成され、Cuの場合に
はその表面にSn、半田、Au等の膜が形成され、
金属突起２と容易に合金を形成しやすい材料を用
いるものである。次にツール１３で半導体素子５
を保持し、半導体素子５の電極６と配線パターン
１１上の金属突起２とを位置合せ（第２図ｃ）
し、ツール１３を下降１２せしめ、加圧・加熱
（第１の実施例で説明した条件と同じ）し、ツー
ル１３を上昇１４すれば第２図ｄの如く半導体素
子５の電極６と配線パターン１１上の金属突起２
とが接合されるものである。
以上のべた如く本発明は金属突起を別の基板に
形成し、これをツールに転写、次いで半導体素子
あるいは配線パターンに加圧・加熱により接合せ
しめるものである。したがつて、従来の如くバリ
ヤメタルの形成やエツチング等の複雑な工程を必
要としない。
形成し、これをツールに転写、次いで半導体素子
あるいは配線パターンに加圧・加熱により接合せ
しめるものである。したがつて、従来の如くバリ
ヤメタルの形成やエツチング等の複雑な工程を必
要としない。
次に本発明の金属突起を形成するための基板の
構成例について第３図で説明する。ガラス、セラ
ミツク等の絶縁体２０上にito、Pt、Pd等のメツ
キの形成が良好でかつ附着力の弱い導電性材料２
１を全面に設け、この上に半導体素子の電極と対
応した位置に開孔２３を有するSiO2、Si3N4、
Al2O3等の絶縁膜２２を形成する。導電性材料２
１を一方の電極として電解メツキ処理すれば開孔
部２３に金属突起２４が形成される。
構成例について第３図で説明する。ガラス、セラ
ミツク等の絶縁体２０上にito、Pt、Pd等のメツ
キの形成が良好でかつ附着力の弱い導電性材料２
１を全面に設け、この上に半導体素子の電極と対
応した位置に開孔２３を有するSiO2、Si3N4、
Al2O3等の絶縁膜２２を形成する。導電性材料２
１を一方の電極として電解メツキ処理すれば開孔
部２３に金属突起２４が形成される。
金属突起２４がツールに転写・接合され、基板
２０上に金属突起２４が存在しなくなれば、再度
メツキ処理し、繰辺し前記基板を用いるものであ
る。
２０上に金属突起２４が存在しなくなれば、再度
メツキ処理し、繰辺し前記基板を用いるものであ
る。
発明の効果
(1) 半導体素子の電極や配線パターン上に金属突
起を形成するのに、従来必要としていたバリヤ
メタルの形成、フオトリングラフイ、エツチン
グ等の工程がまつたく不要となり、製造コスト
が著じるしく安価となりまた半導体素子や配線
パターンに処理する必要がないので歩留りの低
下や信頼性を低下さす事がない。
起を形成するのに、従来必要としていたバリヤ
メタルの形成、フオトリングラフイ、エツチン
グ等の工程がまつたく不要となり、製造コスト
が著じるしく安価となりまた半導体素子や配線
パターンに処理する必要がないので歩留りの低
下や信頼性を低下さす事がない。
(2) 基板上に形成した金属突起を一たんツールに
転写接合するために、金属突起間の位置寸法が
変動することなく正確に設定され、半導体素子
の電極や配線パターンに接合できるため、不完
全な信頼性の低い接合が発生しないばかりか、
基板から金属突起を転写・接合する時および半
導体素子の電極や配線パターンに接合する時の
位置合せが、ツールの外寸によつて設定できる
ので、位置合せが著じるしく容易である。すな
わちツールの底面の外寸を半導体素子の外寸と
同じくすれば、お互いの外寸のみを重なる如く
位置合せすれば良く、微細な半導体素子の電極
と金属突起の精度の高い位置合せを必要としな
い。この事は、同様に、金属突起を形成する基
板、配線パターン上に前記ツールの外寸と同じ
になる位置合せマークを形成しておけば良いも
のである。
転写接合するために、金属突起間の位置寸法が
変動することなく正確に設定され、半導体素子
の電極や配線パターンに接合できるため、不完
全な信頼性の低い接合が発生しないばかりか、
基板から金属突起を転写・接合する時および半
導体素子の電極や配線パターンに接合する時の
位置合せが、ツールの外寸によつて設定できる
ので、位置合せが著じるしく容易である。すな
わちツールの底面の外寸を半導体素子の外寸と
同じくすれば、お互いの外寸のみを重なる如く
位置合せすれば良く、微細な半導体素子の電極
と金属突起の精度の高い位置合せを必要としな
い。この事は、同様に、金属突起を形成する基
板、配線パターン上に前記ツールの外寸と同じ
になる位置合せマークを形成しておけば良いも
のである。
第１図ａ〜ｄは本発明の第１の実施例を示す工
程断面図、第２図ａ〜ｄは本発明の他の実施例を
示す工程断面図、第３図は金属突起を形成する基
板の断面図である。 １……基板、２……金属突起、３……ツール、
５……半導体素子、６……電極、１０……回路基
板、１１……配線パターン。
程断面図、第２図ａ〜ｄは本発明の他の実施例を
示す工程断面図、第３図は金属突起を形成する基
板の断面図である。 １……基板、２……金属突起、３……ツール、
５……半導体素子、６……電極、１０……回路基
板、１１……配線パターン。
Claims (1)
- 【特許請求の範囲】 １ 半導体素子の電極と対応した位置に金属突起
物を形成した基板の前記金属突起物にツールを接
触させ加圧・加熱し、前記基板上の金属突起物を
剥離しツールに転写・接合する工程、前記半導体
素子の電極と前記ツール上の金属突起物とを位置
合せ、接合する工程により、前記基板上の金属突
起物を前記半導体素子の電極上に転写・接合する
事を特徴とする半導体装置の製造方法。 ２ 配線基板の配線パターンと対応した位置に金
属突起物を形成した基板の前記金属突起物にツー
ルを接触させ加圧・加熱し、前記基板上の金属突
起物を剥離しツールに転写・接合する工程、前記
配線基板の配線パターンと前記ツール上の金属突
起物とを位置合せ、接合して前記基板上の金属突
起物を配線基板の配線パターン上に転写・接合す
る工程と、前記金属突起物と半導体素子の電極と
を接合する工程とを備えた事を特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171953A JPS6150339A (ja) | 1984-08-18 | 1984-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171953A JPS6150339A (ja) | 1984-08-18 | 1984-08-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6150339A JPS6150339A (ja) | 1986-03-12 |
| JPH0357617B2 true JPH0357617B2 (ja) | 1991-09-02 |
Family
ID=15932842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171953A Granted JPS6150339A (ja) | 1984-08-18 | 1984-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6150339A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312785B2 (en) | 2001-10-22 | 2007-12-25 | Apple Inc. | Method and apparatus for accelerated scrolling |
| US7333092B2 (en) | 2002-02-25 | 2008-02-19 | Apple Computer, Inc. | Touch pad for handheld device |
| US7348967B2 (en) | 2001-10-22 | 2008-03-25 | Apple Inc. | Touch pad for handheld device |
| US7495659B2 (en) | 2003-11-25 | 2009-02-24 | Apple Inc. | Touch pad for handheld device |
| US7499040B2 (en) | 2003-08-18 | 2009-03-03 | Apple Inc. | Movable touch pad with added functionality |
| US8866780B2 (en) | 2007-12-03 | 2014-10-21 | Apple Inc. | Multi-dimensional scroll wheel |
| US8872771B2 (en) | 2009-07-07 | 2014-10-28 | Apple Inc. | Touch sensing device having conductive nodes |
| US8933890B2 (en) | 2003-11-25 | 2015-01-13 | Apple Inc. | Techniques for interactive input to portable electronic devices |
| US9354751B2 (en) | 2009-05-15 | 2016-05-31 | Apple Inc. | Input device with optimized capacitive sensing |
| US9360967B2 (en) | 2006-07-06 | 2016-06-07 | Apple Inc. | Mutual capacitance touch sensing device |
| US9367151B2 (en) | 2005-12-30 | 2016-06-14 | Apple Inc. | Touch pad with symbols based on mode |
| US9405421B2 (en) | 2006-07-06 | 2016-08-02 | Apple Inc. | Mutual capacitance touch sensing device |
| US9454256B2 (en) | 2008-03-14 | 2016-09-27 | Apple Inc. | Sensor configurations of an input device that are switchable based on mode |
-
1984
- 1984-08-18 JP JP59171953A patent/JPS6150339A/ja active Granted
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8952886B2 (en) | 2001-10-22 | 2015-02-10 | Apple Inc. | Method and apparatus for accelerated scrolling |
| US7348967B2 (en) | 2001-10-22 | 2008-03-25 | Apple Inc. | Touch pad for handheld device |
| US7312785B2 (en) | 2001-10-22 | 2007-12-25 | Apple Inc. | Method and apparatus for accelerated scrolling |
| US9009626B2 (en) | 2001-10-22 | 2015-04-14 | Apple Inc. | Method and apparatus for accelerated scrolling |
| US7333092B2 (en) | 2002-02-25 | 2008-02-19 | Apple Computer, Inc. | Touch pad for handheld device |
| US7499040B2 (en) | 2003-08-18 | 2009-03-03 | Apple Inc. | Movable touch pad with added functionality |
| US7495659B2 (en) | 2003-11-25 | 2009-02-24 | Apple Inc. | Touch pad for handheld device |
| US8933890B2 (en) | 2003-11-25 | 2015-01-13 | Apple Inc. | Techniques for interactive input to portable electronic devices |
| US9367151B2 (en) | 2005-12-30 | 2016-06-14 | Apple Inc. | Touch pad with symbols based on mode |
| US9360967B2 (en) | 2006-07-06 | 2016-06-07 | Apple Inc. | Mutual capacitance touch sensing device |
| US9405421B2 (en) | 2006-07-06 | 2016-08-02 | Apple Inc. | Mutual capacitance touch sensing device |
| US8866780B2 (en) | 2007-12-03 | 2014-10-21 | Apple Inc. | Multi-dimensional scroll wheel |
| US9454256B2 (en) | 2008-03-14 | 2016-09-27 | Apple Inc. | Sensor configurations of an input device that are switchable based on mode |
| US9354751B2 (en) | 2009-05-15 | 2016-05-31 | Apple Inc. | Input device with optimized capacitive sensing |
| US8872771B2 (en) | 2009-07-07 | 2014-10-28 | Apple Inc. | Touch sensing device having conductive nodes |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6150339A (ja) | 1986-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048438A (en) | Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips | |
| JPH0332914B2 (ja) | ||
| US5109601A (en) | Method of marking a thin film package | |
| JPH0357617B2 (ja) | ||
| KR19980063532A (ko) | 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법 | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JPH0432541B2 (ja) | ||
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JPH06268098A (ja) | 半導体集積回路装置の製造方法 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JPH03101142A (ja) | 半導体装置の製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP2764628B2 (ja) | 電子回路基板とその製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| EP0343379A2 (en) | Thin film package for mixed bonding of a chip | |
| JP2674786B2 (ja) | Ｉｃの実装方法および実装装置 | |
| KR0171099B1 (ko) | 반도체 기판 범프 및 그 제조방법 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH0510365Y2 (ja) | ||
| JPH05251505A (ja) | Ｉｃチップのエリアテープへの接続方法 | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JP2998507B2 (ja) | 半導体装置の製造方法 | |
| JP2705263B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JPS6091656A (ja) | 半導体装置の製造方法 | |
| KR20010045916A (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 |