JPH0358187B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はパワートランジスタに係る。

強い電流を通すことができ、高い降伏電圧に耐
えることができ、しかも、遮断状態と導通状態と
の間の移行を低電力で制御することができるトラ
ンジスタの製造が要望されている。約10mm²のシリ
コントランジスタユニツトでは降伏電圧約400V
及び電流強度約10Aを達成することが望まれてい
る。

縦形の電界効果トランジスタ（DMOS又は
VMOS）の使用は既に提案されている。しかし
乍ら、この種のトランジスタの重要な欠点は、特
にドレインでの導通が多数キヤリアのみによつて
確保されるため導通状態での抵抗が高いことであ
る。

多数キヤリアと少数キヤリアとの双方による導
通を利用し且つ絶縁ゲートによる電界効果制御を
利用した従来の構造としてサイリスタを挙げるこ
とができる。即ち、サイリスタは、極めて小さい
制御電力によつて導通し得るが、遮断するために
はサイリスタ内の電流を消去しなければならな
い。

本発明の目的は、多数キヤリア及び少数キヤリ
アの双方により導通して強い電流を通し得る半導
体構造体即ち内部抵抗の小さい半導体構造体を提
供することである。本発明の構造体は、絶縁ゲー
トの使用した電界効果、即ち低い制御電力により
制御され、サイリスタとしてではなくトランジス
タとして動作し、制御電極の作用によつて導通及
び遮断が生起する。

本発明の半導体構造体は主として、縦形バイポ
ーラパワートランジスタを含んでおり、そのエミ
ツタ及びコレクタが夫々の接触と共に構造体の主
電極を構成しており、ベースは絶縁ゲート形電界
効果トランジスタ（MOS）のドレインに接続さ
れている。従つてMOSトランジスタが導通した
ときにパイボーラトランジスタの増幅ベース電流
により生成した強い電流がエミツタとコレクタと
の間に流れる。

構造体の基板たる半導体基板がエミツタを構成
する。前記基板上に第１導電形の不純物をドープ
する。基板の下面に金属膜を蒸着してエミツタ接
触を形成する。

ベースは、基板を被覆し反対の導電形に弱くド
ープされたエピタキシヤル層から成る。

コレクタは第１導電形に表面からドープされた
領域から成る。この領域の少なくとも中心は強く
ドープされている。該領域は広い表面を有してお
り、該表面の大部分は、コレクタ接触を構成する
金属膜で被覆されている。このように構成すると
コレクタ領域での抵抗を低減し得る。このような
抵抗低減は、導通状態でのトランジスタの抵抗を
小さくするため、及び、導電形が交互する連続領
域での寄生サイリスタの発生を阻止するために行
なわれる。後者に関しては後述する。

MOSトランジスタのドレインは、前記の第２
（即ち反対）導電形を有しておりコレクタ領域外
の半導体プレートと共面のエピタキシヤル層から
成る。ドレイン電極は配備されない。

ソースは、前記の第１導電形のコレクタ領域に
該領域の縁端に沿つて第２導電形の不純物を表面
からドープした領域から成る。ソース領域とコレ
クタ領域の縁端との間のスペースはエピタキシヤ
ル層の表面と共面の領域でMOSトランジスタの
チヤネル領域を形成している。このチヤネル領域
は薄い絶縁層で被覆されており、該層の上に、
MOSトランジスタの制御ゲート及び本発明構造
体の制御電極の双方の機能を有する導電層が形成
されている。

ソース領域は、抵抗生ソースアクセス領域を介
して間接的にコレクタの金属層に電気接続されて
いる。即ち、ソースアクセス領域の一端はソース
に電気接続され、他端はコレクタの金属層に接続
されている。この抵抗性ソースアクセス領域は、
単結晶シリコン又は多結晶シリコンから成る。こ
の領域の機能は、コレクタ電極とソース領域との
間の電圧をドレイン電流に実質的に比例して降下
させ、これにより後述する如く寄生サイリスタの
発生を阻止することである。

即ち、（コレクタ領域を強くドープし且つ広い
表面を与えることによつて）コレクタ領域の内部
抵抗をかなり低減し同時にソースアクセスに十分
に高い値の抵抗を与えたため、強い電流が流れた
ときにも電界効果制御のバイポーラトランジスタ
はサイリスタの作用を生じない。

本発明の構造体では、主電流がバイポーラトラ
ンジスタのコレクタ電流であるから、多数キヤリ
アと少数キヤリアとの双方によつて導通が確保さ
れる。

コレクタとエミツタとの間の降伏電圧は高い。
何故なら、この電圧は、順方向ではMOSトラン
ジスタのドレインとソースとの間の降伏電圧、逆
方向では縦形バイポーラトランジスタの弱ドープ
ベースの両端間の降伏電圧であるからである。

MOSトランジスタの絶縁ゲートによつて制御
を行なうので、制御電流は極めて低い。

抵抗性ソースアクセス領域を形成するためにコ
レクタ領域の単結晶シリコンの表面に、ソースに
ドープした不純物と同様の不純物をドープした狭
い領域を形成してもよい。この狭い領域は、（チ
ヤネル領域に沿つて伸びる）ソース領域自体から
チヤネルの縁端に対して横方向にコレクタ領域の
内部に伸びている。（第１導電形の）コレクタ領
域の主要部と接触したコレクタの金属層は、チヤ
ネルの縁端に沿つて伸びるソース自体から離間し
た場所だけで第２導電形の狭い領域とも接触して
いる。

又は、抵抗性ソースアクセス領域を形成するた
めに、多結晶シリコン層を絶縁層に蒸着し、一方
でコレクタ接触たる金属層に電気的に直結し、他
方でソース領域に直接又は金属蒸着層を介して電
気的に接続してもよい。

本発明の別の特徴、目的及び利点は添付図面に
示す非限定具体例に基く下記の記載より明らかに
されるであろう。

第１図は、本発明の半導体構造体の一具体例で
ある電界効果制御形パイボーラトランジスタ構造
体の断面図を示す。

ここで取扱うのは縦形バイポーラパワートラン
ジスタである。構造体が、直列に接続されたセル
から成る１個の対称形全体ネツトワークを含み、
各セルが１個のバイポーラトランジスタ素子と該
素子を制御する１個のMOSトランジスタ素子と
を有し得ることが理解されよう。以後の記載は１
個のセルに関する説明であるが、隣り合う任意の
２個のセルが互いに対称であることは第１図より
明らかである。

バイポーラトランジスタは、第１導電形（図示
の具体例でｐ形）の半導体基板１０を含むシリコ
ンプレート内に形成される。基板１０は比較的強
くドープされ、図中、記号p⁺で示されている。

基板１０は、第２導電形即ち反対の導電形（ｎ
形）を有しており比較的弱くドープされたエピタ
キシヤルシリコンからなる均一なエピタキシヤル
層１２で被覆されている。

このエピタキシヤル層１２に表面からｐ形ドー
プ領域が形成される。該ｐ形ドープ領域はプレー
トの表面の大部分に拡がつており、隣り合う領域
間において狭い間隔で、露出領域14を残してい
る。即ち、露出領域14に於いてはエピタキシヤル
層１２がシリコン表面のレベルまで伸びて表面に
露出している。

図中、上下方向寸法は実際の比率に対応しない
が、水平方向寸法即ち横寸法は、エピタキシヤル
層１２の大部分がｐ形ドープ処理されたことが明
らかになるように実際の比率に対応している。ｐ
形ドープ形領域の幅の寸法は例えば約100ミクロ
ンであり、露出領域14の幅の寸法は例えば約10ミ
クロンである。

実装段階ではｐ形ドーピングを２段階で実施す
るのが好ましい。第１段階ではイオン打込み又は
拡散によつて（第１図に符号ｐで示す如く）低濃
度に浅くドープし、第２段階では例えば拡散によ
つて（p⁺でしめす如く）高濃度で深くドープす
る。第２段階のドープ領域は、第１段階のドープ
領域よりやや小さい。従つて最終的には、エピタ
キシヤル層の表面の大部分が強く深く（p⁺）ド
ープされており、同じ導電形に弱く浅くドープさ
れた領域が前記の部分を包囲している。中心の
p⁺形領域を符号１６、ｐ形領域を符号１８で示
す。エピタキシヤル層１２の露出領域14に隣接し
たｐ形領域18の縁端を符号２０で示す。

p⁺形の基板１０はPNP形パイポーラトランジ
スタのエミツタ領域を構成する。基板１０の下面
を金属膜で被覆しエミツタ接触を形成し得る。基
板１０の上面の側にエミツタ接触を形成したいと
きは、該上面側の表面と基板１０とを接続する
p⁺形アクセスシンクすなわちウエルを設けるこ
とも可能である。

バイポーラトランジスタのベース領域はp⁺形
領域16の下方のエピタキシヤル層１２の部分から
成る。ベース接触は設けられない。

p⁺形領域16はPNPトランジスタのコレクタ領
域を構成する。上面の大部分（即ちシリコン表面
の大部分）に導電性の金属層２２（例えばアルミ
ニウム層）が蒸着されてコレクタ接触を構成して
いる。

ｐ形領域18の縁端２０に沿つて表面まで伸びた
ｎ形エピタキシヤル層１２部分たる露出領域14
は、ＮチヤネルMOS形電界効果トランジスタの
ドレインを構成する。ドレイン接触及びベース接
触はいずれも存在せず、ｎ形のエピタキシヤル層
１２の中にベースとドレインとの双方が形成され
ることが理解されよう。

先にｐ形不純物をドープした領域16，18に表面
から強くドープしたn⁺形領域24を形成する。該
n⁺形領域24は電界効果トランジスタのソース領
域を構成する。n⁺形領域24は、ｐ形領域18の縁
端２０に沿つて長手方向（第１図の平面に垂直な
方向）伸びており、それ自体と前記縁端２０との
間にｐ形の狭い間隔を形成している。この狭い間
隔は、シリコン表面と同じレベルの露出領域28を
有しており電界効果トランジスタのチヤネル領域
を構成している。ソース領域を構成するn⁺形領
域24の深さはｐ形領域18の深さより小さい。

チヤネル領域を構成する露出領域28は（好まし
くは熱酸化シリコンから成る）絶縁薄層３０で被
覆されている。絶縁薄層３０は、ドープ多結晶シ
リコン又はアルミニウムから成る導電ゲート領域
で被覆されている。種々のｐ形領域間の露出領域
14の幅は事実上極めて狭いため、絶縁薄層３０と
電極３２とは、露出領域14とその両隣りの２個の
露出領域28とを完全に被覆する。この結果、露出
領域14と露出領域14に隣接の露出領域28との上方
に伸びる幅の狭い導電層からなる共通制御形の電
極３２が形成される。該電極３２、露出領域14の
両側のチヤネル領域としての露出領域28を制御し
て、露出領域14によつて隔てられた領域16、18に
対応する２個のバイポーラトランジスタの導通を
制御する制御ゲートを構成する。

本発明の一つの特徴、即ち、各n⁺形領域24と
金属層２２との間において、図中記号的に示した
抵抗体２６として機能すべき抵抗性ソースアクセ
ス領域の構成は第１図では明らかでない。第２図
と第３図とを比較検討すれば、抵抗体２６として
機能すべき抵抗性ソースアクセス領域26′が、平
面図たる第２図のＡ−Ａ線断面図たる第１図では
具体的に示されない理由が理解されるであろう。
なお、第３図には、記号的な抵抗体２６の図示は
省略してある。

第１〜３図に示された本具体例の半導体構造体
は下記の如く作動する。従来のPNP形バイポー
ラトランジスタと同じくコレクタとエミツタとの
間に正の電位差を作用させる。

MOSトランジスタの電極３２を制御するため
の制御電圧が印加されないときは、露出領域28に
チヤネルが形成されず、該MOSトランジスタは
遮断状態に維持される。コレクターベース接合の
バイアスは逆転する。電流はベースに流れない。
従つてベース領域の電位はエミツタの電位レベル
に実質的に等しい値に維持される。

構造体のエミツタとコレクタとの間に電流が流
れない。

（MOSトランジスタのしきい値電圧より高い）
十分な正電位が電極３２に作用すると露出領域28
にチヤネルが形成されドレインがソースに電気的
に接続される。その結果、最初はエミツタの電位
に極めて近い値であつたドレインの電位が降下
し、ソースの電位に近付く（ソースの電位はコレ
クタの電位に実質的に等しい）。

ベースのドレインとが同じｎ形領域から構成さ
れているのでベースの電位も降下する。エミツタ
ベース接合は順方向にバイアスされ、エミツタか
らベースにキヤリアが注入される。これらのキヤ
リアはコレクタに向かう方向で加速される。

バイポーラトランジスタが導通しエミツタとコ
レクタとの間にかなりの電流が流れる。

電極３２への制御電圧の印加を中止するとベー
ス電流が流れないためドレイン及びベースの電位
が増加し、バイポーラトランジスタが遮断され
る。

バイポーラトランジスタは、高密度の電流を通
過せしむべく構成されている。このためにコレク
タ領域の表面積を広くし、金属接触の寸法も大き
くしている。該接触はp⁺形領域16の表面のほぼ
全部に拡がつている。更にp⁺形領域16は強くド
ープされている。

しかし乍ら、或る程度の内部抵抗がコレクタ内
に残存しており、該抵抗が電圧降下を生起する。
高電流状態ではこの電圧降下はｐ−ｎ接合の励起
電圧を超える値に到達し得る。ソース領域がコレ
クタ接触の電位に直結していると、前記電圧降下
によつてソースとｐ形領域18との間の接合が導通
するであろう。その結果、ベース電流が増加し、
従つてコレクタ電流も増加するであろう。このプ
ロセスが広がつて止めることのできない最下コレ
クタ電流が発生するであろう。これがPNP形バ
イポーラトランジスタに生じる自己バイアス現象
である。この現象は、コレクタ内の電圧降下が、
導電形が交互するn⁺形領域24（ソース）とp⁺形領
域16（コレクタ）とエピタキシヤル層１２（ベー
ス）と基板１０（エミツタ）との連続から成る寄
生サイリスタを導通させたと説明することもでき
る。（ソース領域を構成するn⁺形領域24に対応す
る）有効表面積は小さいが前記の如きサイリスタ
はバイポーラトランジスタを導通状態に維持し、
ベースに強い電流を通す。この電流はサイリスタ
が一度作動を始めると消去することは不可能であ
りトランジスタによつて増幅される。

前記の如き好ましくない現象を阻止するため
に、コレクタの内部抵抗を前述の構成によつてで
きるだけ低い値に低減し、更に、n⁺形領域24を
コレクタ接触に直結しないで抵抗性ソースアクセ
ス領域を介して接続している。抵抗性ソースアク
セス領域26′は記号的に示された抵抗体２６の如
く機能するように構成されている。MOSトラン
ジスタのベース電流（従つてドレイン電流）の増
加によつてコレクタ電流が増加すると、ドレイン
電流が通る抵抗性ソースアクセス領域26′に電圧
降下が生じる。従つて、ソース−チヤネル接合の
端子間の電圧降下はもはやコレクタ領域の電圧降
下に等しくなく、抵抗性ソースアクセス領域
26′内での電圧降下の値まで減少する。

これらの電圧降下は実質的に平行に変化するた
め、トランジスタを通過する可能な最下電流に於
いて接合を導通させない大きさの抵抗体２６の
値、即ち抵抗性ソースアクセス領域26′の抵抗値
を選択すればよい。

実際には、抵抗性ソースアクセス領域26′の抵
抗値は、コレクタの内部抵抗とバイポーラトラン
ジスタの電流利得との積より大きい値でなければ
ならない。

ここで取扱うパワートランジスタの場合、抵抗
値数オーム又は数十オームが完全に適切な値であ
ろう。

第１図で記号的に示された抵抗体２６として機
能する抵抗性ソースアクセス領域26′の具体的な
形状は第２図及び第３図から明らかである。この
領域26′は、ソース領域即ち、n⁺形領域24と同時
に同様の方法でp⁺形領域16内に形成されたn⁺形
領域である。該領域26′は実質的に、（ｐ形領域18
の縁端２０に沿つて長手方向に伸びる）n⁺形領
域24から横方向にp⁺形領域16の内部に向つて伸
びる狭い突出部である。p⁺形領域16の表面の大
部分を被覆するコレクタ接触は、抵抗性ソースア
クセス領域26′の（ソースから離間した）端部に
も接触しており、n⁺形領域24には接触しない。
このために、領域26′を構成する横方向突出部の
各個のレベルで金属接触を凹状にエツチングす
る。コレクタの金属層２２が領域26′の端部のみ
と接触しn⁺形シリコンの他の部分と接触しない
ように、凹部の深さは突出部の長さより勿論小さ
く凹部の幅は突出部の幅より大きい。

前記の如く形成された抵抗性ソースアクセス領
域26′の抵抗値即ち、第１図及び第２図に記号的
に示した抵抗体２６の抵抗値は、領域26′の長さ
対幅の比によつて決定される。n⁺形領域の抵抗
がスクエア当り数オームに等しいときは、前記の
比は一桁の値になるであろう。

尚、第３図は、第２図のＢ−Ｂ線に沿つた即ち
領域26′のレベルでの第１図と全く同様の半導体
構造体を示す断面図である。以上説明したよう
に、第３図により第１図では明らかでない抵抗性
ソースアクセス領域26′の構造が示されており、
金属層２２とシリコンとの接触領域自体に凹部が
形成されていることが理解されよう。また、第３
図において凹部は、金属層２２の中断又は不連続
によつて形成されるのでなく、第２図の如き形状
の凹部を有する酸化物層３３で金属層２２をシリ
コンから絶縁する領域によつて形成されている。

第４図は抵抗性ソースアクセス領域の別の具体
例を示す。

基板１０及び単結晶シリコンエピタキシヤル層
の種々のドープ領域の基本構造は第１図と同じで
ある。絶縁薄層３０及び該絶縁薄層３０を被覆す
る導電ゲート即ち電極３２もまた、第１図と同様
の性質を有する。しかし乍ら抵抗性ソースアクセ
ス領域26″は多結晶シリコン層から成る。電極３
２を多結晶シリコンから形成するときに電極３２
と同時に該シリコン層を蒸着し得る。抵抗性ソー
スアクセス領域26″は、シリコン酸化膜３４に蒸
着され、酸化膜３４は領域26″をp⁺形領域16から
絶縁する。領域26″は一方ではソース領域である
n⁺形領域24と接触する。領域26″とn⁺形領域24と
の接続は、n⁺形領域24上方で酸化膜３４を中断
し多結晶シリコンをn⁺形領域24上方に蒸着維持
して直接に行なわれるか、又は、第４図の如く表
面に酸化膜３８のないn⁺形領域24部分を被覆し
た金属層３６と表面に酸化膜のない領域26″の一
端とを介して間接的に行なわれる。領域26″は他
方では、コレクタの金属層２２と接触している。
該金属層２２は、p⁺形領域16を被覆するときに
領域26″の一端を被覆する。

製造段階では、蒸着多結晶シリコンを好ましく
はエツチングした保護酸化物で被覆し、酸化膜３
８をエツチングして、後に金属蒸着層である金属
層２２が形成される表面部分を露出させるのが好
ましい。従つて、金属と接触する部分以外の領域
26″の表面に酸化膜３８が残存する。

多結晶シリコンへのｎ形不純物のドーピング
は、多結晶シリコン層の形成と同時に、即ち蒸着
時に行なつてもよく、又は、後で行なつてもよ
い。抵抗はスクエア当り20オーム（即ちn⁺形不
純物を強くドープした単結晶シリコンの抵抗より
高い値）であつてもよい。（第４図の如く）コレ
クタ接触とソース領域であるn⁺形領域24との間
の抵抗性ソースアクセス領域26″として作用する
多結晶シリコン層は、互いに離間した横方向突出
部又はフインガの形状で伸びており、各突出部又
はフインガは、ソース領域から出発しコレクタ領
域の中心に向つて伸びている。コレクタ接触は、
多結晶シリコンの突出部又はフインガ間で広い表
面に広がつていてもよく、更に第２図の如き凹部
を有していてもよい。

前記の如き半導体構造体は、特性及び構成の双
方から見て、電界効果制御形又は正確には絶縁ゲ
ート制御形のバイポーラトランジスタと定義し得
る（何故なら主な導通が多数キヤリアと少数キヤ
リアとの双方によつて確保される）。

前記トランジスタはPNP形である。トランジ
スタを導通するために、制御電極は所定しきい値
より大きい（コレクタに対して）正の電位を受容
しなければならない。

全部の導電形と作用電位の符号とを反対にする
と同様のNPN形トランジスタが得られる。該ト
ランジスタは、コレクタ電位より十分に低い負電
位で導通し、コレクタ電位に近い電位で遮断され
得るべく構成されている。

本発明は、本文及び図面に於いて説明した具体
例に限定されない。特許請求の範囲に記載の本発
明の要旨及び範囲を逸脱すること無く多くの変更
及び変形が可能であることが当業者に明らかであ
ろう。

【図面の簡単な説明】

第１図は本発明の一具体例である半導体構造体
の主な構成要素を示す第２図におけるＡ−Ａ線断
面図、第２図は第１図に示した第１具体例の平面
図、第３図は第２図のＢ−Ｂ線断面図、第４図は
本発明の第２具体例の部分断面斜視図である。 １０……基板、１２……エピタキシヤル層。

Claims (1)

1. 【特許請求の範囲】 １ 絶縁ゲートによつて導通又は遮断が選択的に
   制御される絶縁ゲートバイポーラ導通形半導体構
   造体であり、 −第１導電形の不純物がドープされ、当該構造体
   に形成された縦形バイポーラトランジスタのエ
   ミツタ領域を構成する半導体基板と、 −前記基板に電気的に接続されたエミツタ接触
   と、 −第１導電形と反対の第２導電形の不純物が弱く
   ドープされ前記基板を被覆して前記バイポーラ
   トランジスタのベース領域を構成するエピタキ
   シヤル層と、 −前記エピタキシヤル層の表面の大部分から第１
   導電形に強くドープされて形成され、第２導電
   形の前記エピタキシヤル層の露出領域により包
   囲されており表面の大部分がコレクタ接触によ
   り被覆されているコレクタ領域と、 −前記エピタキシヤル層の表面から前記第２導電
   形の不純物をドープして形成されており、コレ
   クタ領域の縁端との間に間隔を残して前記コレ
   クタ領域内を前記縁端に沿つて伸びている領域
   から成るソース領域と、 −前記間隔を被覆する絶縁薄層と、前記絶縁薄層
   を被覆して当該構造体の制御ゲートを構成する
   導電層と、 −一方で前記ソース領域に接続され他方で前記コ
   レクタ接触に接続されており、コレクタを電流
   が通るときにソース領域とコレクタ領域との間
   で構成された接合の導通を阻止すべく十分に高
   い抵抗を有する抵抗性ソースアクセス領域と、 を含むことを特徴とする絶縁ゲートにより制御さ
   れるバイポーラ導通形半導体構造体。 ２ コレクタ領域の縁端とソース領域との間の間
   隔はコレクタ領域の内部領域より弱くドープされ
   ていることを特徴とする特許請求の範囲第１項に
   記載の構造体。 ３ 抵抗性ソースアクセス領域が前記エピタキシ
   ヤル層の少くとも１個の半導体領域から成り、前
   記半導体領域がソース領域と同じ形の不純物でド
   ープされており、前記半導体領域が、前記ソース
   領域からコレクタ領域の内部領域に向つて伸びる
   狭い側方突出部の形状を有しており、前記コレク
   タ接触は、前記ソース領域から離間した場所で前
   記の狭い側方突出部にも接続していることを特徴
   とする特許請求の範囲第１項又は第２項に記載の
   構造体。 ４ 前記コレクタ接触が、各側方突出部のレベル
   で凹部を有しており、前記ソース領域と接触しな
   いで前記側方突出部間に伸びていることを特徴と
   する特許請求の範囲第３項に記載の構造体。 ５ 抵抗性ソースアクセス領域が絶縁層に蒸着さ
   れた多結晶シリコンのリボンから成り、前記シリ
   コンは、一方で直接又は金属層を介してソース領
   域と接触し他方で前記コレクタ接触にも接触して
   いることを特徴とする特許請求の範囲第１項又は
   第２項に記載の構造体。 ６ 構造体の表面が複数個のコレクタ領域に分割
   されており、前記コレクタ領域は表面の大部分に
   拡がつており且つ第２導電形の前記エピタキシヤ
   ル層の露出部分たる狭い間隔によつて互いに隔て
   られており、前記間隔に沿つて伸びるソース領域
   が前記の狭い間隔の両側に隣接したコレクタ領域
   内に互いに対向して形成されており、互いに対向
   するソース領域間のスペースを被覆する絶縁層が
   設けられており、隣り合う２個のコレクタ領域に
   対応するバイポーラトランジスタに共通の制御電
   極を形成すべく導電層が絶縁層に蒸着されて前記
   スペースを被覆していることを特徴とする特許請
   求の範囲第１項から第５項のいずれか一項に記載
   の構造体。