JPH0358201B2 - - Google Patents
Info
- Publication number
- JPH0358201B2 JPH0358201B2 JP59097758A JP9775884A JPH0358201B2 JP H0358201 B2 JPH0358201 B2 JP H0358201B2 JP 59097758 A JP59097758 A JP 59097758A JP 9775884 A JP9775884 A JP 9775884A JP H0358201 B2 JPH0358201 B2 JP H0358201B2
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- transistor
- current source
- switches
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、利得切換えの可能なトランジスタ回
路、特にアナログ回路等で多く用いられている利
得切換え増幅回路に係り、簡単な回路構成で、出
力の直流電位を変えることなく交流利得を変化さ
せることを可能にした利得切換回路に関するもの
である。
路、特にアナログ回路等で多く用いられている利
得切換え増幅回路に係り、簡単な回路構成で、出
力の直流電位を変えることなく交流利得を変化さ
せることを可能にした利得切換回路に関するもの
である。
（従来技術）
第１図は、従来から用いられている利得切換回
路でベースにバイアス電圧１１とともにコンデン
サ１０、入力端子１８から入力信号を受けるトラ
ンジスタ８のコレクタにはトランジスタ４，５，
６，７のエミツタが共通に接続されており、負荷
として直列接続された抵抗１，２，３の各接続点
にトランジスタ４，５，６のコレクタが接続さ
れ、トランジスタ７のコレクタと抵抗３の接続端
から出力端子１３が取り出されている。抵抗９は
トランジスタ８のエミツタ抵抗で基準電位端子１
９に接続されている。トランジスタ４，５，６，
７のベースに接続された制御端子１４〜１７のう
ち、何れか１つをハイレベルにすることによつて
トランジスタ８の負荷抵抗１〜３を切換えて、交
流利得を切換えるものである。しかしながら、ト
ランジスタ８のベースバイアス電圧１１は一定で
あるから、負荷抵抗１〜３を流れる電流は一定と
なり、従つて制御端子１４〜１７に加えられる制
御信号によつて負荷抵抗１〜３を切換えると、出
力端子１３の直流電位が変化するという問題点が
あつた。
路でベースにバイアス電圧１１とともにコンデン
サ１０、入力端子１８から入力信号を受けるトラ
ンジスタ８のコレクタにはトランジスタ４，５，
６，７のエミツタが共通に接続されており、負荷
として直列接続された抵抗１，２，３の各接続点
にトランジスタ４，５，６のコレクタが接続さ
れ、トランジスタ７のコレクタと抵抗３の接続端
から出力端子１３が取り出されている。抵抗９は
トランジスタ８のエミツタ抵抗で基準電位端子１
９に接続されている。トランジスタ４，５，６，
７のベースに接続された制御端子１４〜１７のう
ち、何れか１つをハイレベルにすることによつて
トランジスタ８の負荷抵抗１〜３を切換えて、交
流利得を切換えるものである。しかしながら、ト
ランジスタ８のベースバイアス電圧１１は一定で
あるから、負荷抵抗１〜３を流れる電流は一定と
なり、従つて制御端子１４〜１７に加えられる制
御信号によつて負荷抵抗１〜３を切換えると、出
力端子１３の直流電位が変化するという問題点が
あつた。
（発明が解決しようとする問題点）
本発明の目的は利得切換えによつて出力の直流
電位の変化しないトランジスタ回路を得ることに
ある。
電位の変化しないトランジスタ回路を得ることに
ある。
（問題点を解決するための手段）
本発明のトランジスタ回路は、電圧供給端子と
出力端子との間に直列に接続された複数の抵抗
と、バイアス電流とともに入力信号に応じた信号
電流を出力電流として発生する第１の電流源と、
前記第１の電流源からの出力電流を供給すべき前
記複数の抵抗の中の抵抗の数を変更させるための
複数の第１のスイツチであつて、夫々の一端が前
記第１の電流源に接続され夫々の他端が前記出力
端子および前記複数の抵抗の接続点のうちの異な
る箇所にそれぞれ接続された複数の第１のスイツ
チと、前記バイアス電流源に応じたバイアス電流
を発生する第２の電流源と、前記複数の第１のス
イツチにそれぞれ対応して設けられた複数の第２
のスイツチであつて、夫々が対応する第１のスイ
ツチが前記第１の電流源からの出力電流を供給す
る前記複数の抵抗の中の抵抗の数に応じて前記第
２の電流源からのバイアス電流を供給する前記複
数の抵抗の中の抵抗の数を決定して前記出力端子
の直流電位を一定に保つように、夫々の一端が前
記第２の電流源に接続され夫々の他端が前記電圧
供給端子および前記複数の抵抗の接続点のうちの
異なる箇所にそれぞれ接続された複数の第２のス
イツチと、制御情報に応答して前記複数の第１の
スイツチの中の一つを導通状態とするとともに当
該導通状態の第１のスイツチに対応する第２のス
イツチを導通状態とする手段とを備えている。
出力端子との間に直列に接続された複数の抵抗
と、バイアス電流とともに入力信号に応じた信号
電流を出力電流として発生する第１の電流源と、
前記第１の電流源からの出力電流を供給すべき前
記複数の抵抗の中の抵抗の数を変更させるための
複数の第１のスイツチであつて、夫々の一端が前
記第１の電流源に接続され夫々の他端が前記出力
端子および前記複数の抵抗の接続点のうちの異な
る箇所にそれぞれ接続された複数の第１のスイツ
チと、前記バイアス電流源に応じたバイアス電流
を発生する第２の電流源と、前記複数の第１のス
イツチにそれぞれ対応して設けられた複数の第２
のスイツチであつて、夫々が対応する第１のスイ
ツチが前記第１の電流源からの出力電流を供給す
る前記複数の抵抗の中の抵抗の数に応じて前記第
２の電流源からのバイアス電流を供給する前記複
数の抵抗の中の抵抗の数を決定して前記出力端子
の直流電位を一定に保つように、夫々の一端が前
記第２の電流源に接続され夫々の他端が前記電圧
供給端子および前記複数の抵抗の接続点のうちの
異なる箇所にそれぞれ接続された複数の第２のス
イツチと、制御情報に応答して前記複数の第１の
スイツチの中の一つを導通状態とするとともに当
該導通状態の第１のスイツチに対応する第２のス
イツチを導通状態とする手段とを備えている。
（実施例）
以下、本発明を図面を参照してより詳細に説明
する。
する。
第２図は、本発明の利得切換回路の原理を示す
回路図で交流利得を切換えても出力の直流電位が
変化しない回路である。すなわち直流バイアス３
７とともにコンデンサ３６、入力端子４４を介し
て入力信号をベースに受けるトランジスタ３４の
コレクタに接続されたトランジスタ３０のコレク
タと電源電圧供給端子との間にはｎ個（ｎは整
数）の抵抗２０，２１，２２，２３，２４，２５
が直列に接続され、抵抗２０，２１，２２，２
３，２４，２５を第１，２，ｎ／２，ｎ／２＋１，ｎ− １，ｎ番目の抵抗とし、それぞれの抵抗の大きさ
をR1，R2，Ro/2，Ro/2+1＋１，Ro-1，Roとする。
コレクタが電源電圧供給端子に接続されたトラン
ジスタ３３を第１番目、抵抗２０，２１の共通接
続点にコレクタが接続されたトランジスタ３２を
第２番目、抵抗２２，２３の共通接続点にコレク
タが接続されエミツタがトランジスタ３２，３３
と共通であるトランジスタ３１を第ｎ／２＋１番目、 コレクタがトランジスタ３１と共通であるトラン
ジスタ２８を第ｎ／２＋２番目、抵抗２４，２５の 共通接続点にコレクタが接続されているトランジ
スタ２９を第ｎ＋１番目、トランジスタ３０を第
ｎ＋２番目のトランジスタとする。第１番目から
第ｎ／２＋１番目までのトランジスタはエミツタが 共通でトランジスタ３５のコレクタに接続されて
いる。第ｎ／２＋２番目から第ｎ＋２番目までのト ランジスタはエミツタが共通でトランジスタ３４
のコレクタに接続されている。第１番目と第ｎ＋
２番目、第２番目と第ｎ＋１番目、第３番目と第
ｎ番目のトランジスタのベースは共通でそれぞれ
制御端子C1，C2，C3に接続され、同様に第ｎ／２＋ １番目と第ｎ／２＋２番目のトランジスタのベース は共通で制御端子Co/2+1に接続されてい。端子４
１，４２，４３は、制御端子C1，C2，Co/2+1であ
る。トランジスタ３４，３５のエミツタはそれぞ
れ抵抗２６，２７を介して基準電位に接続されて
いる。トランジスタ３４，３５のベースはそれぞ
れ直圧源３７，３８によつてバイアスされてい
る。端子３９，４５はそれぞれ電源電圧供給端
子、基準電位である。端子４０，４４はそれぞれ
出力端子、入力端子である。今、抵抗R1，R2…
……Ro-1，Roの値を下記のように定める。
回路図で交流利得を切換えても出力の直流電位が
変化しない回路である。すなわち直流バイアス３
７とともにコンデンサ３６、入力端子４４を介し
て入力信号をベースに受けるトランジスタ３４の
コレクタに接続されたトランジスタ３０のコレク
タと電源電圧供給端子との間にはｎ個（ｎは整
数）の抵抗２０，２１，２２，２３，２４，２５
が直列に接続され、抵抗２０，２１，２２，２
３，２４，２５を第１，２，ｎ／２，ｎ／２＋１，ｎ− １，ｎ番目の抵抗とし、それぞれの抵抗の大きさ
をR1，R2，Ro/2，Ro/2+1＋１，Ro-1，Roとする。
コレクタが電源電圧供給端子に接続されたトラン
ジスタ３３を第１番目、抵抗２０，２１の共通接
続点にコレクタが接続されたトランジスタ３２を
第２番目、抵抗２２，２３の共通接続点にコレク
タが接続されエミツタがトランジスタ３２，３３
と共通であるトランジスタ３１を第ｎ／２＋１番目、 コレクタがトランジスタ３１と共通であるトラン
ジスタ２８を第ｎ／２＋２番目、抵抗２４，２５の 共通接続点にコレクタが接続されているトランジ
スタ２９を第ｎ＋１番目、トランジスタ３０を第
ｎ＋２番目のトランジスタとする。第１番目から
第ｎ／２＋１番目までのトランジスタはエミツタが 共通でトランジスタ３５のコレクタに接続されて
いる。第ｎ／２＋２番目から第ｎ＋２番目までのト ランジスタはエミツタが共通でトランジスタ３４
のコレクタに接続されている。第１番目と第ｎ＋
２番目、第２番目と第ｎ＋１番目、第３番目と第
ｎ番目のトランジスタのベースは共通でそれぞれ
制御端子C1，C2，C3に接続され、同様に第ｎ／２＋ １番目と第ｎ／２＋２番目のトランジスタのベース は共通で制御端子Co/2+1に接続されてい。端子４
１，４２，４３は、制御端子C1，C2，Co/2+1であ
る。トランジスタ３４，３５のエミツタはそれぞ
れ抵抗２６，２７を介して基準電位に接続されて
いる。トランジスタ３４，３５のベースはそれぞ
れ直圧源３７，３８によつてバイアスされてい
る。端子３９，４５はそれぞれ電源電圧供給端
子、基準電位である。端子４０，４４はそれぞれ
出力端子、入力端子である。今、抵抗R1，R2…
……Ro-1，Roの値を下記のように定める。
R2＝R3＝…＝Ro-1＝Ｒ ……(1)
R1＝Ro＝ｎ／２Ｒ ……(2)
入力端子４４に入力された入力信号に対する交
流利得は、制御端子C1，C2，……，Co/2+1のうち
何れか１つをハイレベルにすることによつて、エ
ミツタ接地増幅器であるトランジスタ３４のコレ
クタ負荷を切換えて変化させる。出力端子４０の
直流電位VODCは、電源電圧をVccとし、抵抗R1，
R2，…，Ro-1，Roの値を(1)(2)式のように定めて
トランジスタ３４，３５のコレクタ電流を等しく
してＩとすると、制御端子C1，C2，…Co/2+1のう
ち何れの１つをハイレベルにしても出力端子４０
の直流電位VODCは(3)式のように一定になる。
流利得は、制御端子C1，C2，……，Co/2+1のうち
何れか１つをハイレベルにすることによつて、エ
ミツタ接地増幅器であるトランジスタ３４のコレ
クタ負荷を切換えて変化させる。出力端子４０の
直流電位VODCは、電源電圧をVccとし、抵抗R1，
R2，…，Ro-1，Roの値を(1)(2)式のように定めて
トランジスタ３４，３５のコレクタ電流を等しく
してＩとすると、制御端子C1，C2，…Co/2+1のう
ち何れの１つをハイレベルにしても出力端子４０
の直流電位VODCは(3)式のように一定になる。
VODC＝Vcc−２（ｎ−１）RI ……(3)
すなわち、本発明は交流利得を切換えても出力
の直流電位は一定で変化しない。
の直流電位は一定で変化しない。
このように、従来例が交流利得を切換えたとき
に出力の直流電位が変動するのに対して、本発明
は出力の直流電位が一定であるので、文字多重放
送受信機におけるシヤドー回路等交流利得を切換
えたときに出力の直流電位が変動すると都合の悪
い回路において効果をもたらす。
に出力の直流電位が変動するのに対して、本発明
は出力の直流電位が一定であるので、文字多重放
送受信機におけるシヤドー回路等交流利得を切換
えたときに出力の直流電位が変動すると都合の悪
い回路において効果をもたらす。
次に、第３図に本発明の一実施例の具体的回路
を示して説明する。抵抗４６，４７，４８，４９
は電源電圧供給端子６３と出力端子６４との間に
直列に接続され、トランジスタ５２のコレクタは
抵抗４７，４８の共通接続点にベースは制御端子
６７にエミツタはトランジスタ５８のコレクタに
接続され、トランジスタ５３のコレクタは抵抗４
８，４９の共通接続点にベースは制御端子６６に
エミツタはトランジスタ５８のコレクタに接続さ
れ、トランジスタ５４のコレクタは出力端子にベ
ースは制御端子６５にエミツタはトランジスタ５
８のコレクタに接続され、トランジスタ５５のコ
レクタは抵抗４７，４８の共通接続点にベースは
制御端子６７にエミツタはトランジスタ５９のコ
レクタに接続され、トランジスタ５６のコレクタ
は抵抗４６，４７の共通接続点にベースは制御端
子６６にエミツタはトランジスタ５９のコレクタ
に接続され、トランジスタ５７のコレクタは電源
電圧供給端子にベースは制御端子６５にエミツタ
はトランジスタ５９のコレクタに接続され、トラ
ンジスタ５８のコレクタはトランジスタ５２，５
３，５４の共通エミツタにベースはコンデンサ６
２と電圧源６０との共通接続点にエミツタは抵抗
５０の一端に接続され、トランジスタ５９のコレ
クタはトランジスタ５５，５６，５７の共通エミ
ツタにベースは電圧源６１にエミツタは抵抗５１
の一端に接続され、抵抗５０の一端はトランジス
タ５５８のエミツタに他端は基準電位に接続さ
れ、抵抗５１の一端はトランジスタ５９のエミツ
タに他端は基準電位に接続され、電圧源６０はト
ランジスタ５８のベースと基準電位との間に接続
され、電圧源６１はトランジスタ５９のベースと
基準電位との間に接続され、コンデンサ６２は入
力端子とトランジスタ５８のベースとの間に接続
されている。端子６３，６４，６８，６９はそれ
ぞれ電源電圧供給端子、出力端子、入力端子、基
準電位で、端子６５，６６，６７は制御端子であ
る。第３図において、電源電圧をVccとし、抵抗
４６，４７，４８，４９，５０の値をそれぞれ
R1，R2，R3，R4，R5とし、トランジスタ５８，
５９のコレクタ電流をそれぞれI1，I2とすると、
制御端子６５，６６，６７の何れか１つをハイレ
ベルにしたときの出力端子６４の直流電位VODC及
び交流利得GACは以下の）〜）のようにな
る。
を示して説明する。抵抗４６，４７，４８，４９
は電源電圧供給端子６３と出力端子６４との間に
直列に接続され、トランジスタ５２のコレクタは
抵抗４７，４８の共通接続点にベースは制御端子
６７にエミツタはトランジスタ５８のコレクタに
接続され、トランジスタ５３のコレクタは抵抗４
８，４９の共通接続点にベースは制御端子６６に
エミツタはトランジスタ５８のコレクタに接続さ
れ、トランジスタ５４のコレクタは出力端子にベ
ースは制御端子６５にエミツタはトランジスタ５
８のコレクタに接続され、トランジスタ５５のコ
レクタは抵抗４７，４８の共通接続点にベースは
制御端子６７にエミツタはトランジスタ５９のコ
レクタに接続され、トランジスタ５６のコレクタ
は抵抗４６，４７の共通接続点にベースは制御端
子６６にエミツタはトランジスタ５９のコレクタ
に接続され、トランジスタ５７のコレクタは電源
電圧供給端子にベースは制御端子６５にエミツタ
はトランジスタ５９のコレクタに接続され、トラ
ンジスタ５８のコレクタはトランジスタ５２，５
３，５４の共通エミツタにベースはコンデンサ６
２と電圧源６０との共通接続点にエミツタは抵抗
５０の一端に接続され、トランジスタ５９のコレ
クタはトランジスタ５５，５６，５７の共通エミ
ツタにベースは電圧源６１にエミツタは抵抗５１
の一端に接続され、抵抗５０の一端はトランジス
タ５５８のエミツタに他端は基準電位に接続さ
れ、抵抗５１の一端はトランジスタ５９のエミツ
タに他端は基準電位に接続され、電圧源６０はト
ランジスタ５８のベースと基準電位との間に接続
され、電圧源６１はトランジスタ５９のベースと
基準電位との間に接続され、コンデンサ６２は入
力端子とトランジスタ５８のベースとの間に接続
されている。端子６３，６４，６８，６９はそれ
ぞれ電源電圧供給端子、出力端子、入力端子、基
準電位で、端子６５，６６，６７は制御端子であ
る。第３図において、電源電圧をVccとし、抵抗
４６，４７，４８，４９，５０の値をそれぞれ
R1，R2，R3，R4，R5とし、トランジスタ５８，
５９のコレクタ電流をそれぞれI1，I2とすると、
制御端子６５，６６，６７の何れか１つをハイレ
ベルにしたときの出力端子６４の直流電位VODC及
び交流利得GACは以下の）〜）のようにな
る。
制御端子６５のみがハイレベルのとき
VODC＝Vcc−（R1＋R2＋R3＋R4）I1 ……(4)
GAC＝R1＋R2＋R3＋R4／R5 ……(5)
となる。
制御端子６５のみがハイレベルのとき
VODC＝Vcc−｛（R1＋R2＋R3）I1＋R1I2｝
……(6) GAC＝R1＋R2＋R3／R5 ……(7) となる。
……(6) GAC＝R1＋R2＋R3／R5 ……(7) となる。
制御端子６７のみがハイレベルのとき
VODC＝Vcc−｛(R1+R2)I1＋(R1+R2)I2｝
……(8) GAC＝R1＋R2／R5 ……(9) となる。
……(8) GAC＝R1＋R2／R5 ……(9) となる。
(4)，(6)，(8)式におけるVODCが等しくなるように
R1，R2，R3，R4，I1，I2を決定すれば、制御端
子６５，６６，６７を切換えて交流利得GACを変
化させても出力端子６４の直流電位VODCは変化し
ない。この一例として R1＝R4＝2R ……(10) R2＝R3＝Ｒ ……(11) I1＝I2＝Ｉ ……(12) とすると(4)，(6)，(8)式におけるVODCは VODC＝Vcc−6RI となり、交流利得を切換えても出力の直流電位は
変化しない。他の例として R1＝R2＝2R ……(14) R3＝R4＝Ｒ ……(15) I1＝Ｉ ……(16) I2＝１／２ ……(17) とすると(4)，(6)，(8)式におけるVODCは VODC＝Vcc−6RI ……(18) となり、交流利得を切換えても出力端子の直流電
位は変化しない。
R1，R2，R3，R4，I1，I2を決定すれば、制御端
子６５，６６，６７を切換えて交流利得GACを変
化させても出力端子６４の直流電位VODCは変化し
ない。この一例として R1＝R4＝2R ……(10) R2＝R3＝Ｒ ……(11) I1＝I2＝Ｉ ……(12) とすると(4)，(6)，(8)式におけるVODCは VODC＝Vcc−6RI となり、交流利得を切換えても出力の直流電位は
変化しない。他の例として R1＝R2＝2R ……(14) R3＝R4＝Ｒ ……(15) I1＝Ｉ ……(16) I2＝１／２ ……(17) とすると(4)，(6)，(8)式におけるVODCは VODC＝Vcc−6RI ……(18) となり、交流利得を切換えても出力端子の直流電
位は変化しない。
以上で説明したように、従来例が交流利得を切
換えたときに出力の直流電位が変化するのに対し
て、本発明は交流利得を切換えても出力端子の直
流電位は変化しないので、文字多重放送受信機に
おけるシヤドー回路等、交流利得を切換えたとき
に出力の直流電位が変動すると都合の悪い回路に
おいて効果をもたらす。
換えたときに出力の直流電位が変化するのに対し
て、本発明は交流利得を切換えても出力端子の直
流電位は変化しないので、文字多重放送受信機に
おけるシヤドー回路等、交流利得を切換えたとき
に出力の直流電位が変動すると都合の悪い回路に
おいて効果をもたらす。
第１図は従来から用いられている利得切換回路
で、第２図は本発明の原理を示す利得切換回路
で、第３図は本発明の一実施例を示す回路図であ
る。 １，２，３，９，２０，２１，２２，２３，２
４，２５，２６，２７，４６，４７，４８，４
９，５０，５１……抵抗、４，５，６，７，８，
２８，２９，３０，３１，３２，３３，３４，３
５，５２，５３，５４，５５，５６，５７，５
８，５９……トランジスタ、１１，３７，３８，
６０，６１，……電圧源、１０，３６，６２……
コンデンサ、１２，３９，６３……電源電圧供給
端子、１３，４０，６４……出力端子、１８，４
４，６８……入力端子、１４，１５，１６，１
７，４１，４２，４３，６５，６６，６７……制
御端子、１９，４５，６９……基準電位。
で、第２図は本発明の原理を示す利得切換回路
で、第３図は本発明の一実施例を示す回路図であ
る。 １，２，３，９，２０，２１，２２，２３，２
４，２５，２６，２７，４６，４７，４８，４
９，５０，５１……抵抗、４，５，６，７，８，
２８，２９，３０，３１，３２，３３，３４，３
５，５２，５３，５４，５５，５６，５７，５
８，５９……トランジスタ、１１，３７，３８，
６０，６１，……電圧源、１０，３６，６２……
コンデンサ、１２，３９，６３……電源電圧供給
端子、１３，４０，６４……出力端子、１８，４
４，６８……入力端子、１４，１５，１６，１
７，４１，４２，４３，６５，６６，６７……制
御端子、１９，４５，６９……基準電位。
Claims (1)
- １ 電圧供給端子と出力端子との間に直列に接続
された複数の抵抗と、バイアス電流とともに入力
信号に応じた信号電流を出力電流として発生する
第１の電流源と、前記第１の電流源からの出力電
流を供給すべき前記複数の抵抗の中の抵抗の数を
変更させるための複数の第１のスイツチであつ
て、夫々の一端が前記第１の電流源に接続され
夫々の他端が前記出力端子および前記複数の抵抗
の接続点のうちの異なる箇所にそれぞれ接続され
た複数の第１のスイツチと、前記バイアス電流源
に応じたバイアス電流を発生する第２の電流源
と、前記複数の第１のスイツチにそれぞれ対応し
て設けられた複数の第２のスイツチであつて、
夫々が対応する第１のスイツチが前記第１の電流
源からの出力電流を供給する前記複数の抵抗の中
の抵抗の数に応じて前記第２の電流源からのバイ
アス電流を供給する前記複数の抵抗の中の抵抗の
数を決定して前記出力端子の直流電位を一定に保
つように、夫々の一端が前記第２の電流源に接続
され夫々の他端が前記電圧供給端子および前記複
数の抵抗の接続点のうちの異なる箇所にそれぞれ
接続された複数の第２のスイツチと、制御情報に
応答して前記複数の第１のスイツチの中の一つを
導通状態とするとともに当該導通状態の第１のス
イツチに対応する第２のスイツチを導通状態とす
る手段とを備えるトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9775884A JPS60241308A (ja) | 1984-05-16 | 1984-05-16 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9775884A JPS60241308A (ja) | 1984-05-16 | 1984-05-16 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60241308A JPS60241308A (ja) | 1985-11-30 |
| JPH0358201B2 true JPH0358201B2 (ja) | 1991-09-04 |
Family
ID=14200774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9775884A Granted JPS60241308A (ja) | 1984-05-16 | 1984-05-16 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60241308A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108810A (ja) * | 1981-12-23 | 1983-06-29 | Sony Tektronix Corp | 可変利得増幅器 |
-
1984
- 1984-05-16 JP JP9775884A patent/JPS60241308A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60241308A (ja) | 1985-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642551A (en) | Current to voltage converter circuit | |
| EP0697766A1 (en) | Buffer circuit with wide dynamic range | |
| GB2236444A (en) | Current mirror | |
| JPH03106215A (ja) | スイツチングヒステリシスを有するトリガ回路 | |
| JPS6221447B2 (ja) | ||
| JPS6327460Y2 (ja) | ||
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| JP3225527B2 (ja) | 遅延回路 | |
| US4970416A (en) | Emitter coupled logic circuit having rapid output voltage | |
| JPH0358201B2 (ja) | ||
| JPS6252486B2 (ja) | ||
| EP0090104B1 (en) | Dual polarity switchable operational amplifier circuit | |
| JPH0746764B2 (ja) | 増幅器 | |
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| JP2706146B2 (ja) | 半導体集積回路 | |
| JP2845638B2 (ja) | 可変利得回路 | |
| US3900745A (en) | Waveform generator | |
| JPH0451094B2 (ja) | ||
| GB2046545A (en) | Amplifier circuit | |
| JPH053036B2 (ja) | ||
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JP2646769B2 (ja) | 出力回路 | |
| KR940002235Y1 (ko) | 고주파용 차동 증폭기 | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JPS6340915Y2 (ja) |