JPH0358391A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、書込みデータの固定化可能な不揮発性半導
体記憶装置に関するものである。

〔従来の技術〕

第４図は従来のＥＥＰＲＯＭのメモリアレイを示す構或
図である。同図において、１はメモリトランジスタであ
り、マトリクス状に配置されている（図中、一行分のみ
示す。）。メモリトランジスタ１のコントロールゲート
及びソースは１行単位にそれぞれ選択トランジスタ２の
ソース及びソース線４に接続されている。また、メモリ
トランジスタ１の各ドレインは選択トランジスタ３のソ
ースに接続されている。

選択トランジスタ２と、選択トランジスタ２と同一行に
位置する全選択トランジスタ３のゲートにはワード線５
が共通に接続され、選択トランジスタ２のドレインはコ
ントロールゲート線６に接続されている。また、選択ト
ランジスタ３のドレインはそれぞれ列ごとにビット線７
に接続されている。

ワード線５はロウデコーダ８に接続され、コントロール
ゲート線６及びビット線７はそれぞれＹゲートトランジ
スタ９及び１０を介してコントロール線１１及び各対応
のＩ／Ｏ線１２に接続されている。Ｙゲートトランジス
タ９及び１、０の全ゲートには１コラム単位に共通にコ
ラムデコーダ１３の出力線１４が接続されている（図中
、１コラムのメモリトランジスタ１のみ表示）。また、
コントロール線１１は、活性時に２ｖ程度の読出し電圧
を出力する読出し電圧発生回路１５に接続され、各１／
Ｏ線１２にはセンスアンプ１６が接続されている。また
、高圧発生回路１７は活性化すると、メモリトランジス
タ１がトンネル現象を起こす程度の高電圧ｖ，，を発生
する回路であり、この高圧発生回路１７の出力が、ロウ
デコーダ８，コラムデコーダ１３に与えられるとともに
、選択回路１８を介してコントロール線１１及びＩ／Ｏ
線ｌ２に接続されている。選択回路１８は図示しない書
込み制御手段の指示に従い、高庄発生回路１７の出力を
、コントロール線１１，Ｉ／Ｏ線１２のうちの一方に与
える。

第５図はメモリトランジスタ１の構造を示した断面図で
ある。同図に示すように、Ｐ型半導体基阪２０の上層部
にドレイン拡散領域２１．ソース拡散領域２２が形戊さ
れている。そして、酸化膜２３を介してソース拡散領域
２２の一部からドレイン拡散領域２１の中心付近にかけ
てフローティングゲート２４が形成されている。フロー
ティングゲート２４はドレイン拡散領域２１上において
一部に凹部を形戊しており、この凹部下の酸化膜の膜厚
が薄くなっており、トンネル酸化１ｔｌ！２　３　ａと
呼ばれている。このフローティングゲート２４上に酸化
膜２５を介してコントロールゲート２６が形威されてい
る。

上記した構成のＥＥＦＲＯＭの書込み動作として消去サ
イクルと書込みサイクルがある。消去サイクルは、高圧
発生回路１７を活性化じ、コラムデコーダ１３により出
力線１４を選択的に高電圧ｖＰＰにし、ロウデコーダ８
により選択的にワード線５に高電圧Ｖ，，を与え、選択
回路１８によりコントロール線１１に高電圧ＶＰＰを与
えるとともに、Ｉ／Ｏ線１２を接地レベルに設定するこ
とにより行われる。

このように設定すると、選択されたワード線５及びビッ
ト線６に接続されたメモリトランジスタ（以下、選択メ
モリトランジスタという。）１のコントロールゲートに
高電圧ＶＰＰが与えられ、そのドレインは接地される。

その結果、メモリＩ・ランジスタ１のトンネル酸化膜２
３ａが高電界状態となり、トンネル酸化Ｉｌｌ！　２　
３　ａ中をトンネル電流が流れることにより、フローテ
ィングゲート２４に電子が注入されメモリトランジスタ
の閾値が高くなる（７Ｖ程度）。以下、この状態を情報
“１゜が書込まれたと定義する。

一方、書込みサイクルは、高圧発生回路１７を活性化し
、コラムデコーダ１３の出力線１４を選択的に高電圧■
ＰＰにし、ロウデコーダ８により選択的にワード線５に
高電圧ＶＰＰを与え、選択回路１８によりＩ／Ｏ線１２
に高電圧ｖＰＰを与えるとともに、コントロール線１１
を接地レベルに導くことにより行われる。

このように設定すると、選択メモリトランジスタ１のド
レインに高電圧ＶＰＰが与えられ、そのコントロールゲ
ート２６は接地される。その結果、メモリトランジスタ
ｌのトンネル酸化膜２３ａ中を、消去サイクルとは逆方
向にトンネル電流が流れるため、フローティングゲート
２４に蓄積されていた電子が引抜かれ、メモリトランジ
スタの閾値は負になる。以下、この状態を情報“０”が
書込まれたと定義する。

読出しは読出し電圧発生回路１５を活性化し、コラムデ
コーダ１３の出力線１４及びワード線５を選択的に電ｉ
ｑ圧Ｖｃｃレベルに設定することにより行われる。

このように設定すると、選択メモリトランジスタ１のコ
ントロールゲートに読出し電圧ＶＲが与えられる。この
時、選択メモリトランジスタ１が接続されたビット線７
に電流が流れたか否かを、Ｉ／Ｏ線１２に接続されたセ
ンスアンプ１６により検知することにより、情報“０“
１”の読出しを行う。すなわち、電流が流れればメモリ
トランジスタ１はオン状態であることから、メモリトラ
ンジスタ１の閾値は負であると’ｆｌ１定できるため、
情報“Ｏ”を読出し、電流が流れなければメモリトラン
ジスタ１はオフ状態であることから、メモリトランジス
タ１の閾値は高いと刊定できるため、情報“ｌ”を読出
すことができる。

〔発明が解決しようとする課題〕

従来のＥＥＰＲＯＭは以上のように｛Ｖ或されており、
メモリトランジスタの情報の不揮発な記憶を、トンネル
現象によるフローティングゲートへの電子の蓄積の有無
により行っていた。

ＥＥＰＲＯＭのデータ保持特性は、通常の使用状態で１
０年程度とされており、それ以上の長期に渡る場合、フ
ローティングゲートに蓄積された電子がリークされるこ
とにより、その閾値が２Ｖ程度の読出し電圧ＶＲを下回
る場合が生じる。このような場合、情報“１”が書込ま
れていても、読出し時にメモリトランジスタ１がオンす
ることにより情報“０”が誤って読出されることになり
、疋確な情報記憶が行えないという問題が生ずる。

したがって、１０年以上の長期に渡ってデータを保持し
たい場合は、ＥＥＰＲＯＭやＥＰＲＯＭでなく、ヒュー
ズをブロウするタイプのＦ　ＲＯＭを使用してデータを
書込むしか方法はなかった。

この発明は上記のような問題点を解決するためになされ
たもので、不揮発な読出し，書込みが行えるとともに、
固定データを書込むことができる不揮発性半導体記憶装
置を得ることを目的とする。

〔課題を解決するための手段〕

この発明にかかる不揮発性半導体記憶装置は、トンネル
絶縁膜を介したトンネル現象による、フローティングゲ
ートの電子の蓄積，放出により、不揮発な記憶を行うメ
モリトランジスタからなり、前記メモリトランジスタが
トンネル現象を起こす程度の第１の高電圧を発生する第
１の高電圧発生手段と、前記メモリトランジスタのトン
ネル絶縁膜が破壊する程度の第２の高電圧を発生する第
２の高電圧発生手段と、フローティングゲートの電子の
蓄積状態時におけるメモリトランジスタの閾値電圧より
低く、フローティングゲートの電子の放出状態時におけ
るメモリトランジスタの閾値電圧より高い第１の読出し
電圧を発生する第１の読出し電圧発生手段と、前記第１
の読出し電圧より低い第２の読出し電圧を発生する第２
の読出し電圧発生手段と、外部人力信号に基づき、メモ
リトランジスタを選択して選択メモリトランジスタを指
定するメモリトランジスタ選択手段と、通′２；（“１
”書込み時に、前記選択メモリトランジスタのコントロ
ールゲートに前記第１の高電圧を導き、そのドレインを
接地レベルに設定し、通常“０”書込み時に、前記選択
メモリトランジスタのドレインに前記第１の高電圧を導
き、そのコントロールゲートを接地レベルに設定し、固
定“０”書込み時に前記選択メモリトランジスタのドレ
イン．コントロールゲートのうち、一方に前記第２の高
電圧を導き、他方を接地する書込み制御手段と、通常デ
ータ読出し時に前記選択メモリトランジスタのコントロ
ールゲートに前記第１の読出し電圧を導き、固定データ
読出し時に前記選択メモリトランジスタのコントロール
ゲートに前記第２の読出し電圧を導く読出し制御手段と
、前記通常データ読出し時及び前記固定データ読出し時
において前記選択メモリトランジスタのオン．オフに基
づき、前記選択メモリトランジスタの格納データを検知
する読出しデータ検知手段とを備えている。

〔作用〕

この発明においては、固定“０”書込み時に選択メモリ
トランジスタのドレイン，コントロールゲートのうち、
一方に第２の高電圧を導き、他方を接地するため、選択
メモリトランジスタのトンネル酸化膜は破壊されそのフ
ローティングゲートとドレインは短絡する。

〔実施例〕

第１図はこの発明の一実施例であるＥＥＰＲＯＭのメモ
リアレイを示す構戊図である。同図に示すように、従来
の高圧発生回路１７に゛加え、別途に高圧発生回路３１
が新設されている。高圧発生回路３１は活性化すると高
圧発生回路１５より発生する高電圧Ｖ　よりも高い高電
圧ｖ，，２を発生ＰＰ する。この高電圧Ｖ　ｐｐ　２は、ドレイン，コントロ
ールゲートのうち、一方を接地レベルとしたメモリトラ
ンジスタ１の他方に印加すると、メモリトランジスタ１
のトンネル酸化膜２３ａが破壊されることにより、第２
図に示すように、フローティングゲート２４とドレイン
拡散領域２１が短絡してしまう程度の高電圧であり、高
圧発生回路１７同様、その出力はロウデコーダ８，コラ
ムデコーダ１３及び選択回路１８に与えられる。これら
の高圧発生回路１７及び３１は書込み制御手段３２によ
り選択的に活性化される。この書込み制御手段３２は、
従来から行われてきた通常書込み時には、高圧発生回路
１７を活性化し、後に詳述する固定“０”書込み時には
、高圧発生回路３１を活性化する。また、書込み制御手
段３２は選択回路１８を制御することにより、高圧発生
回路１７あるいは３１より発生した高電圧ｖＰＰあるい
はｖＰ，２を、コントロール線１１あるいはＩ／Ｏ線１
２のうち、一方に印加している。

また、従来の読出し電圧発生回路１５に加え、読出し電
圧発生回路３３が新設された。読出し電圧発生回路３３
は活性化すると、読出し電圧発生回路１７の読出し電圧
ＶＲより低い、接地レベルの読出し電圧ＶＲ２を発生し
、読出し電圧発生回路１５と同様、その出力はＩ／Ｏ線
１１に接続されている。これら読出し電圧発生回路１７
及び３３は読出し制御手段３４により選択的に活性化さ
れる。読出し制御手段３４は従来から行われていた通常
データ読出し時には、読出し電圧発生回路１７を活性化
し、後に詳述する固定データ読出し時には読出し電圧発
生回路３３を活性化する。なお、他の＋ＩＩＩｆｊ．は
第４図で示した従来のｔｌｌｔ　威図と同様であるため
、説明は省略する。

このような構或において、通常書込み時は、書込み制御
手段３２により、高圧発生回路１７を活性化させ、さら
に消去サイクル，書込みサイクルに応じて選択回路１８
を制御し、コン｝ロール線１１．Ｉ／Ｏ線１２のうち、
一方を高電圧”ｐｐ、他方を接地レベルにして、以降、
従来の不揮発な書込み動作と全く同様にして、“１”０
”の情報の書込みを行う。また、通常データ読出し時は
、読出し制御手段３４により読出し電圧発生回路１５を
活性化させ、従来同様メモリトランジスタ１のコントロ
ールゲートに読出し電圧ＶＲを印加することにより、読
出しが行われる。

一方、固定“０”情報書込み時は、書込み制御手段３２
により高圧発生回路３１を活性化させ、選択回路１８を
制御し、コントロール線１１を接地し、Ｉ／Ｏ線１２に
高電圧Ｖ，，２を導く。そして、ロウデコーダ８により
選択的にワード線５に高電圧ｖＰＰ２を与え、コラムデ
コーダ１３の出力線１４を選択的に高電圧ｖ，，２に設
定することにより固定“０”情報書込みが行われる。

このように設定すると、選択メモリトランジスタ１のド
レイン拡散領域２１に高電圧ｖ，，２が与えられ、コン
トロールゲート２６は接地される。

その結果、トンネル酸化膜２３ａは、その耐圧を上回る
高電界状態となり、トンネル酸化膜２３ａの破壊が起こ
り、第２図に示すように、メモリトランジスタ１のフロ
ーティングゲート２４とドレイン拡散領域２１とが短絡
する。その結果、第３図に示すように、メモリトランジ
スタ１は選択トランジスタ３のソースにダイオード接続
されることになる。また、固定“１”情報書込みとして
、通常書込み時の“１”書込みを行う。

上記した固定データの書込みが行われた場合のデータ読
出しは、読出し制御手段３４により読出し電圧発生回路
３３を活性化して、他の動作は通常データ読出しと同様
に行うことにより、選択メモリトランジスタ１のコント
ロールゲート２６に読出し電圧ＶＲ２を与えて行う。

この時、固定データ“０”が書込まれた選択メモリトラ
ンジスタ１は、前述したように選択トランジスタ３のソ
ースにダイオード接続されているため、常にオン状態で
ある。一方、固定データ“１”　（通常データ“１”に
同じ）が書込まれた選択メモリトランジスタ１は、閾値
電圧は７ｖ程度と高いためオフ状態である。しかも、長
期間放置することにより、フローティングゲート２４に
蓄積された電子が多少放出されても、閾値がＯｖに達す
ることはなく、接地レベルの読出し電圧ＶＲ２でオンす
ることはあり得ない。つまり、読出し電圧ＶＲ２を、従
来の読出し電圧ＶＲより低く設定することにより、通常
の“１″書込みを行うことが固定した“１”書込みを行
っていることになる。

このように、この実施例のＥＥＰＲＯＭは従来より行わ
れてきた不揮発な書込み，読出し動作が行えるとともに
、書込みデータを永久に固定して、読出しのみを行うＰ
ＲＯＭ的な動作を行うこともできる。したがって、ユー
ザは必要に応じて、従来のＥＥＰＲＯＭを同様に使用し
たり、ＦＲＯＭのように永久的なデータ書込みを行った
りすることができ、その汎用性が増す。また、固定デー
タ書込みも電気的に行うことができるため、ＰＲＯＭに
比べ固定データ書込み動作が容易にできる利点もある。

なお、この実施例のＥＥＦＲＯＭでは、１行共通にメモ
リトランジスタ１のコントロールゲートが制御されてし
まうため、固定データ“０”の書込みをメモリトランジ
スタのドレインに高電圧ＶＰＰ２を与え、コントロール
ゲートを接地レベルに設定することにより行ったが、個
々のメモリトランジスタのコントロールゲートに選択的
に高電圧Ｖ　ｐ　ｐ　２を与えることができる構成であ
れば、メモリトランジスタのコントロールゲートに高電
圧Ｖ，，２を与え、ドレインを接地レベルに設定するこ
とにより、固定データ゛０”の書込みを行ってもよい。

〔発明の効果〕

以上説明したように、この発明によれば、固定“Ｏ゛書
込み時に選択メモリトランジスタのドレイン　コントロ
ールゲートのうち、一方に第２の高電圧を導き、他方を
接地するため、選択メモリトランジスタのトンネル酸化
膜は破壊されそのフローティングゲートとドレインは短
絡する。したがって、固定“０″書込みを行うと、メモ
リトランジスタはコントロールゲートに与える電圧値に
関係なくオンする。一方、通常“１゛書込みが行われた
メモリトランジスタは、長期間放置する等によりフロー
ティングゲートから電子が放出されても、第２の読出し
電圧を十分低く設定しておくことにより、閾値電圧が第
２の読出し電圧を下回ることはないため、固定データ読
出し時には必ずオフする。

その結果、この発明の不揮発性半導体記憶装置は、従来
の不揮発なデータの読書きが行えるとともに、固定デー
タを書込み、その固定データを正確に読出すことができ
る効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例であるＥＥＦＲＯＭのメモ
リアレイを示す構或図、第２図はトンネル破壊されたメ
モリトランジスタの断面図、第３図はその等価回路図、
第４図は従来のＥＥＦＲＯＭのメモリアレイを示す構戊
図、第５図は従来のメモリトランジスタの構造を示す断
面図である。 図において、１はメモリトランジスタ、２．３は選択ト
ランジスタ、５はワード線、６はコントロールゲート線
、７−はビット線、８はロウデコーダ、９．１０はＹゲ
ートトランジスタ、１１はコントロール線、１２はＩ／
Ｏ線、１３はコラムデコーダ、１５．３３は読出し電圧
発生回路、１６はセンスアンプ、１７．３１は高圧発生
回路、３２は書込み制御手段、３４は読出し制御手段で
ある。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）トンネル絶縁膜を介したトンネル現象による、フ
   ローティングゲートの電子の蓄積、放出により、不揮発
   な記憶を行うメモリトランジスタから成る不揮発性半導
   体記憶装置であって、前記メモリトランジスタがトンネ
   ル現象を起こす程度の第１の高電圧を発生する第１の高
   電圧発生手段と、 前記メモリトランジスタのトンネル絶縁膜が破壊する程
   度の第２の高電圧を発生する第２の高電圧発生手段と、 フローティングゲートの電子の蓄積状態時におけるメモ
   リトランジスタの閾値電圧より低く、フローティングゲ
   ートの電子の放出状態時におけるメモリトランジスタの
   閾値電圧より高い第１の読出し電圧を発生する第１の読
   出し電圧発生手段と、前記第１の読出し電圧より低い第
   ２の読出し電圧を発生する第２の読出し電圧発生手段と
   、外部入力信号に基づき、メモリトランジスタを選択し
   て選択メモリトランジスタを指定するメモリトランジス
   タ選択手段と、 通常“１”書込み時に、前記選択メモリトランジスタの
   コントロールゲートに前記第１の高電圧を導き、そのド
   レインを接地レベルに設定し、通常“０”書込み時に、
   前記選択メモリトランジスタのドレインに前記第１の高
   電圧を導き、そのコントロールゲートを接地レベルに設
   定し、固定“０”書込み時に前記選択メモリトランジス
   タのドレイン、コントロールゲートのうち、一方に前記
   第２の高電圧を導き、他方を接地する書込み制御手段と
   、 通常データ読出し時に前記選択メモリトランジスタのコ
   ントロールゲートに前記第１の読出し電圧を導き、固定
   データ読出し時に前記選択メモリトランジスタのコント
   ロールゲートに前記第２の読出し電圧を導く読出し制御
   手段と、 前記通常データ読出し時及び前記固定データ読出し時に
   おいて前記選択メモリトランジスタのオン、オフに基づ
   き、前記選択メモリトランジスタの格納データ値を検知
   する読出しデータ検知手段とを備えた不揮発性半導体記
   憶装置。