JPH035952Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、マイクロプロセツサ開発支援装置、
特にCMOS構造のエミユレータマイクロプロセ
ツサのラツチアツプによる破壊保護回路に関す
る。

〔従来の技術〕

第２図は、マイクロプロセツサ開発支援装置
の、典型的な回路構成を示した図である。スーパ
バイザ部１はエミユレーシヨン部５を制御する。
開発しようとするターゲツトシステム６は、コネ
クタでエミユーシヨン部５に接続され、エミユレ
ーシヨン部５内のエミユレータプロセツサ９によ
つてシステムとして稼動する。システムの論理状
態はエミユレーシヨンプロセツサバス８を介して
エミユレーシヨンメモリ２、ブレークポイント回
路部３、リアルタイムトレーサ部４によつて、任
意に観察することができる。

上記の構成により、インサーキツト・エミユレ
ーシヨンが可能になり、マイクロプロセツサ応用
装置のデバツグが容易にできる。この場合、通
常、エミユレータプロセツサ９はその装置の使用
プロセツサと同一な型のものを用いる。

〔考案が解決しようとする問題点〕

最近、マイクロプロセツサ応用装置は低消費電
力化・ノイズなどの点から、CMOS構造のマイ
クロプロセツサを使用することが多くなつた。し
たがつて開発支援装置のエミユレータプロセツサ
９も、当然CMOS構造のマイクロプロセツサを
用いることになる。この場合、従来のｐチヤネ
ル、またはｎチヤネル構造のマイクロプロセツサ
を単にCMOS構造のマイクロプロセツサに置換
えただけでは、問題が生ずる。すなわちCMOS
型マイクロプロセツサでは固有のラツチアツプ現
象による過電流破壊を考慮しなければならない。
特に入出力ポートを内蔵したシングルチツプマイ
クロプロセツサでは、端子が直接に外部のターゲ
ツトシステムに接続するのでラツチアツプ現象が
発生しやすい。

本考案の目的は、上記の欠点を除去し、
CMOSマイクロプロセツサを用いた開発支援装
置において、ラツチアツプ現象に対してエミユレ
ータマイクロプロセツサを保護する回路を提供す
ることにある。

〔問題点を解決するための手段〕

本考案ではCOMS構造のマイクロプロセツサ
をエミユレータに用いるエミユレーシヨン部にお
いて、エミユレータマイクロプロセツサおよびそ
の周辺回路の電源配線と、その他のシステム部分
の電源配線とを別系統にしておく。そして、前記
エミユレータマイクロプロセツサのラツチアツプ
を検出する手段と、ラツチアツプを表示する手段
と、前記エミユレータマイクロプロセツサおよび
その周辺回路の電源配線を遮断する手段とを設
け、前記検出手段により検出された信号によつ
て、前記電源配線を遮断せしめる。

〔作用〕

CMOSマイクロプロセツサにラツチアツプ現
象が生ずると、過大電流が同プロセツサに流れこ
むので、この過大電流を検出手段で検出しラツチ
アツプ現象の発生を知ることができる。そして、
ラツチアツプを表示するとともに、エミユレータ
マイクロプロセツサおよびその周辺回路の電源配
線を遮断する。

〔実施例〕

本考案の一実施例を図面にもとずいて説明す
る。本考案の開発支援装置は、第２図の従来例に
おいて、エミユレーシヨン部を改良したものであ
る。

本考案を適用したエミユレーシヨン部の一部の
回路ブロツク図を第１図に示す。この図に示すよ
うにエミユレータマイクロプロセツサ１７と周辺
回路１８とはリレー１６を介して過電流検出回路
１２を経てエミユレータプロセツサ電源１０に接
続され、システム電源１１と別系統の電源配線と
している。リレー１６と制御回路１５とで電源遮
断手段を構成する。ラツチアツプ現象が発生する
と、過電流検出回路１２が過電流を検出し、ラツ
チアツプ検出信号１３をラツチアツプ表示回路１
４と制御回路１５とに送出する。制御回路１５
は、リレー１６を作動し、エミユレータマイクロ
プロセツサ１７、周辺回路１８の電源配線を遮断
する。

上記のように、ラツチアツプ現象が発生すれ
ば、エミユレータマイクロプロセツサ１７、周辺
回路１８の電源は遮断され、電気的破壊をまぬが
れる。またラツチアツプ表示回路１４によつて、
ラツチアツプ現象が生じたことを知ることができ
る。

〔考案の効果〕

本考案による保護回路をエミユレーシヨン部に
設けたマイクロプロセツサ開発支援装置は、エミ
ユレータプロセツサがラツチアツプ現象をおこせ
ば、エミユレータプロセツサ等の電源が自動的に
遮断されるので、エミユレータプロセツサが破壊
され誤動作することを防止できる。また同時に、
ラツチアツプ表示回路によつて、操作者はラツチ
アツプ現象が発生したことを知ることができるの
で、従来のように知らないで使用を継続し、プロ
グラムや他のハードウアアの誤動作であると誤つ
た判断をなし、デバツグ時間を無益に浪費するこ
とがなくなる。

【図面の簡単な説明】

第１図は、本考案を適用したマイクロプロセツ
サ開発支援装置のエミユレーシヨン部の一部の回
路ブロツク図、第２図は、マイクロプロセツサ開
発支援装置の全ブロツク図を例示した図である。 １……スーパバイザ部、２……エミユレーシヨ
ンメモリ、３……ブレークポイント回路部、４…
…リアルタイムトレーサ部、５……エミユレーシ
ヨン部、６……ターゲツトシステム、１０……エ
ミユレータプロセツサ電源、１１……システム電
源、１２……過電流検出回路、１３……ラツチア
ツプ検出信号、１４……ラツチアツプ表示回路、
１５……制御回路、１６……リレー、１７……エ
ミユレータマイクロプロデツサ、１８……周辺回
路。

Claims (1)

【実用新案登録請求の範囲】
1. エミユレーシヨン部に用いられるCMOS構造
   のエミユレータマイクロプロセツサおよびその周
   辺回路の電源配線と、その他のシステム部分の電
   源配線とを別にし、前記エミユレータマイクロプ
   ロセツサのラツチアツプを検出する手段と、ラツ
   チアツプを表示する手段と、前記エミユレータマ
   イクロプロセツサおよびその周辺回路の電源配線
   を遮断する手段とを設け、前記検出手段により検
   出された信号によつて前記電源配線を遮断するこ
   とを特徴とするマイクロプロセツサ開発支援装
   置。