JPS61229131A - デバツグ装置 - Google Patents
デバツグ装置Info
- Publication number
- JPS61229131A JPS61229131A JP60070232A JP7023285A JPS61229131A JP S61229131 A JPS61229131 A JP S61229131A JP 60070232 A JP60070232 A JP 60070232A JP 7023285 A JP7023285 A JP 7023285A JP S61229131 A JPS61229131 A JP S61229131A
- Authority
- JP
- Japan
- Prior art keywords
- target system
- photocoupler
- debugging device
- switch
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサを対象としたデバッグ装
置に関する。
置に関する。
従来、この株のデパック装置は、デパック対象マイクロ
プロセッサシステム（以下、ターゲットシステムと記す
）との接続部が逆方向に接続された場合に対する対応措
置が取られていないものが多かった。
プロセッサシステム（以下、ターゲットシステムと記す
）との接続部が逆方向に接続された場合に対する対応措
置が取られていないものが多かった。
通常のＩＣでは、たとえば４０ピンをもつＩＣの場合、
２０番目のビンにグランド（ＧＮＤ）が、４０１１目の
ピンに電源（Ｖｃｃ）が接続されるというように、ＧＮ
ＤとＶｃｃが対角線上に配置されることが多いので、誤
って逆方向に接続されることがある。この状態で逆方向
の接続が行なわれると電源とグランドが全く逆に接続さ
れることになるが、通常はデバッグ装置とターゲットシ
ステムの電位を合わせるためにデパック装置内ではグラ
ンドのみの接続が行なわれるので電源とグランドの間が
ショート状態になることはない。
２０番目のビンにグランド（ＧＮＤ）が、４０１１目の
ピンに電源（Ｖｃｃ）が接続されるというように、ＧＮ
ＤとＶｃｃが対角線上に配置されることが多いので、誤
って逆方向に接続されることがある。この状態で逆方向
の接続が行なわれると電源とグランドが全く逆に接続さ
れることになるが、通常はデバッグ装置とターゲットシ
ステムの電位を合わせるためにデパック装置内ではグラ
ンドのみの接続が行なわれるので電源とグランドの間が
ショート状態になることはない。
第２図は、デパック装置とターゲットシステムの接続部
が逆方向に接続された場合の信号線の接続状態を示した
図である。デバッグ装置とターゲットシステムの接続部
の各信号線間には、通常ＴＴＬのバッファが使用されて
いることが多く、第８図のようにデバッグ装置のグラン
ドＧＮＤとり−ゲットシステムの電源Ｖｃｃが接続され
た状態では、ターゲットシステム側の出力バッ７アがロ
ウレベルを出力している場合、ターゲットシステムのバ
ッファの出力１２の電位はデバッグ装置側から見ると−
Ｖｃｃとなる。このような電位がデバッグ装置側の入カ
パツフアに加わると、入力バッファ内のダイオード１１
を通して、図の矢印で示すようにターゲットシステムの
出力バツ７ア内のトランジスタ１８に過大な電流が流れ
込む。このような状態になった場合には、デパック装置
側の入力バッファ内のダイオード１１が破壊されてしま
う。また、逆方向の接続が行なわれた場合には、デパッ
ク装置とターゲットシステム間の信号線の出力同志がシ
ョートするという可能性も生じる。
が逆方向に接続された場合の信号線の接続状態を示した
図である。デバッグ装置とターゲットシステムの接続部
の各信号線間には、通常ＴＴＬのバッファが使用されて
いることが多く、第８図のようにデバッグ装置のグラン
ドＧＮＤとり−ゲットシステムの電源Ｖｃｃが接続され
た状態では、ターゲットシステム側の出力バッ７アがロ
ウレベルを出力している場合、ターゲットシステムのバ
ッファの出力１２の電位はデバッグ装置側から見ると−
Ｖｃｃとなる。このような電位がデバッグ装置側の入カ
パツフアに加わると、入力バッファ内のダイオード１１
を通して、図の矢印で示すようにターゲットシステムの
出力バツ７ア内のトランジスタ１８に過大な電流が流れ
込む。このような状態になった場合には、デパック装置
側の入力バッファ内のダイオード１１が破壊されてしま
う。また、逆方向の接続が行なわれた場合には、デパッ
ク装置とターゲットシステム間の信号線の出力同志がシ
ョートするという可能性も生じる。
前述した従来のデパック装置は、ターゲットシステムと
の接続部が逆方向に接続された場合の対応措置が取られ
ていないので、デパック装置の入力バッファ内のダイオ
ードが過大な電流のために破壊されたり、デパック装置
とターゲットシステム間の信号線の出力同志がショート
するという問題点があった。
の接続部が逆方向に接続された場合の対応措置が取られ
ていないので、デパック装置の入力バッファ内のダイオ
ードが過大な電流のために破壊されたり、デパック装置
とターゲットシステム間の信号線の出力同志がショート
するという問題点があった。
断続するスイッチが設けられ、デパック対象システムと
電源端子、グランド端子が正常に接続されているか否か
を検出し、正常に接続されている場合に前記スイッチを
開き、正常に接続されていない場合には前記スイッチを
閉じる手段を備えたことを特徴とする。
電源端子、グランド端子が正常に接続されているか否か
を検出し、正常に接続されている場合に前記スイッチを
開き、正常に接続されていない場合には前記スイッチを
閉じる手段を備えたことを特徴とする。
本発明の実施例について図面を参照して説明する。
第１図は本発明によるデパック装置の一実施例の要部回
路図である。
路図である。
ターゲットシステムと接続される信号端子１゜２．８．
４に接続された各信号線上にはリレ−１０ｔＤ接点８Ｗ
ｓ 、 ８Ｗ２ 、８Ｗｓ 、 ８Ｗ４ カ設置ｒｆ
ラレテイル。
４に接続された各信号線上にはリレ−１０ｔＤ接点８Ｗ
ｓ 、 ８Ｗ２ 、８Ｗｓ 、 ８Ｗ４ カ設置ｒｆ
ラレテイル。
また、電源入力端子５とグランド端子６の間にはホトカ
プラ７が設けられ、ホトカプラ７のホトトランジスタの
エミッタとリレー１０のコイルの間にはインバータ９が
接続されている。なお、リレー１０は他端が電源に接続
されており、ホトカプラ７のホトトランジスタのエミッ
タの電位がロウレベル、したがってインバータ９の出力
がロウレベルになってコイルに通電されると接点１ｆｆ
ｔ 〜ＳＷ４が閉じるようになっている。
プラ７が設けられ、ホトカプラ７のホトトランジスタの
エミッタとリレー１０のコイルの間にはインバータ９が
接続されている。なお、リレー１０は他端が電源に接続
されており、ホトカプラ７のホトトランジスタのエミッ
タの電位がロウレベル、したがってインバータ９の出力
がロウレベルになってコイルに通電されると接点１ｆｆ
ｔ 〜ＳＷ４が閉じるようになっている。
いま、デパック装置とターゲットシステムが正常に接続
されている、すなわち電源入力端子５にはターゲットシ
ステムの電源が、またグランド端子６にはターゲットシ
ステムのグランドがそれぞれ接続されている場合、電源
入力端子５には順電圧が加わってホトカプラ７はオンす
るためホトカプラ７のホトトランジスタのエミッタの出
力８はハイレベルとなる。この出力８は、インバータ９
で反転されてロウレベルとなり、リレーｌＯのコイルに
通電されて接点ＳＷＩ −ＳＷ４は閉じ、正常な動作が
行なわれる。
されている、すなわち電源入力端子５にはターゲットシ
ステムの電源が、またグランド端子６にはターゲットシ
ステムのグランドがそれぞれ接続されている場合、電源
入力端子５には順電圧が加わってホトカプラ７はオンす
るためホトカプラ７のホトトランジスタのエミッタの出
力８はハイレベルとなる。この出力８は、インバータ９
で反転されてロウレベルとなり、リレーｌＯのコイルに
通電されて接点ＳＷＩ −ＳＷ４は閉じ、正常な動作が
行なわれる。
また、デパック装置とターゲットシステムの接続が逆方
向に接続されている、すなわち電源入力端子５にはター
ゲットシステムのグランドが、またグランド端子６には
ターゲットシステムの電源がそれぞれ接続された場合、
ホトカプラ７には逆電圧が加わるので、ホトカプラ７は
オンせず、ホトカプラ？のホトトランジスタエミッタの
出力８はロウレベルとなる。この出力８は、インバータ
９により反転されてハイレベルとなるので、リレー１０
のコイルに通電されず接点８Ｗｌ−８Ｗ４は閉じない。
向に接続されている、すなわち電源入力端子５にはター
ゲットシステムのグランドが、またグランド端子６には
ターゲットシステムの電源がそれぞれ接続された場合、
ホトカプラ７には逆電圧が加わるので、ホトカプラ７は
オンせず、ホトカプラ？のホトトランジスタエミッタの
出力８はロウレベルとなる。この出力８は、インバータ
９により反転されてハイレベルとなるので、リレー１０
のコイルに通電されず接点８Ｗｌ−８Ｗ４は閉じない。
すなわち、信号端子１〜４の各信号線は切断される九め
、デバッグ装置およびターゲットシステムのバッファ（
不図示）が破壊されることはない。
、デバッグ装置およびターゲットシステムのバッファ（
不図示）が破壊されることはない。
以上説明したように本発明は、デバッグ対象システムと
接続される信号端子の各信号線に該信号線を断続するス
イッチが設けられ、 デバッグ対象システムと電源端子、グランド端子が正常
に接続されているか否かを検出し、正常に接続されてい
る場合に前記スイッチを開き、正常に接続されていない
場合には前記スイッチを閉じる手段を備えることにより
、ターゲットシステムとの接続部が誤って接続された場
合にデパック装置とターゲットシステムの信号線を電気
的に完全に切り離すことができ、両装置の回路が破壊さ
れるのを防止することができるという効果を有する。
接続される信号端子の各信号線に該信号線を断続するス
イッチが設けられ、 デバッグ対象システムと電源端子、グランド端子が正常
に接続されているか否かを検出し、正常に接続されてい
る場合に前記スイッチを開き、正常に接続されていない
場合には前記スイッチを閉じる手段を備えることにより
、ターゲットシステムとの接続部が誤って接続された場
合にデパック装置とターゲットシステムの信号線を電気
的に完全に切り離すことができ、両装置の回路が破壊さ
れるのを防止することができるという効果を有する。
第１図は本発明のデパック装置の一実施例の回路図、第
２図は従来のデパック装置とターゲットシステムが誤っ
て接続された場合の回路図である。 １、２．８．４・・・信号端子、 ５・・・電源入力端子、 ６・・・グランド端子、 ７・・・ホトカプラ、 ８・・・ホトカプラ７のエミッタ出力、９・・・インバ
ータ、 ｌＯ・・・リレー、 ＳＷＩ、 ＳＷ２．８Ｗ３． ＳＷ４ ・−リレー１０
内の接点。 デ゛バ・ゾク装置 第１図
２図は従来のデパック装置とターゲットシステムが誤っ
て接続された場合の回路図である。 １、２．８．４・・・信号端子、 ５・・・電源入力端子、 ６・・・グランド端子、 ７・・・ホトカプラ、 ８・・・ホトカプラ７のエミッタ出力、９・・・インバ
ータ、 ｌＯ・・・リレー、 ＳＷＩ、 ＳＷ２．８Ｗ３． ＳＷ４ ・−リレー１０
内の接点。 デ゛バ・ゾク装置 第１図
Claims (1)
- 【特許請求の範囲】 デバッグ対象システムと接続される信号端子の各信号線
に該信号線を断続するスイッチが設けられ、 デバッグ対象システムと電源端子、グランド端子が正常
に接続されているか否かを検出し、正常に接続されてい
る場合に前記スイッチを開き、正常に接続されていない
場合には前記スイッチを閉じる手段を備えたことを特徴
とするデバッグ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070232A JPS61229131A (ja) | 1985-04-03 | 1985-04-03 | デバツグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070232A JPS61229131A (ja) | 1985-04-03 | 1985-04-03 | デバツグ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61229131A true JPS61229131A (ja) | 1986-10-13 |
Family
ID=13425607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60070232A Pending JPS61229131A (ja) | 1985-04-03 | 1985-04-03 | デバツグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61229131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286046A (ja) * | 1988-05-13 | 1989-11-17 | Oki Electric Ind Co Ltd | マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード |
-
1985
- 1985-04-03 JP JP60070232A patent/JPS61229131A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286046A (ja) * | 1988-05-13 | 1989-11-17 | Oki Electric Ind Co Ltd | マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0269680A (ja) | 負荷の短絡検出回路装置 | |
| US6483346B2 (en) | Failsafe interface circuit with extended drain services | |
| JPH04114221A (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
| JP2885967B2 (ja) | 電気回路装置 | |
| JPS61229131A (ja) | デバツグ装置 | |
| US6414515B1 (en) | Failsafe interface circuit with extended drain devices | |
| JPH0989974A (ja) | コネクタ脱落と電源異常の検出装置 | |
| JPH0317107B2 (ja) | ||
| JPH0142054Y2 (ja) | ||
| EP0618679A1 (en) | High reliable integrated circuit structure for MOS power devices | |
| JPS61220221A (ja) | 開閉器の故障検出装置 | |
| JPH0811084A (ja) | 非常停止装置 | |
| JPS62291577A (ja) | 静電誘導形トランジスタの故障検出方法 | |
| JPH06100362B2 (ja) | 多室分離形空気調和機 | |
| JP2583338Y2 (ja) | 電子回路故障診断装置 | |
| JPH0147091B2 (ja) | ||
| JPH04116783A (ja) | Ｉｃカードの電源回路装置及びｉｃカード | |
| JP2872029B2 (ja) | プリント基板実装回路の誤動作防止装置 | |
| JPS646596Y2 (ja) | ||
| JP2000214951A (ja) | 筐体開閉検出回路及びこれを用いた検出方法 | |
| JPS6220575B2 (ja) | ||
| JPS60173639A (ja) | インタ−フエ−ス回路 | |
| JPH0584620B2 (ja) | ||
| JPH07130957A (ja) | 集積回路装置 | |
| JP2002298230A (ja) | ドアアラーム検出回路 |