JPH05250222A - Ｃｐｕ監視装置 - Google Patents
Ｃｐｕ監視装置Info
- Publication number
- JPH05250222A JPH05250222A JP4048409A JP4840992A JPH05250222A JP H05250222 A JPH05250222 A JP H05250222A JP 4048409 A JP4048409 A JP 4048409A JP 4840992 A JP4840992 A JP 4840992A JP H05250222 A JPH05250222 A JP H05250222A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- monitoring
- data
- monitoring device
- monitored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012806 monitoring device Methods 0.000 title claims abstract description 14
- 238000012544 monitoring process Methods 0.000 claims abstract description 27
- 230000005856 abnormality Effects 0.000 claims description 8
- 230000007257 malfunction Effects 0.000 abstract 1
- 230000002159 abnormal effect Effects 0.000 description 5
- 241000282414 Homo sapiens Species 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】中央制御装置（ＣＰＵ）を一つ以上有するＣＰ
Ｕシステムの監視装置において、動作異常が起こった場
合に誤動作の影響を最小限に押さえ、記憶された異常箇
所の早期限定を可能にするＣＰＵ監視装置を提供する。 【構成】ＣＰＵを一つ以上有する被監視ＣＰＵシステム
２１を監視するＣＰＵ監視装置において、被監視ＣＰＵ
システム側はタスク実行の把握に必要不可欠なプログラ
ム実行上の要所毎に実行中と被実行時の符号をつけてデ
ータを送出する手段を有し、監視用のＣＰＵ監視回路２
０側はこの被監視ＣＰＵシステムのデータを入力しタイ
マ割り込み処理ルーチンによりこのデータを監視・保存
する手段（６，１０，１１，１２）と、所定回数システ
ム異常を検出した場合にアラームを出力するとともに異
常のＣＰＵをリセットする手段（５）と、端末割り込み
処理ルーチンにより保存されている記憶部１２のデータ
を端末表示部１６に表示する手段とを有する。
Ｕシステムの監視装置において、動作異常が起こった場
合に誤動作の影響を最小限に押さえ、記憶された異常箇
所の早期限定を可能にするＣＰＵ監視装置を提供する。 【構成】ＣＰＵを一つ以上有する被監視ＣＰＵシステム
２１を監視するＣＰＵ監視装置において、被監視ＣＰＵ
システム側はタスク実行の把握に必要不可欠なプログラ
ム実行上の要所毎に実行中と被実行時の符号をつけてデ
ータを送出する手段を有し、監視用のＣＰＵ監視回路２
０側はこの被監視ＣＰＵシステムのデータを入力しタイ
マ割り込み処理ルーチンによりこのデータを監視・保存
する手段（６，１０，１１，１２）と、所定回数システ
ム異常を検出した場合にアラームを出力するとともに異
常のＣＰＵをリセットする手段（５）と、端末割り込み
処理ルーチンにより保存されている記憶部１２のデータ
を端末表示部１６に表示する手段とを有する。
Description
【０００１】
【産業上の利用分野】本発明はＣＰＵ監視装置に関し、
特にＣＰＵの動作を常に監視する別のＣＰＵ監視回路を
設ける事によって、異常箇所の早期発見と異常箇所の限
定に有用なデータの保存と、システム実行管理が可能と
なるＣＰＵ監視装置に関する。
特にＣＰＵの動作を常に監視する別のＣＰＵ監視回路を
設ける事によって、異常箇所の早期発見と異常箇所の限
定に有用なデータの保存と、システム実行管理が可能と
なるＣＰＵ監視装置に関する。
【０００２】
【従来の技術】一般にＣＰＵシステムの信頼性を高める
ためには、システムの故障時間を最小にする必要があ
る。そのためには、次の４項目の機能が必要である。
ためには、システムの故障時間を最小にする必要があ
る。そのためには、次の４項目の機能が必要である。
【０００３】（１）システムが障害を認識する。
【０００４】（２）システム障害である事を人間に知ら
せる。
せる。
【０００５】（３）障害箇所を見つける。
【０００６】（４）障害を修正する。
【０００７】障害から何らかの現象によって人間に認知
された後には、インサーキットエミュレータ（以降エミ
ュレータという）等の測定器を該ＣＰＵシステムに取付
けて、不具合発生までの実行動作を確認することから始
め、障害箇所を徐々に限定していく方法によるのが一般
的である。
された後には、インサーキットエミュレータ（以降エミ
ュレータという）等の測定器を該ＣＰＵシステムに取付
けて、不具合発生までの実行動作を確認することから始
め、障害箇所を徐々に限定していく方法によるのが一般
的である。
【０００８】従来、この種のエミュレータの実行手順と
しては、ＣＰＵシステムの電源を落とし、ＣＰＵを基盤
のソケットから外し、そのソケットにエミュレータ本体
へ接続するポッドから出るケーブルを接続する。この取
り付けのためには、動作確認をするＣＰＵ周辺に基盤の
ソケットからＣＰＵを外しエミュレータ本体にケーブル
を引き出す作業のための空間が有ることと、ケーブルの
長さ以内にかなりの質量を持つエミュレータ本体を置く
ことの出来る空間が有ること（エミュレータを操作する
人間の分も含めると最小でも１平方ｍは欲しい。），Ｃ
ＰＵ基盤からエミュレータ本体にケーブルを引き出すこ
とが可能なことが必要である。さらに、周辺ＩＣの状態
を見るためにロジックアナライザやプロトコルアナライ
ザなどを接続する場合にはその空間が必要となる。
しては、ＣＰＵシステムの電源を落とし、ＣＰＵを基盤
のソケットから外し、そのソケットにエミュレータ本体
へ接続するポッドから出るケーブルを接続する。この取
り付けのためには、動作確認をするＣＰＵ周辺に基盤の
ソケットからＣＰＵを外しエミュレータ本体にケーブル
を引き出す作業のための空間が有ることと、ケーブルの
長さ以内にかなりの質量を持つエミュレータ本体を置く
ことの出来る空間が有ること（エミュレータを操作する
人間の分も含めると最小でも１平方ｍは欲しい。），Ｃ
ＰＵ基盤からエミュレータ本体にケーブルを引き出すこ
とが可能なことが必要である。さらに、周辺ＩＣの状態
を見るためにロジックアナライザやプロトコルアナライ
ザなどを接続する場合にはその空間が必要となる。
【０００９】一方、複数のＣＰＵで一システムを構成し
ている場合に、異常を含むと見られるＣＰＵにエミュレ
ータを接続し、実行状態を調べ異常が見つからなけれ
ば、他のＣＰＵにエミュレータを接続する。又、同時に
実行状態を探るには、ＣＰＵの数だけエミュレータが必
要である。また、異常動作原因調査は、出来るだけ異常
が見つかった時の状態で行うことが望ましいが、エミュ
レータ取付不可能な場所にあるＣＰＵを調べる場合に
は、システムの組み合わせを取り付け可能な段階まで戻
して調べるか、エクステンション等の補助装置の取り付
けによって確認作業を行っていた。
ている場合に、異常を含むと見られるＣＰＵにエミュレ
ータを接続し、実行状態を調べ異常が見つからなけれ
ば、他のＣＰＵにエミュレータを接続する。又、同時に
実行状態を探るには、ＣＰＵの数だけエミュレータが必
要である。また、異常動作原因調査は、出来るだけ異常
が見つかった時の状態で行うことが望ましいが、エミュ
レータ取付不可能な場所にあるＣＰＵを調べる場合に
は、システムの組み合わせを取り付け可能な段階まで戻
して調べるか、エクステンション等の補助装置の取り付
けによって確認作業を行っていた。
【００１０】
【発明が解決しようとする課題】上述した従来のＣＰＵ
監視装置には次のような欠点がある。
監視装置には次のような欠点がある。
【００１１】（１）システムが障害を認識してシステム
障害である事を人間に知らせている間、障害が生じた場
所でシステムの実行が止まっていないので、障害後、全
く関係ないルーチンを実行している事が多く、周辺機器
に誤った信号を流し続け、その影響による障害が発生す
る。したがって後から誤った信号によって起こった障害
と元からの障害との切り分けが困難になる。
障害である事を人間に知らせている間、障害が生じた場
所でシステムの実行が止まっていないので、障害後、全
く関係ないルーチンを実行している事が多く、周辺機器
に誤った信号を流し続け、その影響による障害が発生す
る。したがって後から誤った信号によって起こった障害
と元からの障害との切り分けが困難になる。
【００１２】（２）障害箇所を見つけるためにエミュレ
ータを取り付けて、もう一度、障害が発生するのを待ち
障害発生時の状況を再現させて場所を捜す場合が多い。
この場合に、いったんシステムを落としてしまうので、
なかなか再現しない場合もあり障害箇所を絞る作業の妨
げとなる。特に複数のＣＰＵを持つシステム等で、どの
ＣＰＵが異常動作を起したのかがわからないときなど切
り分けを行うだけで手間と時間と場所が必要となってし
まう。
ータを取り付けて、もう一度、障害が発生するのを待ち
障害発生時の状況を再現させて場所を捜す場合が多い。
この場合に、いったんシステムを落としてしまうので、
なかなか再現しない場合もあり障害箇所を絞る作業の妨
げとなる。特に複数のＣＰＵを持つシステム等で、どの
ＣＰＵが異常動作を起したのかがわからないときなど切
り分けを行うだけで手間と時間と場所が必要となってし
まう。
【００１３】（３）実行動作の異常を認識して、自動的
にリセットさせるための回路として有名なものには、ウ
ォッチドッグタイマーがあげられる。しかし、プログラ
ム自体の状況判断に必要な情報は得られず、何故リセッ
トしたのかを探る手がかりが残らないので、バグが存在
した場合の有効な解決手段にはならない。
にリセットさせるための回路として有名なものには、ウ
ォッチドッグタイマーがあげられる。しかし、プログラ
ム自体の状況判断に必要な情報は得られず、何故リセッ
トしたのかを探る手がかりが残らないので、バグが存在
した場合の有効な解決手段にはならない。
【００１４】
【課題を解決するための手段】本発明のＣＰＵ監視装置
はＣＰＵを一つ以上有する被監視ＣＰＵシステムを監視
するＣＰＵ監視装置において、前記被監視ＣＰＵシステ
ム側はタスク実行の把握に必要不可欠なプログラム実行
上の要所毎に実行中と非実行時の符号をつけてデータを
送出する手段を有し、監視用のＣＰＵ監視回路側はこの
被監視ＣＰＵシステムのデータを入力しタイマ割り込み
処理ルーチンによりこのデータを監視・保存する手段
と、所定回数システム異常を検出した場合にアラームを
出力するとともに異常のＣＰＵをリセットする手段と、
端末割り込み処理ルーチンにより保存されている記憶部
のデータを端末表示部に表示する手段とを有する。
はＣＰＵを一つ以上有する被監視ＣＰＵシステムを監視
するＣＰＵ監視装置において、前記被監視ＣＰＵシステ
ム側はタスク実行の把握に必要不可欠なプログラム実行
上の要所毎に実行中と非実行時の符号をつけてデータを
送出する手段を有し、監視用のＣＰＵ監視回路側はこの
被監視ＣＰＵシステムのデータを入力しタイマ割り込み
処理ルーチンによりこのデータを監視・保存する手段
と、所定回数システム異常を検出した場合にアラームを
出力するとともに異常のＣＰＵをリセットする手段と、
端末割り込み処理ルーチンにより保存されている記憶部
のデータを端末表示部に表示する手段とを有する。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図で、本発明の
ＣＰＵ監視装置をマルチタスクを持つＣＰＵシステムに
使用したときの例である。
る。図１は本発明の一実施例のブロック図で、本発明の
ＣＰＵ監視装置をマルチタスクを持つＣＰＵシステムに
使用したときの例である。
【００１６】図２は、被監視側のＣＰＵシステムのフロ
ーチャート図、図３はＣＰＵ監視回路側のフローチャー
ト、図４は本実施例のモニタ端末の端末画面上に表示し
たＩ／Ｏ信号データの表示例である。
ーチャート図、図３はＣＰＵ監視回路側のフローチャー
ト、図４は本実施例のモニタ端末の端末画面上に表示し
たＩ／Ｏ信号データの表示例である。
【００１７】図１において、被監視側のＣＰＵシステム
２１におけるシステムＣＰＵ１は、出力用Ｉ／Ｏポート
２を設けて、図２に示すように各タスクの実行状態が変
化するときに、実行中なら“１”、それ以外の時は
“０”をビットデータとして各Ｉ／Ｏポート信号４に割
り当て、出力Ｉ／Ｏポート２に出力する。次にＣＰＵ監
視回路２０側の監視用ＣＰＵ６は通常、図３（ａ）のメ
インルーチン１７で動作する。タイマ１０からの割り込
み信号１４が入ったとき図３（ｂ）のタイマ割り込み処
理１８としてＩ／Ｏポート７に入った信号４を読み、そ
のデータを監視エリアのＲＡＭ１２に書き込んでタスク
の実行状態を調べ、実際に期待されている動作が行われ
ているかどうかをチェックする。もし、何らかの障害が
起きていると判断したときは、まずアラームとしてＲＡ
Ｍ１２上に記録する。アラームが５回以上検出された
ら、システムＣＰＵ１にリセット信号５を送る。又、監
視用ＣＰＵ６は、シリアルコントローラ９を通して外部
端子１５に接続しており、ここへモニタ用端末１６を接
続する事によって、ＲＡＭ１２上のデータをリアルタイ
ムに確認する事が出来る。モニタ用端末１６からデータ
出力要求が出た場合には、図３（Ｃ）に示す端末割り込
み処理１９として端末１６にＲＡＭ１２の内容を送る。
モニタ用端末１６上では図４に示すように、システムア
ラーム回数の情報２２とシステムＣＰＵ１のタスク状態
情報２３が表示可能である。
２１におけるシステムＣＰＵ１は、出力用Ｉ／Ｏポート
２を設けて、図２に示すように各タスクの実行状態が変
化するときに、実行中なら“１”、それ以外の時は
“０”をビットデータとして各Ｉ／Ｏポート信号４に割
り当て、出力Ｉ／Ｏポート２に出力する。次にＣＰＵ監
視回路２０側の監視用ＣＰＵ６は通常、図３（ａ）のメ
インルーチン１７で動作する。タイマ１０からの割り込
み信号１４が入ったとき図３（ｂ）のタイマ割り込み処
理１８としてＩ／Ｏポート７に入った信号４を読み、そ
のデータを監視エリアのＲＡＭ１２に書き込んでタスク
の実行状態を調べ、実際に期待されている動作が行われ
ているかどうかをチェックする。もし、何らかの障害が
起きていると判断したときは、まずアラームとしてＲＡ
Ｍ１２上に記録する。アラームが５回以上検出された
ら、システムＣＰＵ１にリセット信号５を送る。又、監
視用ＣＰＵ６は、シリアルコントローラ９を通して外部
端子１５に接続しており、ここへモニタ用端末１６を接
続する事によって、ＲＡＭ１２上のデータをリアルタイ
ムに確認する事が出来る。モニタ用端末１６からデータ
出力要求が出た場合には、図３（Ｃ）に示す端末割り込
み処理１９として端末１６にＲＡＭ１２の内容を送る。
モニタ用端末１６上では図４に示すように、システムア
ラーム回数の情報２２とシステムＣＰＵ１のタスク状態
情報２３が表示可能である。
【００１８】
【発明の効果】上述したように本発明はＣＰＵ監視回路
を被監視システムに接続してタイマで定期的に割り込
み、監視データを常にＲＡＭに書き込むとともに、障害
時にＣＰＵにアラームし、かつ、モニタ用端末で表示し
ているので、次に述べる多数の効果がある。
を被監視システムに接続してタイマで定期的に割り込
み、監視データを常にＲＡＭに書き込むとともに、障害
時にＣＰＵにアラームし、かつ、モニタ用端末で表示し
ているので、次に述べる多数の効果がある。
【００１９】（１）常に、実行状態を外部端子に出力し
ているので、外部端子に端末をつなぐ事によって、任意
に動作確認を行う事が可能である。
ているので、外部端子に端末をつなぐ事によって、任意
に動作確認を行う事が可能である。
【００２０】（２）実行状態のデータは、一定期間ＲＡ
Ｍに保存してあるので、障害発生時の状況を、これによ
って確認する事が出来る。
Ｍに保存してあるので、障害発生時の状況を、これによ
って確認する事が出来る。
【００２１】（３）障害発生と認識される状況を、任意
に設定可能である。又、その条件によってリセット信号
を出力できるので、システム異常による周囲への影響を
自動的にある程度抑える事が出来る。
に設定可能である。又、その条件によってリセット信号
を出力できるので、システム異常による周囲への影響を
自動的にある程度抑える事が出来る。
【００２２】（４）障害箇所を見つけるまでの間、実行
状態のデータが残っているので、エミュレータを接続す
る前にある程度障害状況を把握する事が出来る。その
分、障害場所を限定できデバック時間の短縮につなが
る。
状態のデータが残っているので、エミュレータを接続す
る前にある程度障害状況を把握する事が出来る。その
分、障害場所を限定できデバック時間の短縮につなが
る。
【００２３】（５）エミュレータを接続していないＣＰ
Ｕモニタが可能である。従って、エミュレータの数がＣ
ＰＵの数だけ揃わないとき、エミュレータをおく空間が
限られているときにも有用である。
Ｕモニタが可能である。従って、エミュレータの数がＣ
ＰＵの数だけ揃わないとき、エミュレータをおく空間が
限られているときにも有用である。
【００２４】（６）予め、実行状態信号の障害発生パタ
ーンをプログラミングしておく事により、障害発生時に
システムＣＰＵをリセットする事が出来る。従って障害
発生後の不安定な状態時間を減らす事が出来る。
ーンをプログラミングしておく事により、障害発生時に
システムＣＰＵをリセットする事が出来る。従って障害
発生後の不安定な状態時間を減らす事が出来る。
【００２５】（７）システムＣＰＵに追加する機能は、
ＣＰＵ実行動作の把握に必要な任意の信号をＩ／Ｏポー
トに出力する事だけである。
ＣＰＵ実行動作の把握に必要な任意の信号をＩ／Ｏポー
トに出力する事だけである。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例のシステムＣＰＵ側のフローチャート
である。
である。
【図３】本実施例の監視用ＣＰＵ側のフローチャートで
ある。
ある。
【図４】本実施例のモニタ端末の表示図である。
１ システムＣＰＵ ２，７，８ Ｉ／Ｏポート ３ 監視用ＣＰＵリセット信号 ４ システムＣＰＵ状態変化信号 ５ システムＣＰＵリセット信号 ６ 監視用ＣＰＵ ９ シリアルコントローラユニット １０ タイマー １１ ＲＯＭ １２ ＲＡＭ １３ 端末用信号 １４ タイマー割り込み信号 １５ モニタ用端末外部端子 １６ モニタ用端末 １７ メインルーチン １８ タイマ割り込み処理ルーチン １９ 端末割り込み処理ルーチン ２０ ＣＰＵ監視回路 ２１ ＣＰＵシステム ２２ システムアラーム情報 ２３ タスク状態情報
Claims (3)
- 【請求項１】 ＣＰＵを一つ以上有する被監視ＣＰＵシ
ステムを監視するＣＰＵ監視装置において、前記被監視
ＣＰＵシステム側はタスク実行の把握に必要不可欠なプ
ログラム実行上の要所毎に実行中と非実行時の符号をつ
けてデータを送出する手段を有し、監視用のＣＰＵ監視
回路側はこの被監視ＣＰＵシステムのデータを入力しタ
イマ割り込み処理ルーチンによりこのデータを監視・保
存する手段と、所定回数システム異常を検出した場合に
アラームを出力するとともに異常のＣＰＵをリセットす
る手段と、端末割り込み処理ルーチンにより保存されて
いる記憶部のデータを端末表示部に表示する手段とを有
することを特徴とするＣＰＵ監視装置。 - 【請求項２】 前記ＣＰＵ監視回路側が監視用ＣＰＵを
備えてＲＯＭに記憶されているメインルーチンとタイマ
割り込み処理ルーチンと端末割り込み処理ルーチンによ
り前記被監視ＣＰＵシステムのデータの監視・保存を行
うことを特徴とする請求項１記載のＣＰＵ監視装置。 - 【請求項３】 前記端末表示部が少なくともシステムア
ラーム情報とタスク実行の要所におけるタスク状態情報
を表示することを特徴とする請求項１記載のＣＰＵ監視
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048409A JPH05250222A (ja) | 1992-03-05 | 1992-03-05 | Ｃｐｕ監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048409A JPH05250222A (ja) | 1992-03-05 | 1992-03-05 | Ｃｐｕ監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250222A true JPH05250222A (ja) | 1993-09-28 |
Family
ID=12802509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4048409A Withdrawn JPH05250222A (ja) | 1992-03-05 | 1992-03-05 | Ｃｐｕ監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250222A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7137036B2 (en) | 2002-02-22 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Microcontroller having an error detector detecting errors in itself as well |
| CN108153648A (zh) * | 2017-12-27 | 2018-06-12 | 西安奇维科技有限公司 | 一种实现灵活调度的多冗余计算机的方法 |
-
1992
- 1992-03-05 JP JP4048409A patent/JPH05250222A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7137036B2 (en) | 2002-02-22 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Microcontroller having an error detector detecting errors in itself as well |
| CN108153648A (zh) * | 2017-12-27 | 2018-06-12 | 西安奇维科技有限公司 | 一种实现灵活调度的多冗余计算机的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257269A (en) | Error controller for use in debugging microprocessor | |
| JP4102814B2 (ja) | 入出力制御装置，情報制御装置及び情報制御方法 | |
| JPS61169036A (ja) | システム監視装置 | |
| JP2800577B2 (ja) | デバッグ装置 | |
| JPH1160102A (ja) | エレベータ制御装置 | |
| JPH1139032A (ja) | マルチｃｐｕ型集中監視装置 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPS6371739A (ja) | マイクロコンピユ−タシステムの監視装置 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JP3062124B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPS63147243A (ja) | マルチプロセツサシステムのトレ−ス情報監視方法 | |
| KR20000039688A (ko) | 교환기의 에러 원인 정보 제공 방법 | |
| JPH06222954A (ja) | デバック装置 | |
| JPH02207643A (ja) | 通信制御装置 | |
| JPH04283803A (ja) | プログラマブルコントローラ | |
| JPS6118012A (ja) | 運転条件監視制御装置 | |
| JPH01127980A (ja) | 論理回路パッケージ | |
| JPH09293000A (ja) | インサーキットエミュレータ装置 | |
| JPH01184551A (ja) | プログラムのデバッギング方式 | |
| JP2008310756A (ja) | マイクロコンピュータ、デバッグシステム、デバッグ方法 | |
| JPH0993781A (ja) | ディジタル保護・制御装置とそのイニシャル方法及びマン・マシン・インターフェースアクセスコントロール方法 | |
| JPH01196637A (ja) | Ｃｐｕ制御における動作モニタ表示システム | |
| JPS60165192A (ja) | 記憶装置異常書込み検出方式 | |
| JPS62271112A (ja) | マイクロコンピユ−タ搭載機器のデ−タ保護システム | |
| JPH02139650A (ja) | 部分ダンプ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |