JPH0359608B2 - - Google Patents
Info
- Publication number
- JPH0359608B2 JPH0359608B2 JP3001582A JP3001582A JPH0359608B2 JP H0359608 B2 JPH0359608 B2 JP H0359608B2 JP 3001582 A JP3001582 A JP 3001582A JP 3001582 A JP3001582 A JP 3001582A JP H0359608 B2 JPH0359608 B2 JP H0359608B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- output
- selection circuit
- bias
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はジヨセフソン素子等の超伝導素子を用
いた選択回路に係わり、特に超伝導素子で構成し
た論理回路に真出力信号と逆方向のバイアス電流
を流して反転出力を取り出すようにした超伝導選
択回路に関する。
いた選択回路に係わり、特に超伝導素子で構成し
た論理回路に真出力信号と逆方向のバイアス電流
を流して反転出力を取り出すようにした超伝導選
択回路に関する。
(2) 技術の背景
一般に電子計算機の記憶装置の番地選択の如く
符号化された入力に対して各符号毎に個々の出力
端子に信号を呈示するような選択回路は入力とし
て真値及び反転値が必要であり、超伝導素子を用
いた選択回路においても、論理積等の論理回路を
構成する回路の前段に符号発生回路の真出力より
反転出力を構成させるインバータ回路を必要とす
る。しかし、ジヨセフソン素子等の超伝導素子を
用いてインバータ回路を構成するには極めて複雑
な回路を必要とし、簡単なインバータ回路が構成
できない欠点があつた。
符号化された入力に対して各符号毎に個々の出力
端子に信号を呈示するような選択回路は入力とし
て真値及び反転値が必要であり、超伝導素子を用
いた選択回路においても、論理積等の論理回路を
構成する回路の前段に符号発生回路の真出力より
反転出力を構成させるインバータ回路を必要とす
る。しかし、ジヨセフソン素子等の超伝導素子を
用いてインバータ回路を構成するには極めて複雑
な回路を必要とし、簡単なインバータ回路が構成
できない欠点があつた。
(3) 従来技術と問題点
第１図は従来の樹枝状選択回路（トリーデコー
ダ）を示すものであり、第１図及び第２のジヨセ
フソン素子等の超伝導素子J1，J2に対して分岐さ
れた第３及び第４ならびに第５及び第６の超伝導
素子J3，J4とJ5，J6を各々接続し、出力端１，
２，３，４に所定の出力を選択するようにしたも
のが提案されている。上記第１乃至第６の超伝導
素子J1乃至J6に制御線５を設け、該制御線に符号
発生回路（図示せず）より真出力及び反転出力の
関係にある例えばA1，1，A2，2，A3，3を
加えるように選択し、超伝導素子J1乃至J6にバイ
アス電流をＩを流し、符号信号として第１及び第
５の超伝導素子J1，J5の制御線５にA1＝１，A3
＝１を加えれば第１および第５の超伝導素子J1，
J5は遮断状態となされ、第２及び第６の超伝導素
子J2，J6を含むブランチB1のみに電流ｉを流して
A1，1，A2，2，A3，3を含む超伝導素子J1
乃至J6中より信号端４のみを選択することとが可
能となる。
ダ）を示すものであり、第１図及び第２のジヨセ
フソン素子等の超伝導素子J1，J2に対して分岐さ
れた第３及び第４ならびに第５及び第６の超伝導
素子J3，J4とJ5，J6を各々接続し、出力端１，
２，３，４に所定の出力を選択するようにしたも
のが提案されている。上記第１乃至第６の超伝導
素子J1乃至J6に制御線５を設け、該制御線に符号
発生回路（図示せず）より真出力及び反転出力の
関係にある例えばA1，1，A2，2，A3，3を
加えるように選択し、超伝導素子J1乃至J6にバイ
アス電流をＩを流し、符号信号として第１及び第
５の超伝導素子J1，J5の制御線５にA1＝１，A3
＝１を加えれば第１および第５の超伝導素子J1，
J5は遮断状態となされ、第２及び第６の超伝導素
子J2，J6を含むブランチB1のみに電流ｉを流して
A1，1，A2，2，A3，3を含む超伝導素子J1
乃至J6中より信号端４のみを選択することとが可
能となる。
このような樹枝状選択回路の外に第２図に示す
ようなループ選択回路（ループデコーダ）も従来
の超伝導選択回路として用いられている。
ようなループ選択回路（ループデコーダ）も従来
の超伝導選択回路として用いられている。
上記ループ選択回路の構成は第１及び第２の超
伝導素子J1，J2の各々の両端に複数の第３及び第
４の超伝導素子を直列に接続した第１のブランチ
B1と第５及び第６の超伝導素子を直列に接続し
た第２のブランチB2を接続し、第１乃至第６の
超伝導素子J1乃至J6に制御線５を関連させる。該
制御線は例えば第１及び第２の超伝導素子J1，J2
には符号発生回路より真及び反転出力A1，1が
加えられるように、第３及び第６の超伝導素子
J3，J4に制御線５をループ状に関連させて真出力
A2を加えられるようにする。第４及び第５の超
伝導素子J4，J5に制御線５を同しくループ状に関
連させて符号発生回路より反転出力2を加えら
れるようにする。
伝導素子J1，J2の各々の両端に複数の第３及び第
４の超伝導素子を直列に接続した第１のブランチ
B1と第５及び第６の超伝導素子を直列に接続し
た第２のブランチB2を接続し、第１乃至第６の
超伝導素子J1乃至J6に制御線５を関連させる。該
制御線は例えば第１及び第２の超伝導素子J1，J2
には符号発生回路より真及び反転出力A1，1が
加えられるように、第３及び第６の超伝導素子
J3，J4に制御線５をループ状に関連させて真出力
A2を加えられるようにする。第４及び第５の超
伝導素子J4，J5に制御線５を同しくループ状に関
連させて符号発生回路より反転出力2を加えら
れるようにする。
さらに第３乃至第６の超伝導素子J3乃至J6の
各々より出力線１，２，３，４，を取り出すよう
にする。上記構成によれば第１及び第２の超伝導
素子J1，J2を含むブランチB3のインダクタンスは
第１及び第２のブランチB1，B2に比較して小さ
いため通常ではバイアス電流IBはほとんど第３の
ブランチB3を通つて流れる。今符号回路より制
御線５に符号信号A1＝１，A2＝１を与えれば出
力端１にはA1・A2の信号が1＝2＝１とすれ
ば出力端２には1・2が同様に出力端３には
A1・2、出力端４には1・A2が得られる。
各々より出力線１，２，３，４，を取り出すよう
にする。上記構成によれば第１及び第２の超伝導
素子J1，J2を含むブランチB3のインダクタンスは
第１及び第２のブランチB1，B2に比較して小さ
いため通常ではバイアス電流IBはほとんど第３の
ブランチB3を通つて流れる。今符号回路より制
御線５に符号信号A1＝１，A2＝１を与えれば出
力端１にはA1・A2の信号が1＝2＝１とすれ
ば出力端２には1・2が同様に出力端３には
A1・2、出力端４には1・A2が得られる。
このような超伝導選択回路によれば制御線に符
号発生回路より真出力A1，A2，A3…と反転出力
Ａ1，2，3…を必要とする。しかし、ジヨセ
フソン素子等では真出力A1，A2，A3…から反転
出力1，2，3…を得るには極めて複雑なイ
ンバータ回路を必要とする欠点があつた。このよ
うな欠点を除くためには特開昭56−29740号公報
に示されるように制御線に加える符号信号に反転
出力を用いない超伝導素子デコーダ回路を用いれ
ばよい。
号発生回路より真出力A1，A2，A3…と反転出力
Ａ1，2，3…を必要とする。しかし、ジヨセ
フソン素子等では真出力A1，A2，A3…から反転
出力1，2，3…を得るには極めて複雑なイ
ンバータ回路を必要とする欠点があつた。このよ
うな欠点を除くためには特開昭56−29740号公報
に示されるように制御線に加える符号信号に反転
出力を用いない超伝導素子デコーダ回路を用いれ
ばよい。
この回路の構成は簡単に説明すれば第３図に示
すように第１及び第２の超伝導素子J1，J2があつ
たとすれば制御線５からの符号出力A1を第１の
超伝導素子J1には順方向に第２の超伝導素子J2に
は逆方向になるよう信号電流を選択することで第
１の超伝導素子J1には「０」に、第２の超伝導素
子J2には「１」の信号を取り出すもので出力端１
は「０」が出力端２には「１」の反転出力が取り
出せるようになる。
すように第１及び第２の超伝導素子J1，J2があつ
たとすれば制御線５からの符号出力A1を第１の
超伝導素子J1には順方向に第２の超伝導素子J2に
は逆方向になるよう信号電流を選択することで第
１の超伝導素子J1には「０」に、第２の超伝導素
子J2には「１」の信号を取り出すもので出力端１
は「０」が出力端２には「１」の反転出力が取り
出せるようになる。
上述の如き超伝導素子J1，J2としては第４図に
示す如きバイアス電流IBの流れる方向に比較的長
いジヨセフソン接合Ｊを有し、その上層の制御線
５に所定の真出力電流A1を上記バイアス電流IBと
同一方向に流したときのみ電圧状態にスイツチす
るものが用いられている。
示す如きバイアス電流IBの流れる方向に比較的長
いジヨセフソン接合Ｊを有し、その上層の制御線
５に所定の真出力電流A1を上記バイアス電流IBと
同一方向に流したときのみ電圧状態にスイツチす
るものが用いられている。
しかし、この構成の超伝導素子によると制御線
５のみでジヨセフソン接合Ｊの上層部に順方向と
逆方向のパターニングを構成させるためにはその
構成が極めて複雑となる欠点を有する。
５のみでジヨセフソン接合Ｊの上層部に順方向と
逆方向のパターニングを構成させるためにはその
構成が極めて複雑となる欠点を有する。
(4) 発明の目的
本発明は上記従来の欠点に鑑み、制御線５に流
す電流と逆方向のバイアス電流を流すバイアス線
を別に設けて反転させない超伝導素子に結合させ
た超伝導選択回路を提供することを目的とするも
のである。
す電流と逆方向のバイアス電流を流すバイアス線
を別に設けて反転させない超伝導素子に結合させ
た超伝導選択回路を提供することを目的とするも
のである。
(5) 発明の構成
そして、この目的は本発明によれば、出力線上
に複数の超伝導素子を直列接続したブランチを多
段並設して論理回路を構成してなる選択手段の上
記複数の超伝導素子に符号発生回路より真出力信
号のみを与え、反転させるべき上記複数の超伝導
素子に真出力信号と逆方向のバイアス電流を流す
バイアス線を結合させたことを特徴とする超伝導
選択回路を提供することで達成される。
に複数の超伝導素子を直列接続したブランチを多
段並設して論理回路を構成してなる選択手段の上
記複数の超伝導素子に符号発生回路より真出力信
号のみを与え、反転させるべき上記複数の超伝導
素子に真出力信号と逆方向のバイアス電流を流す
バイアス線を結合させたことを特徴とする超伝導
選択回路を提供することで達成される。
(6) 発明の実施例
以下、本発明の一実施例を図面によつて説明す
る。
る。
第５図は本発明の超伝導選択回路の一実施例を
示すものであり、複数の直列接続された第１及び
第２のジヨセフソン素子等によりなる超伝導素子
J1，J2、同じく直列接続された第３及び第４の超
伝導素子J3，J4、同様の第５及び第６ならびに第
７及び第８の超伝導素子J5，J6，J7，J8を多段並
設し、各々出力端１〜４を接地すると共に入力端
にはX0〜X3の入力信号が加えられ、入力端と接
地間には抵抗器R1，R2，R3，R4を接続し、制御
線５ａを第１、第３、第５及び第７の超伝導素子
J1，J3，J5，J7に結合させ、同じく制御線５ｂを
第２、第４、第６及び第８の超伝導素子J2，J4，
J6，J8に結合させると共に符号発生回路７より真
出力A0，A1を制御線５ａ，５ｂに加えられるよ
うになす。
示すものであり、複数の直列接続された第１及び
第２のジヨセフソン素子等によりなる超伝導素子
J1，J2、同じく直列接続された第３及び第４の超
伝導素子J3，J4、同様の第５及び第６ならびに第
７及び第８の超伝導素子J5，J6，J7，J8を多段並
設し、各々出力端１〜４を接地すると共に入力端
にはX0〜X3の入力信号が加えられ、入力端と接
地間には抵抗器R1，R2，R3，R4を接続し、制御
線５ａを第１、第３、第５及び第７の超伝導素子
J1，J3，J5，J7に結合させ、同じく制御線５ｂを
第２、第４、第６及び第８の超伝導素子J2，J4，
J6，J8に結合させると共に符号発生回路７より真
出力A0，A1を制御線５ａ，５ｂに加えられるよ
うになす。
さらに本発明では超伝導素子J1乃至J8で反転出
力を得たい超伝導素子にバイアス線６ａ，６ｂを
結合させ、真出力を得たい超伝導素子にはバイア
ス線６ａ，６ｂを結合させないようにパターニン
グする。
力を得たい超伝導素子にバイアス線６ａ，６ｂを
結合させ、真出力を得たい超伝導素子にはバイア
ス線６ａ，６ｂを結合させないようにパターニン
グする。
上記バイアス線には制御線と逆方向のバイアス
電流IBを流すようにバイアス供給源８より一定の
バイアス電流が供給される。
電流IBを流すようにバイアス供給源８より一定の
バイアス電流が供給される。
第５図の実施例では第１、第２、第３、第６の
超伝導素子J1，J2，J3，J6にバイアス線６ａ，６
ｂが結合している場合であり、この状態を「１」
とし、バイアス線６ａ，６ｂが超伝導素子J4，
J5，J7，J8のように結合していない状態を「０」
の記号で表ことにし、制御線５ａ，５ｂに電流が
流れることを「１」とし、電流が流れないことを
「０」の記号で表して上記構成の動作を説明する。
超伝導素子J1，J2，J3，J6にバイアス線６ａ，６
ｂが結合している場合であり、この状態を「１」
とし、バイアス線６ａ，６ｂが超伝導素子J4，
J5，J7，J8のように結合していない状態を「０」
の記号で表ことにし、制御線５ａ，５ｂに電流が
流れることを「１」とし、電流が流れないことを
「０」の記号で表して上記構成の動作を説明する。
第５図において、符号発生回路７の真出力A0
＝１，A1＝０とし、入力端に入力信号X0＝X1＝
X2＝X3＝１の電流が流れると共にバイアス線６
ａ，６ｂに制御線５ａ，５ｂに流れる電流と反対
のバイアス電流IBが流れ、このバイアス電流は制
御線５ａ，５ｂに流れる電流とレベルが等しいも
のとすれば制御線とバイアス線が共に結合した超
伝導素子のみが「０」状態をとり、制御線のみ結
合したものが「１」状態をとることになる。
＝１，A1＝０とし、入力端に入力信号X0＝X1＝
X2＝X3＝１の電流が流れると共にバイアス線６
ａ，６ｂに制御線５ａ，５ｂに流れる電流と反対
のバイアス電流IBが流れ、このバイアス電流は制
御線５ａ，５ｂに流れる電流とレベルが等しいも
のとすれば制御線とバイアス線が共に結合した超
伝導素子のみが「０」状態をとり、制御線のみ結
合したものが「１」状態をとることになる。
よつて、第５図に示す例では出力線の出力端１
にはX0・A0・A1が、出力端２にはX1・A0・1
が、出力端３にはX2・0・A1が、出力端４には
X3・0・1が選択されるように論理積構成した
もののうち、制御線５の真出力A0＝１，A1＝０
を与えたため「１」、「０」の組合せを持つた第３
及び第４の超伝導素子J3、のみが選択される。同
様にA0＝１，A1＝１では第１及び第２の超伝導
素子J1，J2のみが選択され、A0＝０，A1＝１で
はJ5，J6が、A0＝０，A1＝０ではJ7，J8が選択さ
れる。
にはX0・A0・A1が、出力端２にはX1・A0・1
が、出力端３にはX2・0・A1が、出力端４には
X3・0・1が選択されるように論理積構成した
もののうち、制御線５の真出力A0＝１，A1＝０
を与えたため「１」、「０」の組合せを持つた第３
及び第４の超伝導素子J3、のみが選択される。同
様にA0＝１，A1＝１では第１及び第２の超伝導
素子J1，J2のみが選択され、A0＝０，A1＝１で
はJ5，J6が、A0＝０，A1＝０ではJ7，J8が選択さ
れる。
すなわち、真出力A0，A1を「１」または「０」
に選択したとき選択された組合せを持つたブラン
チB1乃至B4の１つのみが選択され出力線に電流
を流し、他のブランチでは他の１つの超伝導素子
が電圧状態となることで入力信号は抵抗器R1〜
R4を通つて接地され出力端１〜４には微小な電
流しか流れないことになる。
に選択したとき選択された組合せを持つたブラン
チB1乃至B4の１つのみが選択され出力線に電流
を流し、他のブランチでは他の１つの超伝導素子
が電圧状態となることで入力信号は抵抗器R1〜
R4を通つて接地され出力端１〜４には微小な電
流しか流れないことになる。
第６図は本発明の超伝導素子選択回路をマルチ
プレクサーとした応用例であり、９は第５図の点
線で囲まれたと同じ構成で出力端１乃至４を１つ
にまとめて論理和を構成したため出力にはX0・
A0・A1＋X1・A0・1＋X2・0・A1＋X3・
０・1が出力されることになる。
プレクサーとした応用例であり、９は第５図の点
線で囲まれたと同じ構成で出力端１乃至４を１つ
にまとめて論理和を構成したため出力にはX0・
A0・A1＋X1・A0・1＋X2・0・A1＋X3・
０・1が出力されることになる。
上記論理和を得るための他の構成としてより高
いマージンを得るために出力端１乃至４に制御線
を設け超伝導素子によつて論理和を構成してもよ
い。
いマージンを得るために出力端１乃至４に制御線
を設け超伝導素子によつて論理和を構成してもよ
い。
第７図は入力信号X0，X1，X2，X3をすべて１
とすることでデコーダ回路を構成したもので制御
線に加える真出力A0，A1を超伝導素子に加えた
のちにバイアス線に逆方向のバイアス電流を加え
ることで真出力A0，A1で指定した「１」、「０」
状態で出力端１乃至４にA0・A1，A0・1，
０・A1，0・1のうちの１つが選択されること
になる。
とすることでデコーダ回路を構成したもので制御
線に加える真出力A0，A1を超伝導素子に加えた
のちにバイアス線に逆方向のバイアス電流を加え
ることで真出力A0，A1で指定した「１」、「０」
状態で出力端１乃至４にA0・A1，A0・1，
０・A1，0・1のうちの１つが選択されること
になる。
さらにバイアス線の交叉方法を変えたり、バイ
アス電流に他の種類の信号電流を加えることでよ
り多様な選択機能を付加することができることは
明らかである。
アス電流に他の種類の信号電流を加えることでよ
り多様な選択機能を付加することができることは
明らかである。
(7) 発明の効果
以上、詳細に説明したように本発明の超伝導素
子用選択回路によれば符号発生回路の真出力より
反転出力を作り出すためのインバータ回路を論理
回路を構成してなる選択手段内で同時に行えるの
で回路が簡単となり多様な機能を持つた選択回路
を得られる効果を有するものである。
子用選択回路によれば符号発生回路の真出力より
反転出力を作り出すためのインバータ回路を論理
回路を構成してなる選択手段内で同時に行えるの
で回路が簡単となり多様な機能を持つた選択回路
を得られる効果を有するものである。
第１図は従来の超伝導選択回路の接続図、第２
図は従来の他の超伝導選択回路の接続図、第３図
は従来のさらに他の超伝導選択回路の一部を取り
出した接続図、第４図は第３図に用いられる超伝
導素子の構成を説明する略線的断面図、第５図は
本発明の超伝導選択回路の接続図、第６図は本発
明の超伝導選択回路をマルチプレクサーとして用
いた場合の系統的接続図、第７図は本発明の超伝
導選択回路をデコーダとして用いた場合の系統的
接続図である。 １，２，３，４……出力端、５，５ａ，５ｂ…
…制御線、６ａ，６ｂ……バイアス線、７……符
号発生回路、８……バイアス供給源、９……選択
回路、J1〜J8……超伝導素子、A0〜A3……真出
力、0〜3……反転出力、IB……バイアス電
流。
図は従来の他の超伝導選択回路の接続図、第３図
は従来のさらに他の超伝導選択回路の一部を取り
出した接続図、第４図は第３図に用いられる超伝
導素子の構成を説明する略線的断面図、第５図は
本発明の超伝導選択回路の接続図、第６図は本発
明の超伝導選択回路をマルチプレクサーとして用
いた場合の系統的接続図、第７図は本発明の超伝
導選択回路をデコーダとして用いた場合の系統的
接続図である。 １，２，３，４……出力端、５，５ａ，５ｂ…
…制御線、６ａ，６ｂ……バイアス線、７……符
号発生回路、８……バイアス供給源、９……選択
回路、J1〜J8……超伝導素子、A0〜A3……真出
力、0〜3……反転出力、IB……バイアス電
流。
Claims (1)
- 【特許請求の範囲】 １ 出力線上に複数の超伝導素子を直列接続した
ブランチを多段並設して論理回路を構成してなる
選択手段の上記複数の超伝導素子に符号発生回路
より真出力信号のみを与え、反転させるべき上記
複数の超伝導素子に真出力信号と逆方向のバイア
ス電流を流すバイアス線を結合させたことを特徴
とする超伝導選択回路。 ２ 出力線の出力端を１つにまとめてマルチプレ
クサーとしてなることを特徴とする特許請求の範
囲第１項記載の超伝導選択回路。 ３ 出力線の入力端を１つにまとめてデコーダと
してなることを特徴とする特許請求の範囲第１項
記載の超伝導選択回路。 ４ バイアス線に流すバイアス電流に他の信号電
流を畳重してなることを特徴とする特許請求の範
囲第１項記載の超伝導選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001582A JPS58147235A (ja) | 1982-02-26 | 1982-02-26 | 超伝導選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001582A JPS58147235A (ja) | 1982-02-26 | 1982-02-26 | 超伝導選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147235A JPS58147235A (ja) | 1983-09-02 |
| JPH0359608B2 true JPH0359608B2 (ja) | 1991-09-11 |
Family
ID=12292027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001582A Granted JPS58147235A (ja) | 1982-02-26 | 1982-02-26 | 超伝導選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147235A (ja) |
-
1982
- 1982-02-26 JP JP3001582A patent/JPS58147235A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147235A (ja) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5850826A (ja) | マルチレベル論理回路 | |
| US5233244A (en) | Josephson logic gate having a plurality of input ports and a josephson logic circuit that uses such a josephson logic gate | |
| JPS60247733A (ja) | 論理演算回路 | |
| JPH0359608B2 (ja) | ||
| US5761208A (en) | Expansible high speed digital multiplexer | |
| GB2245105A (en) | Testing arrangement for an electrical assembly | |
| JPH0230491B2 (ja) | ||
| US4506172A (en) | Decoder circuit utilizing josephson devices | |
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| CA1189916A (en) | Circuit utilizing josephson effect | |
| US5077493A (en) | Wired logic circuit for use in gate array integrated circuit | |
| JPS643408B2 (ja) | ||
| US3179815A (en) | Cryogenic circuitry | |
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JP2924398B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPS6360928B2 (ja) | ||
| JPS5846437A (ja) | 超伝導論理回路 | |
| JPH0114730B2 (ja) | ||
| JPS6020637A (ja) | 半導体集積回路装置 | |
| JPS6359609B2 (ja) | ||
| JPS5846725A (ja) | 超伝導論理回路 | |
| JPH02254698A (ja) | 極性切換型ジョセフソン駆動回路 | |
| JPS648466B2 (ja) | ||
| JPH0590968A (ja) | デイジタル・アナログ変換器 | |
| JPH01173676A (ja) | 磁束量子素子 |