JPH0359676B2 - - Google Patents
Info
- Publication number
- JPH0359676B2 JPH0359676B2 JP56145818A JP14581881A JPH0359676B2 JP H0359676 B2 JPH0359676 B2 JP H0359676B2 JP 56145818 A JP56145818 A JP 56145818A JP 14581881 A JP14581881 A JP 14581881A JP H0359676 B2 JPH0359676 B2 JP H0359676B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- load
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】
本発明は、例えばモータ等の負荷に流す電流を
切換える回路に使用される負荷電流制御回路に関
する。
切換える回路に使用される負荷電流制御回路に関
する。
一般にモータ等の負荷に流す電流を切換え、こ
の電流を一定にするには負荷電流制御回路が必要
である。こ負荷電流制御回路は、例えば第１図に
示すような回路が考えられている。すなわち、負
荷１１に対してトランジスタ１２のコレクタが直
列に接続され、このトランジスタ１２のエミツタ
には電圧Ｖが印加される。さらにこのトランジス
タ１２のベースには、スイツチング信号源１３が
接続され、このスイツチング信号源１３とトラン
ジスタ１４のコレクタが接続される。このトラン
ジスタ１４のベースには、抵抗器１５，１６から
なり、電圧Ｖが印加される抵抗分圧器により電圧
Viが印加される。さらに、トランジスタ１４と負
荷１１の共通接続点１７に直列に帰還抵抗器１８
が接続され、この帰還抵抗器１８によつて検出さ
れる電流I0は上記抵抗分圧器の抵抗器１６へ帰還
される。
の電流を一定にするには負荷電流制御回路が必要
である。こ負荷電流制御回路は、例えば第１図に
示すような回路が考えられている。すなわち、負
荷１１に対してトランジスタ１２のコレクタが直
列に接続され、このトランジスタ１２のエミツタ
には電圧Ｖが印加される。さらにこのトランジス
タ１２のベースには、スイツチング信号源１３が
接続され、このスイツチング信号源１３とトラン
ジスタ１４のコレクタが接続される。このトラン
ジスタ１４のベースには、抵抗器１５，１６から
なり、電圧Ｖが印加される抵抗分圧器により電圧
Viが印加される。さらに、トランジスタ１４と負
荷１１の共通接続点１７に直列に帰還抵抗器１８
が接続され、この帰還抵抗器１８によつて検出さ
れる電流I0は上記抵抗分圧器の抵抗器１６へ帰還
される。
このように構成される回路では、スイツチング
信号源１３の信号（「１」または「０」）に応じて
トランジスタ１２のベース電流はトランジスタ１
４のコレクタ電流として流れることになる。そし
て、このトランジスタ１４のベースに電圧Viが印
加され、そのコレクタ電流が流れた場合、すなわ
ちトランジスタ１２がオンした場合、負荷１１に
流れる電流I0は下式によつて求められる。
信号源１３の信号（「１」または「０」）に応じて
トランジスタ１２のベース電流はトランジスタ１
４のコレクタ電流として流れることになる。そし
て、このトランジスタ１４のベースに電圧Viが印
加され、そのコレクタ電流が流れた場合、すなわ
ちトランジスタ１２がオンした場合、負荷１１に
流れる電流I0は下式によつて求められる。
I0≒Vi−VF／R18……(1)
ここで、
R18：抵抗器１８の抵抗値
VF：トランジスタ１４のベース・エミツタ間
電圧である。したがつて、上記式(1)より負荷１１
に流れる電流I0を、電圧Viおよび抵抗器１８に応
じて一定にできるものであるが、トランジスタ１
４のベース・エミツタ間電圧VFの影響を受ける
ため、特に温度変化およびトランジスタ１４の特
性のはらつき等の影響により電流I0が不安定にな
る欠点がある。
電圧である。したがつて、上記式(1)より負荷１１
に流れる電流I0を、電圧Viおよび抵抗器１８に応
じて一定にできるものであるが、トランジスタ１
４のベース・エミツタ間電圧VFの影響を受ける
ため、特に温度変化およびトランジスタ１４の特
性のはらつき等の影響により電流I0が不安定にな
る欠点がある。
このような欠点を解消するために、例えば第２
図に示すような回路が従来考えられている。この
回路では、例えばオペアンプ等の電圧比較器２１
の一方の入力端子（「＋」側）には上記電圧Viが
印加され、その他方の入力端子（「−」側）には
基準電圧VRが印加される抵抗器２２，２３から
なる抵抗分圧器より電圧Vrが印加される。この
抵抗分圧器は、上記帰還抵抗器１８に直列に接続
されている。そして、この電圧比較器２１の出力
信号がトランジスタ２４のベースに供給され、こ
のトランジスタ２４のコレクタ電流に応じてトラ
ンジスタ２５のベース電流が制御される。このト
ランジスタ２５のコレクタおよびエミツタ回路は
負荷１１と帰還抵抗器１８間に直列に接続され、
そのベースには、スイツチング信号源１３の信号
に応じて定電流源２６から電流Ｉが供給される。
図に示すような回路が従来考えられている。この
回路では、例えばオペアンプ等の電圧比較器２１
の一方の入力端子（「＋」側）には上記電圧Viが
印加され、その他方の入力端子（「−」側）には
基準電圧VRが印加される抵抗器２２，２３から
なる抵抗分圧器より電圧Vrが印加される。この
抵抗分圧器は、上記帰還抵抗器１８に直列に接続
されている。そして、この電圧比較器２１の出力
信号がトランジスタ２４のベースに供給され、こ
のトランジスタ２４のコレクタ電流に応じてトラ
ンジスタ２５のベース電流が制御される。このト
ランジスタ２５のコレクタおよびエミツタ回路は
負荷１１と帰還抵抗器１８間に直列に接続され、
そのベースには、スイツチング信号源１３の信号
に応じて定電流源２６から電流Ｉが供給される。
この回路では、トランジスタ２４の動作に応じ
てトランジスタ２５のベース電流が制御され、こ
のトランジスタ２５の動作に応じて負荷１１に流
れる電流I0が制御される。そしてトランジスタ２
４は、電圧比較器２１の出力信号、すなわち電圧
ViおよびVrに応じて制御される。したがつて、
電流I0を求める式は、 I0＝VR（R23／（R22＋R23））−Vi／R18・（R23／（R
22＋R23））……(2) となる。ここで、 R22、R23：抵抗器２２，２３の抵抗値である。
上記式(1)そり、負荷１１に流れる電流I0は、予め
設定される基準電圧VR、電圧Viおよび抵抗器
R18、R22、R23に応じて決められ、トランジスタ
のベース，エミツタ間電圧に依存することなく一
定にできる。しかしながら、このような回路で
は、オペアンプ等を使用するなど回路部品数が多
くなり、複雑な回路構成となる欠点がある。ま
た、トランジスタ２５のベースに供給される定電
流源２６からの電流Ｉは、常に流れている状態で
あるため、消費電流が大きくなる欠点もある。
てトランジスタ２５のベース電流が制御され、こ
のトランジスタ２５の動作に応じて負荷１１に流
れる電流I0が制御される。そしてトランジスタ２
４は、電圧比較器２１の出力信号、すなわち電圧
ViおよびVrに応じて制御される。したがつて、
電流I0を求める式は、 I0＝VR（R23／（R22＋R23））−Vi／R18・（R23／（R
22＋R23））……(2) となる。ここで、 R22、R23：抵抗器２２，２３の抵抗値である。
上記式(1)そり、負荷１１に流れる電流I0は、予め
設定される基準電圧VR、電圧Viおよび抵抗器
R18、R22、R23に応じて決められ、トランジスタ
のベース，エミツタ間電圧に依存することなく一
定にできる。しかしながら、このような回路で
は、オペアンプ等を使用するなど回路部品数が多
くなり、複雑な回路構成となる欠点がある。ま
た、トランジスタ２５のベースに供給される定電
流源２６からの電流Ｉは、常に流れている状態で
あるため、消費電流が大きくなる欠点もある。
この発明は、上記の事情を鑑みてなされたもの
で、負荷電流を制御するトランジスタのベース，
エミツタ間電圧に影響されることなく負荷電流を
一定にすることができ、しかも回路構成が比較的
簡単な負荷電流制御回路を提供することを目的と
する。
で、負荷電流を制御するトランジスタのベース，
エミツタ間電圧に影響されることなく負荷電流を
一定にすることができ、しかも回路構成が比較的
簡単な負荷電流制御回路を提供することを目的と
する。
以下図面を参照してこの発明の一実施例につい
て説明する。第３図は同実施例に係わる負荷電流
制御回路の構成を示す回路図である。第３図に示
すように、本回路では電圧Ｖの電源間に、例えば
モータのコイルである負荷１１、NPN型トラン
ジスタからなるスイツチング用トランジスタ３１
及び帰還抵抗器１８が直列に接続されて設けられ
ている。トランジスタ３１のコレクタは負荷１１
が接続されて、そのエミツタには帰還抵抗器１８
が接続されている。このトランジスタ３１のベー
スには、スイツチング信号源１３の信号に応じて
電流Ｉが定電流源２６から供給され、この定電流
源２６には電圧Ｖが印加される。トランジスタ３
１のベースには、PNPトランジスタからなる制
御用トランジスタ３２のエミツタが接続されてい
る。トランジスタ３２は、ベース，エミツタ間電
圧VF2がトランジスタ３１のベース，エミツタ間
電圧VF1とほぼ同一であり、トランジスタ３１を
制御するためのものである。トランジスタ３２の
ベースには、抵抗器１５，１６からなる抵抗分圧
器からの電圧Viが印加される。抵抗分圧器は、電
圧Ｖの電源間に設けられている。帰還抵抗器１８
は、トランジスタ３１のエミツタとトランジスタ
３２のコレクタの間に直列に接続されている。
て説明する。第３図は同実施例に係わる負荷電流
制御回路の構成を示す回路図である。第３図に示
すように、本回路では電圧Ｖの電源間に、例えば
モータのコイルである負荷１１、NPN型トラン
ジスタからなるスイツチング用トランジスタ３１
及び帰還抵抗器１８が直列に接続されて設けられ
ている。トランジスタ３１のコレクタは負荷１１
が接続されて、そのエミツタには帰還抵抗器１８
が接続されている。このトランジスタ３１のベー
スには、スイツチング信号源１３の信号に応じて
電流Ｉが定電流源２６から供給され、この定電流
源２６には電圧Ｖが印加される。トランジスタ３
１のベースには、PNPトランジスタからなる制
御用トランジスタ３２のエミツタが接続されてい
る。トランジスタ３２は、ベース，エミツタ間電
圧VF2がトランジスタ３１のベース，エミツタ間
電圧VF1とほぼ同一であり、トランジスタ３１を
制御するためのものである。トランジスタ３２の
ベースには、抵抗器１５，１６からなる抵抗分圧
器からの電圧Viが印加される。抵抗分圧器は、電
圧Ｖの電源間に設けられている。帰還抵抗器１８
は、トランジスタ３１のエミツタとトランジスタ
３２のコレクタの間に直列に接続されている。
このように構成される回路において、いまトラ
ンジスタ３２のベースに電圧Viが印加され、スイ
ツチング信号源１３の信号が「１」となりトラン
ジスタ３１がオン状態になつたとする。このと
き、負荷１１に流れる電流、すなわち帰還抵抗器
１８を流れる電流I0は下記の式によつて求められ
る。
ンジスタ３２のベースに電圧Viが印加され、スイ
ツチング信号源１３の信号が「１」となりトラン
ジスタ３１がオン状態になつたとする。このと
き、負荷１１に流れる電流、すなわち帰還抵抗器
１８を流れる電流I0は下記の式によつて求められ
る。
I0＝Vi＋VF2−VF1／R18……(3)
ここで、
VF2：トランジスタ３２のエミツタ，ベース間
電圧 VF1：トランジスタ３１のベース、エミツタ間
電圧 である。ところで、上記トランジスタ３２，３１
の各電圧VF2、VF1は、通常ほぼ同値（VF2≒VF1）
と考えられる。したがつて、上記式(3)より電流I0
は、 I0≒Vi／R18……(4) となる。すなわち、トランジスタ３２のベースに
印加される電圧Viは、トランジスタ３１を直接に
制御することになり、上記式(4)より電流I0はトラ
ンジスタ３１，３２の各電圧VF1、VF2に影響さ
れることなく、電圧Viと帰還抵抗器１８の抵抗値
R18のみに依存して流れる。このようにして、帰
還抵抗器１８を流れる電流I0を、スイツチング信
号源１３の信号に応じて切換えることができる。
言い換えれば、負荷１１に対する供給電流を、ス
イツチング信号源１３の信号に応じて制御するこ
とができる。この場合、電流I0を決定するための
トランジスタ３１，３２の各ベース、エミツタ間
電圧VF1、VF2は、前記式(3)に示すように、ほぼ
同値であれば、相殺されることになる。これによ
り、電流I0は、前記式(4)に示すように、帰還抵抗
器１８の抵抗値と電圧Viのみにより決定されるこ
とになる。このため、トランジスタ３１，３２に
対して、例えば周囲温度の変化の影響がある場合
でも、電流I0を値、即ち負荷１１に対する供給電
流を安定化することが可能となる。
電圧 VF1：トランジスタ３１のベース、エミツタ間
電圧 である。ところで、上記トランジスタ３２，３１
の各電圧VF2、VF1は、通常ほぼ同値（VF2≒VF1）
と考えられる。したがつて、上記式(3)より電流I0
は、 I0≒Vi／R18……(4) となる。すなわち、トランジスタ３２のベースに
印加される電圧Viは、トランジスタ３１を直接に
制御することになり、上記式(4)より電流I0はトラ
ンジスタ３１，３２の各電圧VF1、VF2に影響さ
れることなく、電圧Viと帰還抵抗器１８の抵抗値
R18のみに依存して流れる。このようにして、帰
還抵抗器１８を流れる電流I0を、スイツチング信
号源１３の信号に応じて切換えることができる。
言い換えれば、負荷１１に対する供給電流を、ス
イツチング信号源１３の信号に応じて制御するこ
とができる。この場合、電流I0を決定するための
トランジスタ３１，３２の各ベース、エミツタ間
電圧VF1、VF2は、前記式(3)に示すように、ほぼ
同値であれば、相殺されることになる。これによ
り、電流I0は、前記式(4)に示すように、帰還抵抗
器１８の抵抗値と電圧Viのみにより決定されるこ
とになる。このため、トランジスタ３１，３２に
対して、例えば周囲温度の変化の影響がある場合
でも、電流I0を値、即ち負荷１１に対する供給電
流を安定化することが可能となる。
第４図は、基本的構成を示す第３図に対して、
本発明に係わる実施例の具体的構成を示す回路図
である。ここでは、例えば三相モータの各コイル
（即ち、負荷）に流れる電流を切換えて、一定に
する回路の場合である。具体的には、各負荷１１
ａ〜１１ｃは、スイツチング信号源１３ａ〜１３
ｃの動作に応じて切換えられて、それぞれ独立に
一定の電流I0が供給されるように制御される。第
４図に示すように、各負荷１１ａ〜１１ｃにそれ
ぞれスイツチング用トランジスタ３１ａ〜３１ｃ
のコレクタが直列に接続され、この各トランジス
タ３１ａ〜３１の各エミツタは共通に接続され
る。さらにこのトランジスタ３１ａ〜３１の各ベ
ースには、スイツチング信号源１３ａ〜１３ｃの
それぞれの信号（「１」または「０」）に応じて定
電流源２６ａ〜２６ｃから電流Ｉが供給される。
このとき、この各定電流源２６ａ〜２６ｃからの
電流Ｉは、ダイオード４１ａ〜４１ｃを介してト
ランジスタ３１ａ〜３１の各ベースに供給され
る。同様にこの電流Ｉはダイオード４２ａ〜４２
ｃの各出力端子の共通接点４３を介して制御用ト
ランジスタ３２のエミツタに供給される。このト
ランジスタ３２のベースには抵抗器１５，１６か
らなる抵抗分圧器から電圧Viが印加され、この抵
抗分圧器には電圧Ｖが印加される。そして、この
トランジスタ３２のコレクタとトランジスタ３１
ａ〜３１ｃの各エミツタの共通接続点４４間に帰
還抵抗器１８が直列に接続される。
本発明に係わる実施例の具体的構成を示す回路図
である。ここでは、例えば三相モータの各コイル
（即ち、負荷）に流れる電流を切換えて、一定に
する回路の場合である。具体的には、各負荷１１
ａ〜１１ｃは、スイツチング信号源１３ａ〜１３
ｃの動作に応じて切換えられて、それぞれ独立に
一定の電流I0が供給されるように制御される。第
４図に示すように、各負荷１１ａ〜１１ｃにそれ
ぞれスイツチング用トランジスタ３１ａ〜３１ｃ
のコレクタが直列に接続され、この各トランジス
タ３１ａ〜３１の各エミツタは共通に接続され
る。さらにこのトランジスタ３１ａ〜３１の各ベ
ースには、スイツチング信号源１３ａ〜１３ｃの
それぞれの信号（「１」または「０」）に応じて定
電流源２６ａ〜２６ｃから電流Ｉが供給される。
このとき、この各定電流源２６ａ〜２６ｃからの
電流Ｉは、ダイオード４１ａ〜４１ｃを介してト
ランジスタ３１ａ〜３１の各ベースに供給され
る。同様にこの電流Ｉはダイオード４２ａ〜４２
ｃの各出力端子の共通接点４３を介して制御用ト
ランジスタ３２のエミツタに供給される。このト
ランジスタ３２のベースには抵抗器１５，１６か
らなる抵抗分圧器から電圧Viが印加され、この抵
抗分圧器には電圧Ｖが印加される。そして、この
トランジスタ３２のコレクタとトランジスタ３１
ａ〜３１ｃの各エミツタの共通接続点４４間に帰
還抵抗器１８が直列に接続される。
このように構成される回路において、いま仮に
スイツチング信号源１３ａが「１」となり、トラ
ンジスタ３１ａがオン状態で、トランジスタ３２
のベースに電圧Viが印加されたとする。この場
合、定電流源２６ａからの電流Ｉは、ダイオード
４１ａを介してトランジスタ３１ａのベースに供
給されると共に、ダイオード４２ａを介してトラ
ンジスタ３２のエミツタに供給される。このと
き、電流Ｉは、ダイオード４２ａを介して共通接
続点４３に供給されるが、ダイオード４２ｂ，４
２ｃが設けられているためトランジスタ３１ｂ，
３１ｃのベースには供給されることはない。そし
て、この場合の負荷１１ａに流れる電流、すなわ
ち帰還抵抗器１８に流れる電流I0は下式の様に求
められる。
スイツチング信号源１３ａが「１」となり、トラ
ンジスタ３１ａがオン状態で、トランジスタ３２
のベースに電圧Viが印加されたとする。この場
合、定電流源２６ａからの電流Ｉは、ダイオード
４１ａを介してトランジスタ３１ａのベースに供
給されると共に、ダイオード４２ａを介してトラ
ンジスタ３２のエミツタに供給される。このと
き、電流Ｉは、ダイオード４２ａを介して共通接
続点４３に供給されるが、ダイオード４２ｂ，４
２ｃが設けられているためトランジスタ３１ｂ，
３１ｃのベースには供給されることはない。そし
て、この場合の負荷１１ａに流れる電流、すなわ
ち帰還抵抗器１８に流れる電流I0は下式の様に求
められる。
I0＝Vi＋VF2＋VD2−（VD1＋VF1）／R18……(5)
ここで
VD2，VD1：ダイオード４２ａ，４１ａの各ベー
ス・エミツタ間電圧 である。ところで、ダイオード４２ａ，４１ａの
各２電圧VD2，VD1は、通常ほぼ同値（VD2≒VD1）
であり、また、上記のように電圧VF2、VF1もほ
ぼ同値（VF2≒VF1）であるため、上記式(5)より
電流I0は I0≒Vi／R18……(6) となる。すなわち、この回路においては、逆電流
防止のダイオード４２ａを設けることによつて、
このダイオード４２ａの電圧VD2が電流I0に影響
を与えることになるが、トランジスタ３１ａのベ
ースにダイオード４１ａを直列に接続して設ける
ことによつて、結果的に電圧VD2の影響を防止で
きるようになる。したがつて、上記式(6)から明ら
かなように、負荷１１ａに流れる電流I0は、トラ
ンジスタ３１ａ，３２ａの各電圧VF1，VF2およ
びダイオード４１ａ，４２ａの各電圧VD1，VD2
に依存することがないため、特に温度変化などの
影響がある場合でも、予め設定できる電圧Viおよ
び抵抗器１８の抵抗値R18に応じて上に一定でき
るものである。
ス・エミツタ間電圧 である。ところで、ダイオード４２ａ，４１ａの
各２電圧VD2，VD1は、通常ほぼ同値（VD2≒VD1）
であり、また、上記のように電圧VF2、VF1もほ
ぼ同値（VF2≒VF1）であるため、上記式(5)より
電流I0は I0≒Vi／R18……(6) となる。すなわち、この回路においては、逆電流
防止のダイオード４２ａを設けることによつて、
このダイオード４２ａの電圧VD2が電流I0に影響
を与えることになるが、トランジスタ３１ａのベ
ースにダイオード４１ａを直列に接続して設ける
ことによつて、結果的に電圧VD2の影響を防止で
きるようになる。したがつて、上記式(6)から明ら
かなように、負荷１１ａに流れる電流I0は、トラ
ンジスタ３１ａ，３２ａの各電圧VF1，VF2およ
びダイオード４１ａ，４２ａの各電圧VD1，VD2
に依存することがないため、特に温度変化などの
影響がある場合でも、予め設定できる電圧Viおよ
び抵抗器１８の抵抗値R18に応じて上に一定でき
るものである。
なお、スイツチング信号源１３ｂ，１３ｃがそ
れぞれ「１」になり、トランジスタ３１ｂ，３１
ｃがそれぞれオン状態になつた場合でも、動作お
よび効果は上記と同様であるため説明は省略す
る。
れぞれ「１」になり、トランジスタ３１ｂ，３１
ｃがそれぞれオン状態になつた場合でも、動作お
よび効果は上記と同様であるため説明は省略す
る。
以上詳述したように本発明によれば、負荷に流
す負荷電流を切換える回路において、負荷電流を
制御するためのトランジスタのベース、エミツタ
間電圧に依存することなく、予め設定される電圧
と帰還抵抗器の抵抗値のみで負荷電流を制御する
ことができる。これにより、負荷電流を制御する
ためのトランジスタに対して周囲温度の変化の影
響等がある場合でも、常に負荷電流の安定化を図
ることができる。さらにオペアンプ等の部品を使
用するこなく構成できるため、比較的簡単な回路
構成で実現できる効果もある。
す負荷電流を切換える回路において、負荷電流を
制御するためのトランジスタのベース、エミツタ
間電圧に依存することなく、予め設定される電圧
と帰還抵抗器の抵抗値のみで負荷電流を制御する
ことができる。これにより、負荷電流を制御する
ためのトランジスタに対して周囲温度の変化の影
響等がある場合でも、常に負荷電流の安定化を図
ることができる。さらにオペアンプ等の部品を使
用するこなく構成できるため、比較的簡単な回路
構成で実現できる効果もある。
第１図および第２図は従来の負荷電流制御回路
の構成図、第３図はこの発明の一実施例に係る負
荷電流制御回路の構成図、第４図はこの発明の他
の実施例に係る負荷電流制御回路の構成図であ
る。 １１……負荷、１２，１４，２４，２５，３
１，３２，３１ａ〜３１ｃ……トランジスタ、１
３，１３ａ〜１３ｃ……スイツチング信号源、１
５，１６，１８，２２，２３……抵抗器、２１…
…電圧比較器、２６，２６ａ〜２６ｃ……定電流
源、４１ａ〜４１ｃ，４２ａ〜４２ｃ……ダイオ
ード。
の構成図、第３図はこの発明の一実施例に係る負
荷電流制御回路の構成図、第４図はこの発明の他
の実施例に係る負荷電流制御回路の構成図であ
る。 １１……負荷、１２，１４，２４，２５，３
１，３２，３１ａ〜３１ｃ……トランジスタ、１
３，１３ａ〜１３ｃ……スイツチング信号源、１
５，１６，１８，２２，２３……抵抗器、２１…
…電圧比較器、２６，２６ａ〜２６ｃ……定電流
源、４１ａ〜４１ｃ，４２ａ〜４２ｃ……ダイオ
ード。
Claims (1)
- 【特許請求の範囲】 １ 負荷及びNPN型トランジスタが直列接続さ
れてなる負荷回路を１組として、複数組の各負荷
回路が電源間に並列に設けられてなる多相負荷回
路と、 前記電源間に設けられて、前記多相負荷回路の
前記各NPN型トランジスタの各エミツタと共通
に接続されて、前記各エミツタと接地間に直列に
接続される帰還抵抗手段と、 前記各負荷回路の前記各負荷に流れる電流を切
換え制御するためのスイツチング信号に応じて前
記各NPN型トランジスタのベースに第１のダイ
オードを介してトランジスタ制御用の電流を供給
するスイツチング手段及び前記第１のダイオード
の順方向電圧を相殺し、前記各負荷回路からの前
記各トランジスタ制御用の電流の逆流防止用の第
２のダイオードとからなるスイツチ回路を１組と
して、前記多相負荷回路の前記各負荷回路のそれ
ぞれに設けられた複数組のスイツチ回路群と、 このスイツチ回路群の前記各第２のダイオード
の各出力端子とエミツタとが共通に接続されて、
コレクタが接地されたNPN型トランジスタから
なり、前記NPN型トランジスタのベース・エミ
ツタ間電圧を相殺するベース・エミツタ間電圧を
発生する制御用トランジスタと、 この制御用トランジスタのベースに、前記帰還
抵抗手段に流れる電流値を決定するための電圧を
供給するベース電圧供給手段とを具備したことを
特徴とする負荷電流制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14581881A JPS5848119A (ja) | 1981-09-16 | 1981-09-16 | 負荷電流制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14581881A JPS5848119A (ja) | 1981-09-16 | 1981-09-16 | 負荷電流制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848119A JPS5848119A (ja) | 1983-03-22 |
| JPH0359676B2 true JPH0359676B2 (ja) | 1991-09-11 |
Family
ID=15393839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14581881A Granted JPS5848119A (ja) | 1981-09-16 | 1981-09-16 | 負荷電流制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848119A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5334630B2 (ja) * | 1973-10-05 | 1978-09-21 |
-
1981
- 1981-09-16 JP JP14581881A patent/JPS5848119A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5848119A (ja) | 1983-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| US4792748A (en) | Two-terminal temperature-compensated current source circuit | |
| US4951003A (en) | Differential transconductance circuit | |
| US4475077A (en) | Current control circuit | |
| US4578633A (en) | Constant current source circuit | |
| JPH0546571B2 (ja) | ||
| US4605892A (en) | Current-source arrangement | |
| JP2908449B2 (ja) | 電流特性整形回路 | |
| US3942129A (en) | Controlled gain amplifier | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPH0359676B2 (ja) | ||
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4885525A (en) | Voltage controllable current source | |
| JPH0158684B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP2537235B2 (ja) | 定電流回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JPS6121857Y2 (ja) | ||
| JPS646552Y2 (ja) | ||
| JPS6325769Y2 (ja) |