JPH0360234A - データ伝送速度変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は、データ伝送速度の異なる２つのデータリンク
間におけるデータ転送のためのデータ伝送速度変換装置
に関するものである。

（従来技術とその問題点） データ伝送速度変換装置として、従来は、データのエラ
スティックな転送をＦ　Ｉ　Ｆ　０（Ｆｉｒｓｔ−Ｉｎ
Ｆｉｒｓｔ−Ｏｕｔ）回路を利用する方法が用いられて
いる。

しかし、この方法では必ず入力データ中の最も古いデー
タから順次転送のための書き込みが行われるため、入力
データの書き込み位置の初期化を随意に行うことができ
ない。従って、データの伝送速度変換のための同期処理
には不要な部分の読み捨て操作を行うための制御が必要
となり、装置が複雑となる等の問題があった。

（発明の目的） 本発明の目的は、このような従来のデータ転送方法にお
ける同期処理上の問題を取り除き、出力データの書き込
み位置を任意に設定することができるデータ伝送速度変
換装置を提供することにある。

（発明の構成および作用） 〔構　或〕 第１図は本発明によるデータ伝送速度変換装置の一構成
例図である。

１は２つの入出力ポートを有するデュアルポートランダ
ムアクセスメモリ（Ｄｕａｌ　Ｐｏｒｔ　ＲＡＭ、以下
ＤＰＲＡＭという）であり、第１のポートに入力される
入力タイミング信号Ｗのタイミングに従って、書き込み
スキャンアドレス情報ＡＩ、Ｉによる書き込み開始位置
から入力される速度変換前のデータ系列り、（以下入力
データという）を−時記憶し、その記憶された入力デー
タは第２のポートに入力される出力タイミング信号Ｒの
タイミングに従って、書き込みスキャンアドレス情報Ａ
、ｌによる書き込み開始位置から第２のポートのデータ
バスＤＲに出力される。

２はレジスタであり、ＤＰＲＡＭＩから出力タイミング
信号Ｒによって読み出された第２のポートのデータバス
ＤＲを出力タイミング信号Ｒに従って一時記憶し、その
記憶されたデータを出力タイくング信号Ｒに従って速度
変換後のデータ系列Ｄ　ｏ　（以下出力データという）
として出力する。

力する。

３は第１／Ｍ分周器であり、入力タイミング信号Ｗを入
力し、Ｄ　Ｐ　ＲＡＭ　１に記憶するデータの書き込み
開始位置を指定し、かつ、外部から与えられる書き込み
アドレスリセット信号ＲＥＳＥＴ、１に同期した書き込
みスキャンアドレス情報Ａ。

をＤＰＲＡＭＩに与えるとともに、書き込みフレームパ
ルスＦ。を外部に出力する。

４は第２／Ｍ分周器であり、出力タイミング信号Ｒを入
力し、Ｄ　Ｐ　ＲＡＭ　１に記憶されたデータの書き込
み開始位置を指定し、かつ、外部から与えられる書き込
みアドレスリセット信号ＲＥ　Ｓ　Ｅ　Ｔ　Ｒに同期し
た書き込みスキャンアドレス情報Ａ、をＤ　Ｐ　ＲＡＭ
　１に与えるとともに、書き込みフレームパルスＦＲを
外部へ出力する。

５は１／Ｎ分周器であり、クロック信号ＣＬＫを入力し
、１／Ｎ　（Ｎは整数）に分周して入力データＤ、のデ
ータ伝送速度と等しい入力タイミング信号Ｗに変換して
ＤＰＲＡＭＩ、第１／Ｍ分周器３および外部へ出力する
。

６は１／Ｍ分周器であり、クロック信号ＣＬＫを入力し
、１／Ｍ（Ｍは整数）に分周して所望の出力データＤｏ
のデータ伝送速度に等しい出力タイミング信号Ｒに変換
してＤＰＲＡＭＩ、　　レジスタ２．第２／Ｍ分周器４
および外部に出力する。

上記のＮ及びＭの値については後述する。

〔作　用〕

第１図の構成側図に基づく本発明の作用を第２図、第３
図を用いて次に説明する。

第２図および第３図は本発明によるデータ伝送速度変換
装置による一応用例を示す入力データ及び出力データの
タイムチャートである。このうち、第２図は、ＤＰＲＡ
ＭＩに記憶される人力データに信号長ｔの同期ワードが
含まれており、記憶されたデータを出力する時には取り
除く場合である。

また、第３図は、ＤＰＲＡＭＩへの入力データには、上
記の同期ワードが含まれておらず、記憶されたデータを
出力する時には同期ワードが挿入される場合である。こ
のような事例は、ＴＤＭ伝送における送受信処理によく
用いられている。

以下、第２図の場合について本発明の詳細な説明する。

ｎ（複数）個のサブフレームのデータと同期ワードを含
む入力データのフレーム長Ｆとｎ個のサブフレームのデ
ータからなる出力データのフレーム長は等しい。すなわ
ち、人力データには送信側で同期ワードが挿入されてい
るため入力データの各サブフレームのデータのタイムス
ロットは時間的に圧縮されている。これを転送する出力
データは同期ワードを挿入する前のタイムスロットに伸
長する必要があり、そのためにデータの伝送速度の変換
を行う必要がある。すなわち、クロック信号ＣＬＫを１
／Ｎ分周した入力タイミング信号Ｗによって複数サブフ
レームのデータと同期ワードを含むフレーム長Ｆの入力
データがＤＰＲＡＭＩに書き込まれているので、Ｍ＝　
（Ｆ／　（Ｆ−ｔ））ＸＮとなる整数Ｍによりクロック
信号ＣＬＫを１／Ｍ分周した出力タイミング信号Ｒによ
って読み出せばよい。また、出力データを読み出す際に
、書き込みスキャンアドレス情報ＡＲによって、同期ワ
ードを除いたデータを任意の位置から読み出すことがで
きるので、同期ワードの読み捨て操作をする必要がない
。

第１図の構成側図において、同期ワードを含んだ入力デ
ータは、ＤＰＲＡＭＩに人力され記憶される。このとき
の書き込みのタイミングは第１のポートに入力される入
力タイミング信号Ｗによって行われ、１フレームＦ当た
り同期ワードを含むｎ個のサブフレームのＮワードのデ
ータが入力される。この入力タイミング信号Ｗは１／Ｎ
分周器５から与えられる。

ＤＰＲＡＭＩに記憶されたデータは第２のポートに入力
される出力タイミング信号Ｒによって読み出され、第２
のポートのデータバスに出力されてレジスタ２に送られ
る。この出力タイミング信号Ｒは前述のように１／Ｍ分
周器６から与えられ、１周期当たり同期ワードを含まな
いｎ個のサブフレームのＮワードの出力データが出力さ
れる。すなわち、入力タイミングと出力タイ果ングの周
期の比がＮ：Ｍとなりデータ伝送速度が変換されること
になる。

出力データの書き込み開始位置は、第１／Ｍ分周器３か
ら出力される書き込みフレームパルスＦ。に同期しなが
らアドレスを掃引する第２／Ｍ分周器４によって与えら
れる書き込みスキャンアドレス情報Ａ＋ｉにより同期ワ
ードからの所定の遅延時間（τ：第２図参照）を置いて
指定することができる。また、書き込みフレームパルス
ＦＲは外部にもモニタ出力されているので、 現在ＤＰＲＡＭＩから出力されているデータのフレーム
の先頭を外部から知ることが可能である。

従って、入力データから同期ワードを取り除いたデータ
のみを出力データとして得ることができ、しかも、同期
ワードの読み捨て操作が不要である。

ＤＰＲＡＭＩから読み出されたデータはレジスタ２に一
時記憶され、次のデータが出力タイミング信号Ｒによっ
てＤＰＲＡＭＩから出力されると同時に、レジスタ２の
一時記憶されたデータがタイミング整形され出力データ
として出力される。

以上説明したように、第２図の例の場合、ＤＰＲＡＭＩ
に入力される同期ワードを含む入力データの周期とＤＰ
ＲＡＭＩから出力される同期ワードを含まないデータの
周期が一致しているのでオーバーランまたはアンダーラ
ンが生じない。

以上説明した第１図、第２図による実施例は、同期ワー
ドを含む入力データから同期ワードを除去する場合のデ
ータ伝送速度変換であるが、逆に、第３図のように同期
信号を含まない入力データに同期信号を挿入する場合の
データ伝送速度変換もＭ：Ｎの分周比を逆にしてＭ＝（
（Ｆ−ｔ）／Ｆ）×Ｎとし、同期ワードを挿入すること
によって容易に実施することができる。（第３図参照）
なお、この場合、第２／Ｍ分周器４だけがアクセスし、
第１／Ｍ分周器３がアクセスすることのないＤＰＲＡＭ
Ｉ上の特定の領域に同期ワードを予め書き込んでおくこ
とが必要である。

である。

（発明の効果） 以上詳細に説明したように、本発明によれば、人力デー
タに対して伝送速度が変換されるデータの書き込み開始
位置が随意に決められるので、同期処理時における入力
データと出力データの同期関係を任意に設定することが
でき、かつ、同期処理も簡単になる等の利点がある。

【図面の簡単な説明】

第１図は本発明によるデータ伝送速度変換装置の一構成
例図、第２図および第３図は本発明によるデータ速度変
換装置の入出力データのタイムチャート例である。 １・・・ＤＰＲＡＭ、　　　２・・・レジスタ、　　３
，４・・・アドレススキャナ、　５，６・・・分周器。

Claims (1)

1. 【特許請求の範囲】 複数個のワードからなるサブフレームのｎ個の系列を１
   周期とするデータ系列の転送において、前記データ系列
   の１周期を時間長Ｆの１フレームとする一方の信号と、
   前記データ系列を時間的に圧縮した系列に時間長ｔの同
   期ワードを付加して構成された１フレームの時間長が前
   記時間長Ｆと等しい他方の信号との間の相互のデータ伝
   送速度変換装置であって、 前記両信号の伝送速度の公倍数のレートを有するクロッ
   ク信号を１／Ｎ（Ｎは整数）に分周して速度変換前のデ
   ータ伝送速度と等しい入力タイミング信号を発生する１
   ／Ｎ分周器と、 前記クロック信号を Ｍ＝Ｆ／（Ｆ−ｔ）×ＮまたはＭ＝（Ｆ−ｔ）／Ｆ×Ｎ
   となる整数Ｍにより分周して速度変換後のデータ伝送速
   度と等しい出力タイミング信号を発生する１／Ｍ分周器
   と、 前記入力タイミング信号を入力し外部から与えられる書
   き込みアドレスリセット信号に同期した書き込みスキャ
   ンアドレス情報と書き込みフレームパルスとを出力する
   第１のアドレススキャナと、前記出力タイミング信号を
   入力し外部から与えられる読み出しアドレスリセット信
   号に同期した読み出しスキャンアドレス情報と読み出し
   フレームパルスとを出力する第２のアドレススキャナと
   、速度変換前の前記他方の信号または一方の信号と前記
   書き込みスキャンアドレス情報とをそれぞれ第１のポー
   トのデータバスおよびアドレスバスとして入力し、前記
   入力タイミング信号を該第１のポートのデータバスの書
   き込みタイミング信号として入力するとともに、前記読
   み出しスキャンアドレス情報を第２のポートのアドレス
   バスとして入力し、前記出力タイミング信号を該第２の
   ポートのデータバスの読み出しタイミング信号として入
   力するデュアルポートＲＡＭと、 該デュアルポートＲＡＭの前記第２のポートのデータバ
   スを入力し前記出力タイミング信号に従ってこれを記憶
   保持し速度変換後の前記一方の信号または他方の信号と
   して出力するレジスタとを備えたことを特徴とするデー
   タ伝送速度変換装置。