JPH0360247A - 自己ルーチング通話路 - Google Patents

自己ルーチング通話路

Info

Publication number
JPH0360247A
JPH0360247A JP1193864A JP19386489A JPH0360247A JP H0360247 A JPH0360247 A JP H0360247A JP 1193864 A JP1193864 A JP 1193864A JP 19386489 A JP19386489 A JP 19386489A JP H0360247 A JPH0360247 A JP H0360247A
Authority
JP
Japan
Prior art keywords
stage
switch
switch element
communication
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1193864A
Other languages
English (en)
Inventor
Arata Ito
新 伊藤
Shigeo Urushiya
重雄 漆谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1193864A priority Critical patent/JPH0360247A/ja
Publication of JPH0360247A publication Critical patent/JPH0360247A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータのプロセッサ間の通信に用いら
れるようなインクコネクシゴン・ネットワーク、あるい
は、高速パケット交換に用いられる通話路等に利用され
る、ハードウェアに基づき分散制御を行う自己ルーチン
グ通話路に関するものである。
〔従来の技術] 第I0図は、代表的な自己ルーチング通話路として周知
のスイッチ回路網の構成例(人口線数=出回線数=8)
を示す回路である(例えば、く参考文献1) C,L、
Wu  and  T、Y、Feng、 ”Ona  
class  of  multistage  in
terconnectionnetworks、   
I E E E  Trans、  Computer
s。
vol、c−29,pp、694−702. Aug 
(1980)、参照〕。
同図において、130−0〜130−7は入回線、13
1−0〜131〜7は出回線、10〇−〇〜100〜7
は入回線と一対一に対応した接続情報付与回路、101
−0〜101−7は出回線と一対一に対応した接続情報
除去回路、111−0〜l I 3−3は通信情報に対
して接続情報付与回路で与えられた接続先アドレスに基
づき接続すべきリンクを決定する回路(スイッチエレメ
ント)である。
ここで、スイッチエレメント1lk−0〜11に−3は
通話路段kを形成する。121−0〜124−7は接続
情報付与回路やスイッチエレメント間を接続するリンク
で、通話路段にへ入力されるリンクを上から順に12 
k−0〜12に−7とした。ある通話路段から次の通話
路段へのリンクは任意の入回線から任意の出回線へ接続
できるように配線されている。
接続情報付与回路から接続情報除去回路へのルーチング
経路選択は通信情報に接続情報付与回路で付与される接
続先アドレスに基づいて行われる。
接続情報付与回路は入回線から入力される通信情報に接
続先アドレスを付与し、接続情報除去回路は接続先アド
レスを除去する。
接続先出回線131−pのアドレスは2進表示で(dz
、d+ 、do)(但し、P = d z・22+d、
・2i +d、・2°〕と与えられる。通話路段にのス
イッチエレメントは、このビット列中のd 3−kに注
目し、0ならば上側の出力リンクに、lならば下側の出
力リンクに通信情報を伝達する。
全通話路段通過後、通信情報は指定された接続情報除去
回路に到達する。
上記の自己ルーチング通話路は、ルーチング経路が一意
に決まるため制御が容易であるが、ルーチング通話路内
にl箇所でも故障が生じると、このルーチング経路間の
情報伝達ができなくなる。
これを補うために従来は、各通話踏段内のスイッチエレ
メント相互間に特別バスを増設して、通話路股間のリン
クを複数のルーチング経路が共有する形で迂回路を増や
すことにより、ルーチング経路内に生じた故障に対処す
る方法が提案されてきた〔く参考文献2 > N、Tz
eng、  P、Yew、  C,Zhu。
“A  F ault −Tolerant  S c
heme  forMultistage  I nt
erconnection  Networks。
12 th  I nternational  S 
ymposium  onComputer  Arc
hitecture、  June(1985)。
参照)。
第11図は参考文献2に示されている自己ルーチング通
話路の構成例(入回線数=出回線数=8)を示す回路図
である。
同図の通話路段1〜2において、それぞれにスイッチエ
レメント間の連絡を取るための特別バスが増設されてい
る。通話路段1での特別バスは141−0−141−3
であり、例えばリンク122−0が故障したときには、
スイッチエレメント111−0からリンク122−0を
経由して次段の通話路段への接続を要求する通信情報は
、特別バス141−0を通ってスイッチエレメント11
1−1へ接続され、このスイッチエレメントから次段へ
転送される。122−4のリンクが故障した場合も同様
に、通信情報は特別バス141−0を通って同−段内の
スイッチエレメントである111−1へ接続される。
さらに、スイッチエレメント111−1においても通信
情報が希望する出力リンクを使用できないときは、14
1−1の特別リンクを通って同−段内の次のスイッチエ
レメントである111−2へ接続される。
〔発明が解決しようとする課題〕
上に述べたような従来の自己ルーチング通話路では、ル
ーチング経路内に故障が生じた場合、その故障箇所を回
避するために、通信情報を故障が発生した直前かつ同−
段内のスイッチエレメントに振り分けてしまうので、通
信情報を振り分けられたスイッチエレメント内部では通
信情報同士のリンク競合が起こり、出回線に到達できる
可能性が低くなる。そのためにスイッチ回路網の出回線
使用率がきわめて低くなる欠点があった。
本発明の目的は、上記問題点を解決するために、ルーチ
ング経路内に故障が生じてもスイッチ回路網の出回線使
用率を極力低下させない方法で迂回路を設定することが
できる自己ルーチング通話路を提供することにある。
〔課題を解決するための手段〕
本発明は、自己ルーチング通話路における前記の欠点を
除去するために、各通話路段において、新しい技術的手
段であるサブスイッチを複数個増設した。そしてそのこ
とを最も主要な特徴としている。
〔作用〕
本発明では、各通話踏段内に複数のサブスイッチを増設
したことで、ルーチング経路内に故障が生じた場合でも
、通信情報を同−段内の他のスイッチエレメントに振り
分けることなくサブスイッチを通して次段のスイッチエ
レメントに伝達することができるので、スイッチエレメ
ント内部での通信情報同士のリンク競合が減少し、スイ
ッチ回路網の出回線使用率の低下を防ぐことができる。
同時に、サブスイッチの増設により任意の入回線と任意
の出回線を結ぶルーチング経路の数が大幅に増加するの
で、耐故障性が著しく向上する。また、サブスイッチは
通信情報同士のリンク競合回避にも有効に作用するので
、自己ルーチング通話路内に故障が生じていない正常時
においてもスイッチ回路網の出回線使用率はサブスイッ
チ増設前に比べ改善される。
〔実施例〕
次に図面に基づいて本発明の詳細な説明する。
第1図は、本発明の一実施例(入回線数=出回線数=8
)を示す回路図である。
同図において230−0〜230−7は入回線、231
−0〜231−7は出回線、200−0〜200−7は
接続情報付与回路、201−0〜201−7は接続情報
除去回路である。
通信情報に与えられた接続先アドレスに基づいて接続す
べきリンクを決定する回路(スイッチエレメント)には
21に−0−a  (k=1〜3.a−〇〜3)と表示
される基本スイッチエレメントと、それ以外のサブスイ
ッチがあり、21に−1−aと表示されるスイッチエレ
メントをランクrサブスイッチ、21に−2−aと表示
されるスイッチエレメントをランク2サブスイッチとい
う。
ここで、スイッチエレメント21に−0−0〜21に−
2−aは通話路段kを構成するが、一般に段kにはラン
ク(、n−k)までのサブスイッチが設けられる。22
1−0−0〜224−0−7゜及び240−0−0〜2
41−0−3は接続情報付与・除去回路やスイッチエレ
メントを結びつけるリンクで、いずれも上から順に番号
を付けた。
リンクが接続される位置を表わすために2進表示を用い
るが、この場合は以下の規則にしたがって番号付けする
。基本スイッチエレメントに接続するリンクの位置を、
第2図のように、前記サブスイッチとの連絡を持つリン
ク(サブスイッチへの出力を特に迂回路用出力端子と呼
ぶ)を除き、上から順に0,1.・・・・・・、 N−
1と番号付けし、これを2進数で(pn−+ l   
−z l ・・・、Po)と表n 示し、迂回路用出力端子は上から順に(pn−z。
p□3.・・・、po)、サブスイッチからの入力端子
は上から順にO(P−z 、 T’fi−3、・・・、
po)とする。
サブスイッチに接続するリンクの位置は、ランクrサブ
スイッチにおいてはランク(r+1)サブスイッチとの
連絡を持つリンクを除き、上から順にr  (p、l−
+−r 、  p n−2−r + ・・・、Po)、
迂回路用出力端子は上から順に(Pn−Z−r +  
Pn−1−r +・・・、po)’、クランクr+1)
サブスイッチからの入力端子は上から順にr  (pn
−z−1+  P n−3−r r・・・、po)であ
る。
ここでスイッチエレメント間のリンク配線方法の1例を
第2図を用いて説明する。
一般に、通話路段k(1≦に≦n)の基本スイッチエレ
メントの出力端子(P、、−+ 、 Pn−z 、・・
・p6)は、通話路段(k+1)の入力端子(pn−+
・・・、P7−□r、po、Pn−え、・・・、p、)
に接続され、迂回路用出力端子(pn−z +  Pf
i−3,・・・po)はランクrサブスイッチの入力端
子1−(+)n−z 、 ’P−−:l 、 ・・・、
  Po )に、ランクrサブスイッチの出力端子r−
(p・−トr・ Pn−2−r + ”’po)は通話
路段(k+1)の入力端子(r−1)(Po 、Pn−
+−r 、・・・p+)に、迂回路用出力端子r  C
pn−zイ+  P n−ff−r +・・・po)は
ランク(r+1)サブスイッチの入力端子(r+1)(
Pn−2−r +  Pn−3−r + ・・・po)
に接続される。
但し、通話路段(n−1)の場合は、ランクlサブスイ
ッチの出力端子1  (P、、−z 、pn−:+ 、
・・・po)が通話路段nの入力端子0  (pn−t
 +  Pn−3+・・・、Po)に接続される。
以上、リンク配線法の1例を示したが、基本スイッチエ
レメント間の配線はこの例に限定されるものではない。
例えば、基本スイッチエレメント間のリンクをモディフ
ァイドデータマニピュレータ(前記参考文献■参照)に
置き換えても本発明の有効性は何ら損なわれるものでは
ない。また、サブスイ・ンチからの出力リンクの配線に
ついても同様に、−意に決定されるものではなく、第2
図ではその1例を示したに過ぎない。
次に、スイッチエレメントの動作を説明する。
第3図は第1図の一部を拡大した図である。ここでは、
221−0−0の入線から入力した通信情報が、223
−0−2の出線へ接続される様子を例に取って説明する
リンク223−0−2の位置は第3図では(01)と表
現されるので、通信情報の持つ接続先アドレスは(01
)である。スイッチエレメント211−0−0は、接続
先アドレス第1ビットのOを読み取ってスイッチエレメ
ントの上側の出力リンクである222−0−0ヘパスを
設定しようとするが、この際に次の2点を確認してから
接続を行う。
第1点目はリンク222−0−0が他の通信情報によっ
て既に使用されていないかどうかであるが、これはスイ
ッチエレメント内のパス設定情報を参照することによっ
て容易に判断できる。第2魚目はリンク222−0−0
及びリンクの両端にある接続モジュールが使用可能かど
うかであるが、これを確認するために、スイッチエレメ
ント211−0−0はスイッチエレメント212−0−
0に対し、リンク222−0−0を通して接続要求信号
を送出する。スイッチエレメント212−0−〇は、接
続要求信号を受けたときは直ちに同一リンクを使用して
接続認可信号を返送することとする。スイッチエレメン
ト211−0−0は、接続認可信号を受信した場合に初
めてリンク2220−0及びリンクの両端の接続モジュ
ールが使用可能と判断する。
以上の2点が確認された後に、スイッチエレメント21
1−0−0はリンク221−0−0とリンク222−0
−0を接続し、接続情報をスイッチエレメント212−
0−0へ送出する。この際に、接続先アドレス第1ビッ
トの0を破棄して第2ビットから送出すると以降の通話
路段においても、先頭ビットのみの判断で接続制御をす
ることができる。
または、接続先アドレス第1ビットを破棄しないで巡回
シフトしてから送出する方法もある。接続先アドレスの
各通話路段での変化の様子を示したのが第4図である。
第4図では接続先アドレス(101)を例に取って説明
しているが、(a)が第1ビットを破棄する方式、(b
)が巡回シフトする方式である。
第3図に戻り、接続要求信号送出後、ある一定時間内に
接続認可信号が得られない場合、スイッチニレメン12
11 0 0はリンク222−0−〇またはリンク両端
の接続モジュールが使用不可能と判断し、リンク211
−0−0をサブスイッチへの迂回路であるリンク221
−1−0に接続する。この際には、接続先アドレスは何
も加工されずにそのままの形で送出される。
第3図のように、リンク222−0−0が故障している
場合は、通信情報はランクrサブスイッチ211−1−
0に接続され、このサブスイッチでは接続先アドレス第
1ビットの0を読み取って、前記2点を確認した後、接
続先アドレス第2ビット以降をリンク240−0−0に
送出する。
このリンクはスイッチエレメント212−0−0に接続
しており、スイッチエレメント212−〇−0でも同様
の操作で通信情報をリンク223−O−2に接続する。
以上の手順を経て通信情報は目的とする出線223−0
−2に到達する。
第3図では1例としてリンク222−0−0の故障を取
り上げたが、上記原理に従えばリンク故障だけではなく
、リンクの両端にある接続モジュールの故障、及び接続
モジュールを包含したスイッチエレメント単位の故障に
も対処し、迂回路を設定することができる。
第5図はスイッチエレメントの構成例を示す図である。
スイッチエレメントは上記原理に沿った動作を実現でき
るものであれば、どの様な構成でも問題はなく、実際に
複数の構成例が考えられるが、第5図はその1例として
説明する。
スイッチエレメントは、人力制御回路(IC)、出力制
御回路(OC)、中央制御回路(CC)、接続制御回路
(CK)から構成される。入力制御回路(IC)は通信
情報を受は取ると、接続先アドレス第1ビットを中央制
御回路(CC)に送る。
中央制御回路(CC)はこの判断ビットに対応する出力
リンクが使用されているかどうかを中央制御回路(CC
)内のパス設定情報を参照して判断する。既に使用され
ている時は判断ビットを送出してきた入力制御回路(I
C)に対しサブスイッチへの出力を指示する。未使用状
態の場合は、希望する出力リンクを使っての次段との接
続が可能かどうか接続制御回路(CK)に検査要求信号
を出す。接続制御回路(CK)は出力リンクの出力制御
回路(QC)を通して次段のスイッチエレメントに接続
要求信号を送出し、一定時間内に判断を下して、結果を
中央制御回路(CC)に返送する。使用可能な場合、中
央制御回路(CC)は入力制御回路(IC)にこの出力
リンクへの接続を指示する。使用不可能な場合、中央制
御回路(CC)は入力制御回路(IC)に対しサブスイ
ッチへの出力を指示する。中央制御回路(CC)は入力
制御回路(rc)に対し何らかの接続リンクを指示した
ときは、いずれの場合もその情報をバス設定情報として
保持する。複数の入力制御回路(IC)に通信情報が同
じタイミングで入力する場合を想定して、例えば入力制
御回路(IC)には処理すべき優先順位をつけておく。
また、サブスイッチへの出力においてリンク競合が生じ
た場合には、優先順位の低い方の通信情報に対して再送
を指示する。ないしは、サブスイッチへの出力リンクに
接続する出力制御回路(OC)にバッファを設けること
も考えられる。このように、スイッチエレメントは故障
の検出・回避だけではな(、通信情報同士のリンク競合
に対しても迂回路を使って有効な対処ができる構成にな
っている。
ここで、サブスイッチにおいても故障が生じた場合のル
ーチング経路について説明する。第6図は第1図の一部
を抜き出した図である。リンク221−0−0から接続
先アドレスOを持った通信情報が入力した場合、スイッ
チエレメント211−〇−Oはリンク222−0−0に
接続しようとするが、このリンクが故障しているときは
迂回路であるリンク221−1−0に送出する。この際
に接続先アドレスは加工されないから、先頭ビットはO
のままである。
通信情報を受けたランク1サブスイッチ211−1−O
は先頭ビット0に基づいて通信情報をリンク240−0
−0に接続しようとするが、該リンクが故障していると
きは迂回路であるリンク221−2−0に送出する。こ
の際にも接続先アドレスは加工されないから、先頭ビッ
トはOのままである。接続先のランク2サブスイッチ2
11−2−0では先頭ピッ)Oを判断して通信情報をリ
ンク240−1−0に接続する。
ここで注目すべき事は、どのスイッチエレメントにおい
ても接続先アドレス第1ビットの0のみに基づいて接続
制御が行われていることである。
つまり、通話路段の同−段内では迂回路を経由した回数
に関係なく、接続制御に必要な情報は最少単位の1ビッ
トのみで済む。これにより接続手順の簡略化、接続情報
の簡素化等の大きな利点が得られる。
第7図は自己ルーチング通話路全体の動作を示す図であ
る。第7図には接続先アドレスが(001)、(100
)、(111)の3つの例を示した。スイッチエレメン
ト個々の動作は前述した通りである。(001)の例で
は途中のリンクに故障が生じた場合のルーチング経路を
示した。(100)と(111)の例では通話路段1で
リンク競合が生じるような位置から情報を人力させて、
サブスイッチが通信情報同士のリンク競合回避にも有効
に作用する様子を示した。
第7図の具体例からもわかるように、本発明においては
、各通話踏段内に複数のサブスイッチを増設したことで
、ルーチング経路内に故障が生じた場合でも、通信情報
を同−段内の他のスイッチエレメントに振り分けること
なくサブスイッチを通して次段のスイッチエレメントに
伝達することができる。従って、スイッチエレメント内
部で通信情報同士のリンク競合が生じる可能性は、前記
参考文献2の自己ルーチング通話路に比べて著しく減少
した。
また、通信情報同士のリンク競合が生じた場合でも、ス
イッチエレメントの構造上、リンク競合を回避すること
ができるので、スイッチ回路網の出回線使用率は非常に
高いものとなっている。
第8図はサブスイッチを導入する前後の出回線使用率を
比較したものである。スイッチ規模が大きくなるのに従
って、両者の差が開いていくことがわかる。さらに、サ
ブスイッチの増設により任意の入回線と任意の出回線を
結ぶルーチング経路の数が大幅に増加するので、耐故障
性は太き(向上している。
第9図は本発明の自己ルーチング通話路の増設法を示す
図である。第1図の規模8×8のスイッチ回路網を16
X16の規模に拡張したものである。700と701の
2つの8×8スイッチ回路網を並列に並べ、拡張のため
の通話路段を該スイッチ回路網の入力側に置き、スイッ
チエレメント間を前述のリンク配線法に従って接続する
。(8×8スイッチ回路網の入力側スイッチエレメント
には迂回路接続用の第3の入力端子を用意することが必
要である。) 一般に、NXNのスイッチ回路網を2NX2N規模に拡
張するときは、NXNスイッチ回路網を並列に2つなら
べ、2N人力の拡張用通話路段を該スイッチ回路網の入
力側に置き、スイッチエレメント間を前述のリンク配線
法に従って接続するだけでよい。この際に、拡張用通話
路段のスイッチエレメントの入力側に迂回路接続用の入
力端子を用意しておくと、さらに拡張が可能となる。こ
のように本発明の自己ルーチング通話路では、既存のリ
ンク配線を張り替えることなく容易に増設が可能である
以上に述べた実施例は、単に本発明の詳細な説明するだ
けのものである。本発明の原理の範囲内で周知のものに
よって別の装置を考案することも可能である。例えば、
スイッチ回路網のリンク配線アルゴリズムが異なるだけ
で本発明と同じようなサブスイッチを増設したもの(例
えば、リンク配線を前記モディファイドデークマニピュ
レータにしてサブスイッチを増設したもの)、サブスイ
ッチの位置を単に置き換えただけのもの、サブスイッチ
からの出力リンクの配線を負荷分散するために変更した
もの、中央制御回路の機能(通信情報の選択)を出力制
御回路の分散して配置したもの、接続制御回路の制御を
変えただけのもの等が挙げられる。
〔発明の効果〕
以上説明したように、本発明によれば、各通話踏段内に
複数のサブスイッチを増設したことにより、ルーチング
経路内に故障が生じた場合でも、通信情報を同−段内の
他のスイッチエレメントに振り分けることなく次段のス
イッチエレメントに伝達することができるので、スイッ
チエレメント内部での通信情報のリンク競合が減少し、
スイッチ回路網の出回線使用率を高い水準に保ちうる利
点がある。
同時に、サブスイッチの増設により、任意の入回線と任
意の出回線を結ぶルーチング経路の数が大幅に増加する
ので、耐故障性が著しく向上する効果がある。
また、サブスイッチは通信情報同士のリンク競合回避に
も有効に作用するので、自己ルーチング通話路内に故障
が生じていない正常時においてもスイッチ回路網の出回
線使用率はサブスイッチ増設前に比べ改善される。さら
に、各段内における判断ビット数が最少数の1ビットで
あることにも見られるように、非常に簡単なアルゴリズ
ムで動作でき、増設性にも優れることから、その適用範
囲は広い。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、第2図はリン
ク配線法を説明する説明図、第3図はスイッチエレメン
ト中を通信情報が通る経路を示す回路図、第4図は第1
図のスイッチ回路網を転送される通信情報の変化を示す
説明図、第5図は第1図のスイッチエレメントの具体的
な構成例を示す構成図、第6図は通話踏段内での通信情
報の転送を示す回路図、第7図はスイッチ回路網中を第
4図の通信情報が通る経路を示す回路図、第8図は本発
明の自己ルーチング通話路の出回線使用率と従来の自己
ルーチング通話路の出回線使用率を比較した特性図、第
9図は本発明の自己ルーチング通話路の増設法を示す説
明図、第10図、第11図はそれぞれ自己ルーチング通
話路の従来例を示す回路図、である。 符号の説明 230−0〜230−7・・・入回線、231−0〜2
31−7・・・出回線、200−0〜200−7・・・
接続情報付与回路、201−0〜201−7・・・接続
情報除去回路、21 k−0−a (k=1〜3゜a=
O〜3)・・・基本スイッチエレメント、21に−2−
a・・・ランク2サブスイッチ

Claims (1)

  1. 【特許請求の範囲】 1)N(=2^n、但しnは自然数)本の入回線とN本
    の出回線との間を、複数の通話路段とそれらの間を接続
    するリンクを介して接続し、任意の入回線から任意の出
    回線へ至る通信情報の転送を、該通信情報に付与された
    接続情報に従って行う自己ルーチング通話路において、 前記各通話路段は、入力された通信情報の持つ接続情報
    中の判断ビットに基づいて、入力通信情報を次に接続す
    べきリンクを決定するスイッチエレメントの複数個から
    構成され、各通話路段を構成する前記複数個のスイッチ
    エレメントは、0次、1次、・・・、m(但しm≧1)
    次のスイッチエレメントから成り、接続情報中の判断ビ
    ット対応に、1つ或いは複数の次段接続用出力端子を持
    ち、各通話路段での最高次数を持つスイッチエレメント
    を除いて、前記次段接続用出力端子の他に、迂回路設定
    のための迂回路用出力端子を持ち、 前記各スイッチエレメントは、リンクや次段のスイッチ
    エレメントの故障、或いは通信情報同士のリンク競合等
    により、通信情報を次段に接続できないと判断した場合
    には、前記迂回路用出力端子を通して次数が1つ大きい
    スイッチエレメントに通信情報を出力する如くし、該通
    信情報の入力を受けたスイッチエレメントは、新たに次
    段の通話路へのルーチング経路を設定するようにしたこ
    とを特徴とする自己ルーチング通話路。 2)請求項1に記載の自己ルーチング通話路において、
    前記通話路段の数がnで、その中のk番目の通話路段に
    おけるスイッチエレメントの最高次数mは(n−k)以
    下で与えられ、前記0次スイッチエレメントを基本スイ
    ッチエレメント、前記1次〜m次スイッチエレメントを
    ランク1〜mサブスイッチと呼ぶとき、 前記基本スイッチエレメントは、それだけで任意の入回
    線から任意の出回線までのパスが設定可能であるように
    設けられており、各通話路段は、N/2^i(但しi≧
    1)個の基本スイッチエレメントを含み、ランク1サブ
    スイッチは、各通話路段において、N/(2^i^+^
    1)個以下、一般にランクrサブスイッチ(但し、1≦
    r≦m)は、各通話路段において、N/(2^i^+^
    r)個以下、を含むことを特徴とする自己ルーチング通
    話路。 3)請求項2に記載の自己ルーチング通話路において、
    前記k番目の通話路段kは、その前段の通話路段(k−
    1)から接続情報ビット中の0に対応して出力される通
    信情報を受けとるスイッチエレメント集合と、ビット1
    出力を受けとるスイッチエレメント集合と、で構成され
    、前記通話路段(k−1)の次段接続用出力端子のうち
    の必ず1つはビット0出力を受けとる通話路段kのスイ
    ッチエレメント集合に、また1つはビット1出力を受け
    とる通話路段kのスイッチエレメント集合に、接続され
    ることを特徴とする自己ルーチング通話路。 4)請求項2に記載の自己ルーチング通話路において、
    前記スイッチエレメントは、通信情報の持つ接続情報の
    第1ビットに基づいて接続制御を行い、通信情報を次段
    の通話路段に送出する際には接続情報の第1ビットを加
    工するが、前記サブスイッチに送出する際には接続情報
    を加工しないことにより、次段に送出しない限り同一通
    話路段内では、同一の接続情報、しかも1ビットのみで
    接続制御を可能にしたことを特徴とする自己ルーチング
    通話路。
JP1193864A 1989-07-28 1989-07-28 自己ルーチング通話路 Pending JPH0360247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1193864A JPH0360247A (ja) 1989-07-28 1989-07-28 自己ルーチング通話路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1193864A JPH0360247A (ja) 1989-07-28 1989-07-28 自己ルーチング通話路

Publications (1)

Publication Number Publication Date
JPH0360247A true JPH0360247A (ja) 1991-03-15

Family

ID=16315023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1193864A Pending JPH0360247A (ja) 1989-07-28 1989-07-28 自己ルーチング通話路

Country Status (1)

Country Link
JP (1) JPH0360247A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392279A (en) * 1992-01-17 1995-02-21 Fujitsu Limited Interconnection network with self-routing function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392279A (en) * 1992-01-17 1995-02-21 Fujitsu Limited Interconnection network with self-routing function

Similar Documents

Publication Publication Date Title
EP1323254B1 (en) Router-level automatic protection switching
EP0430569B1 (en) Fault tolerant interconnection networks
US8000230B2 (en) Fully redundant linearly expandable broadcast router
Chin et al. Packet switching networks for multiprocessors and data flow computers
KR20050012823A (ko) 공통 클록을 갖는 멀티-샤시 방송 라우터
JPH02135939A (ja) データ通信方法及びネットワーク
Kumar et al. Design and analysis of fault-tolerant multistage interconnection networks with low link complexity
US5544330A (en) Fault tolerant interconnect topology using multiple rings
US20040047360A1 (en) Networked computer system and method using dual bi-directional communication rings
US8503292B2 (en) Data transfer system, a reception device of the data transfer system and a control method of the data transfer system
JPH0360247A (ja) 自己ルーチング通話路
Sengupta et al. Fault-tolerant routing in irregular MINs
Bansal et al. Reliability and performance analysis of a modular multistage interconnection network
US7187674B2 (en) Method and apparatus for using adaptive switches for providing connections to point-to-point interconnection fabrics
JPH11122246A (ja) 中継装置および中継装置における負荷分散伝送方法
KR0170493B1 (ko) 다중 프로세서 시스템을 위한 논블록킹 결함허용 감마 연결망
EP0186595B1 (en) Routing technique
US7957371B2 (en) Linearly expandable broadcast router apparatus
EP1168190A2 (en) Network apparatus
JP2000293495A (ja) ネットワーク装置
JP2560614B2 (ja) 光チャネル装置
WO1994028484A1 (en) Multiplexing device for a redundant channel bus
KR940005025B1 (ko) 패킷방식 다단 상호 접속망용 스위칭 소자
KR930007017B1 (ko) 인터커넥션 네트워크 스위칭소자
Lu et al. A fault-tolerant multistage combining network