JPH0360375A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交流電力を直流電力に変換し、この直流電力
をスイッチングして負荷に電力を供給する電源装置に関
するものである。

［従来の技術］ 第２０図は従来の電源装置（平成１年特許願第６４４６
５号）の回路図である。以下、その回路構成について説
明する。この回路は、スイッチング素子として、パワー
ＭＯＳＦＥＴよりなるトランジスタＱ、、Ｑ、を備えて
いる。トランジスタＱ１のソースは、トランジスタＱ２
のトレインに接続されている。トランジスタＱ　、Ｑ　
ｚには、ダイオ−ドＤ　＋　、　Ｄ　２が夫々逆並列接
続されている。このダイオードＤ、、Ｄ２はパワーＭＯ
３ＦＥＴのドレイン・ソース間に寄生する逆方向ダイオ
ードにより代用できる。トランジスタＱ１のトレインに
はダイオードＤ、のカソードが接続され、ダイオードＤ
、のアノードはダイオードＤ４のカソードに接続され、
ダイオードＤ４のアノードはトランジスタＱ２のソース
に接続されている。トランジスタＱ１のドレインには、
コンデンサＣ，２の一端が接続され、コンデンサＣ２の
他端はコンデンサＣ１の一端に接続され、コンデンサＣ
５の他端はトランジスタＱ２のソースに接続されている
。トランジスタＱ、、Ｑ２の接続点ＡとコンデンサＣ２
、Ｃ３の接続点Ｂの間には、負荷回路Ｚが接続されてい
る。トランジスタＱ、、Ｑ、の接続点Ａは交流電源Ｖｓ
の一端に接続されている。交流電源Ｖｓの他端は、イン
ダクタＬ　＋　、　Ｌ　２を介して、ダイオードＤ　＊
　、　Ｄ　４の接続点に接続されている。インダクタＬ
、、Ｌ、の接続点と交流電源Ｖｓの一端との間には、コ
ンデンサＣＩが接続されている。インダクタＬ、とコン
デンサＣ３はＡＣフィルタをｉ或している。

トランジスタＱ、のゲート・ソース間には、第１の矩形
波信号ｓ１が入力されており、トランジスタＱ２のゲー
ト・ソース間には、第１の矩形波信号Ｓ、が高レベルの
ときに低レベルとなり、第１の矩形波信号Ｓ、が低レベ
ルのときに高レベルとなる第２の矩形波信号Ｓ、が入力
されている。これにより、トランジスタＱ、、Ｑ２は交
互にオン・オフされる。

まず、交流電源Ｖ８が正の半サイクルのときに、トラン
ジスタＱ、がオンすると、インダクタＬ２、ダイオード
Ｄ３、トランジスタＱ１を通る経路で交流電源Ｖｓから
インダクタＬ２に電流が流れ、その電流値は入力交流電
圧Ｖｉｎの瞬時値に比例した傾きで増加していく、この
とき、トランジスタＱ１はインバータ用のスイッチング
素子としても機能し、コンデンサＣ２からトランジスタ
Ｑ、を介して負荷回路Ｚに電流を流す。

次に、トランジスタＱ、がオフすると、インダクタＬ２
、ダイオードＤ５、コンデンサＣ２、負荷回路Ｚ、交流
電源Ｖｓを通る経路、並びに、インダクタＬ２、ダイオ
ードＤ１、コンデンサＣ，，Ｃ３、ダイオードＤ２、交
流電源Ｖｓを通る経路で、インダクタＬ２のエネルギー
が放出され、コンデンサＣ３及びＣ５を充電する。この
とき、トランジスタＱ２がオンしており、コンデンサＣ
２から負荷回路Ｚ、トランジスタＱ２を通る経路で、上
記とは逆方向に負荷回路Ｚに電流を流す′。

このように、交流電源ＶＳが正の半サイクルでは、トラ
ンジスタＱ、がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子を兼ね、トランジスタＱ２
はインバータ用のスイッチング素子としてだけ機能する
。

次に、交流電源Ｖｓが負の半サイクルのときに、トラン
ジスタＱ２がオンすると、交流電源Ｖｓ、トランジスタ
Ｑ２、ダイオードＤ１、インダクタＬ２を通る経路で、
インダクタＬ２に電流が流れ、その電流値は入力交流電
圧Ｖｉｎの瞬時値に比例した傾きで増加して行く、この
とき、トランジスタＱ！はインバータ田のスイ・ソ手ン
グｇ！子シ１．？″ｔ、ｆｉ艶し、コンデンサＣ５から
負荷回路Ｚ、トランジスタＱ２を通る経路で負荷回路Ｚ
に電流を流す。

次に、トランジスタＱ２がオフすると、交流電源Ｖｓ、
負荷回路Ｚ、コンデンサＣ３、ダイオードＤ４、インダ
クタＬ２を通る経路、並びに、交流電源Ｖｓ、ダイオー
ドＤ＋、コンデンサＣ２、Ｃ３、ダイオードＤ１、イン
ダクタＬ２を通る経路で、インダクタＬ２のエネルギー
が放出され、コンデンサＣ２及びＣ３を充電する。この
とき、トランジスタＱ１がオンしており、コンデンサＣ
２からトランジスタＱ１を介して、上記とは逆方向に負
荷回路Ｚに電流を流す。

このように、交流電源Ｖｓが負の半サイクルでは、トラ
ンジスタＱ２がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子の働きを兼ねて、トランジ
スタＱ１はインバータ用のスイッチング素子としてだけ
機能する。

したがって、上記回路にあっては、インバータ用のスイ
ッチング素子がチョッパー用のスイッチング素子を賛わ
一日つ少ない鷹子勢でｔ！Ｍ膚さｂており、電力損失が
少なく、回路構成も簡単になるという利点がある。また
、上記回路にあっては、交流電源Ｖｓの半サイクル毎に
各トランジスタＱＱ２が交互にチョッパー用及びインバ
ータ用のスイッチング素子として働くので、スイッチン
グ素子１侶当たりのストレスが軽減されるという利点が
あり、またスイッチング素子（トランジスタＱＱ２）の
電力損失のバランスが取れているので、例えば放熱構造
は同じで良い、さらに、スイッチング素子（トランジス
タＱ　３．　Ｑ　２　）はチョッパー用及びインバータ
用のスイッチング素子として動作しているから、別個に
チゴッパー駆動回゛路を設ける必要がなく、また駆動回
路の構成も簡単化される。

なお、交流電源ＶｓとインダクタＬ２の間に、インダク
タし、とコンデンサＣ７よりなるＡＣフィルタを挿入し
て入力電流Ｉｉｎを連続的にすることにより、入力電流
歪率を低減することができ、また、入力電流Ｉｉｎを入
力電圧Ｖｉｎと同相の正弦波にできるので、入力力率は
ほぼｌとなる。

上記回路において、負荷回路Ｚとしては、例えば、第２
１図（ａ）〜（ｃ）に示すような回路が用いられる。同
図（ａ）に示す回路は抵抗負荷Ｒであり、例えば白熱灯
よりなる。同図（ｂ）に示す回路は放電灯点灯回路であ
り、例えば蛍光灯のような熱陰極型放電灯１ａの電源側
端子に限流及び共振用のインダクタし、を直列接続し、
非電源醐端子間に共振及び予熱電流通電用のコンデンサ
Ｃ１を並列接続したものである。放電灯Ｉｇの始動時に
はコンデンサＣ１を介してフィラメントに予熱電流が流
れると共に、インダクタし、とコンデンサＣ４の直列共
振作用により放電灯１ｇの両端に高電圧が発生し、放電
灯１ａが点灯するものである。同図（ｅ）に示す回路で
は、放電灯１ｍの電源側端子に共振用のコンデンサＣ９
を更に並列接続して、共振作用を強めている。

［発明が解決しようとする課題］ 上述の従来例において、負荷回路２が無負荷状態となっ
た場合、例えば、第２１図（ａ）に示す抵抗負荷Ｒが断
線した場合や第２１図（ｂ）、（ｅ）に示す放電灯ｌ＆
が外れたりフィラメントが断線した場合には、負荷回路
２で電力が消費されない、この無負荷状態でトランジス
タＱ　５．　Ｑ　２が動作を続けていると、交流電源Ｖ
ｓから見ればチョッパー回路が動作していることになる
ので、交流電源Ｖｓから電力供給が行われる。この電力
は負荷回路２で消費されないので、全てコンデンサＣ２
，Ｃ，に蓄積される。このため、コンデンサＣ２、Ｃｘ
の充電電圧ＶＤＣは無制限に上昇し、耐圧オーバーでコ
ンデンサＣ２，Ｃ３が破壊される。また、トランジスタ
Ｑ、、Ｑ２やダイオードＤ、〜Ｄ４等の回路素子も耐圧
オーバーで破壊される場合がある。さらに、素子破壊の
前には高電圧が発生することになり、安全上も好ましく
ない。

上述のような無負荷状態での素子破壊を回避し、また、
安全上の観点から高電圧の発生を防止するためには、無
負荷検出時にトランジスタＱ、、Ｑ。

を完全にオフしてしまえば良い、しかしながら、このよ
うにすると、負荷回路Ｚは休止状態となり１、第２１図
（ａ）に示す回路で抵抗負荷Ｒを再び接続し直したり、
第２１図（ｂ）、（ｃ）に示す回路で放電灯１ａを交換
して再装着した場合などに、その検出が困難となる。こ
のため、無負荷状態から負荷が再装着されて、負荷回路
Ｒが電力消費可能な状態に回復しても、負荷に再び電力
を供給することは困難である。この場合、負荷を再始動
するためには、主電源たる交流電源Ｖｓを一度開閉する
必要がある。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、チョッパー回路とインバータ回
路とでスイッチング素子を兼用した電源装置において、
無負荷時のコンデンサ電圧の上昇を防止すると共に、無
負荷状態がら負荷が再装着されたときに、負荷の再始動
を容易に行えるようにすることにある。

［課題を解決するための手段］ 第１図は本発明の基本構成を示す回路図である。

同図の回路においては、電源極性検出手段１により交流
電源Ｖｓの電源極性を検出し、無負荷検出手段２により
負荷Ｚの無負荷状態を検出し、各検出手段１．２の検出
出力ＳＧＮ、ＮＬをスイッチ駆動手段３に供給し、スイ
ッチ駆動手段３によりトランジスタＱ　１．　Ｑ　ｔの
駆動信号Ｓ　＋　、　Ｓ　２を作成している。その他の
回路構成については第２０図に示す従来例と同じである
。

この回路にあっては、交流電源Ｖｓの電源極性と入力チ
ョッパーを制御するスイッチング素子とが一対一に対応
している。すなわち、入力を制御可能なスイッチング素
子は交流電源Ｖｓの各電源極性について１個ずつである
。交流電源Ｖｓの電源極性が正（Ｖ　ｉｎ＞　Ｏ）のと
きには、トランジスタＱ１は入力を制御可能であるが、
トランジスタＱ２は入力を制御不可能である０反対に、
交流電源Ｖｓの電源極性が負（Ｖｉｎ＜Ｏ）のときには
、トランジスタＱ２は入力を制御可能であるが、トラン
ジスタＱ１は入力を制御不可能である。そこで、スイッ
チ駆動手段３は、電源極性検出手段１により検出された
電源極性に対応して、入力制御可能なスイッチング素子
を停止させると共に、入力を制御しないスイッチング素
子を動作させる。具体的には、交流電源Ｖｓの電源極性
が正（Ｖ　ｉｎ＞　Ｏ）のときには、トランジスタＱ、
の動作を停止させ、トランジスタＱ２を動作させる０反
対に、交流電源Ｖｓの電源極性が負（Ｖｉｎ＜Ｏ）のと
きには、トランジスタＱ、を動作させ、トランジスタＱ
２の動作は停止させる。このように、入力制御可能なス
イッチング素子の動作を停止させることにより、交流電
源Ｖｓからの電力入力は停止し、コンデンサＣ２、Ｃ３
の電圧ＶＤＣが異常に上昇することは防止できる。

また、入力を制御しないスイッチング素子は動作させて
いるので、無負荷検出手段２は負荷の再装着を容易に検
出できる。

［作用］ 以下、第１図に示す回路の動作について更に具体的に説
明する。電源極性検出手段１の検出出力ＳＧＮは、例え
ばＶｉｎ＞０のときに“Ｈｉｇｈ”レベルとなり、Ｖｉ
ｎ＜ＯのときにＬ　ｏｗ”レベルとなる。

また、無負荷検出手段２の検出出力ＮＬは、例えば無負
荷状態で“Ｈｉｇｈ”レベルとなり、それ以外のときに
“Ｌｏｗ”レベルとなる。スイッチ駆動手段３は、例え
ば第２図に示すような論理回路により構成されている０
図中、Ｓ、はトランジスタＱ、を駆動するための矩形波
の発振信号、＄２はトランジスタＱ２を駆動するための
矩形波の発振信号であり、これらはスイッチ駆動手段３
に内蔵された発振器により作成される。

無負荷検出手段２の検出出力ＮＬが“Ｌ　ｏｗ”レベル
、つまり無負荷状態でないときには、ＯＲゲー）Ｇ、、
Ｇ、の出力が共に“Ｈｉｇｈ”レベルとなるので、電源
極性検出手段１の検出出力ＳＧＮには関係なく、ＡＮＤ
ゲートＧ、、Ｇ、が共に信号通過可能な状態となり、ト
ランジスタＱ１の駆動信号Ｓｌとして発振信号ｓ１が供
給され、トランジスタＱ２の駆動信号Ｓ２として発振信
号Ｓ２が供給される０次に、無負荷検出手段２の検出出
力ＮＬが“Ｈｉｇｈ”レベル、つまり無負荷状態である
ときには、ＯＲゲー）　Ｇ　ｓ　、　Ｇ　４の出力はＡ
ＮＤゲートＧ、、Ｇ、の出力と同じとなる。このとき、
ＡＮＤゲートＧ　＋　、　Ｇ　２の一方の入力には無負
荷検出手段２の“Ｈｉｇｈ”レベルの検出出力ＮＬが供
給されているので、ＡＮＤゲートＧ　＋　、　Ｇ　２の
出力は電源極性検出手段１の検出出力ＳＧＮに応じて決
まる。を源極性検出手段１の検出出力ＳＧＮが”Ｈｉｇ
ｈ”レベル、つまり電源極性がＶｉｎ＞Ｏであるときに
は、ＡＮＤゲートＧ２の出力が“Ｈｉｇｈ”レベルとな
り、トランジスタＱ２の駆動信号Ｓ２として発振信号Ｓ
２が供給される。

しかし、ＡＮＤゲートＧ１の出力は“Ｌ　ｏｗ”レベル
となるので、ＡＮＤゲートＧ、の−人力は常に“Ｌｏル
ベルとなり、トランジスタＱ１の駆動信号Ｓ。

は常に“Ｌ　ｏｓ”レベルとなる。これにより、入力制
御可能なトランジスタＱ、が動作を停止し、入力制御不
可能なトランジスタＱ２が動作する０次に、電源極性検
出手段１の検出出力ＳＧＮが“Ｌ　ｏｓ”レベル、つま
り電源極性がＶｉｎ＜Ｏであるときには、ＡＮＤゲート
Ｇ、の出力が“Ｈｉｇｈ″レベルとなり、トランジスタ
Ｑ１の駆動信号Ｓ１として発振信号Ｓが供給される。し
かし、ＡＮＤゲートＧ２の出力はＬ　ｏｗ”レベルとな
るので、ＡＮＤゲー）Ｇｓの一人力は常に“Ｌ　ｏｗ”
レベルとなり、トランジスタＱ２の駆動信号Ｓ２は常に
ｌ　Ｌ　Ｏ，？＋レベルとなる。これにより、入力制御
可能なトランジスタＱ２が動作を停止し、入力制御不可
能なトランジスタＱが動作する。

第３図は上記回路の動作波形図である。同図に示すよう
に、無負荷検出手段２の検出出力ＮＬが“Ｌ　ｏｓ”レ
ベルのときには、電源極性検出手段１の検出出力ＳＧＮ
に関係なく、駆動信号Ｓ　＋　、　Ｓ　２が出力される
。また、時刻ｔ０以降のように、無負荷検出手段２の検
出出力ＮＬが″Ｈｉｇｈ’″レベルになると、電源極性
検出手段１の検出出力ＳＧＮが“Ｈｉｇｈ”レベルのと
きには駆動信号ＳＩが停止し、“Ｌｏｗ”レベルのとき
には駆動信号Ｓ２が停止する。

したがって、負荷回路２が無負荷状態となった時刻ｔ０
以降は、入力制御可能なスイッチング素子は動作を停止
し、入力制御不可能なスイッチング素子が動作する。な
お、第３図では図示の都合上、駆動信号Ｓ、、Ｓ、の周
期は長く表現されているが、実際には、図示されている
よりも十分に周期が短いことは言うまでもない。

第４図は電源極性検出手段１による電源極性の検出箇所
を示している。電源極性を検出するためには、例えば、
（ａ）交流電源Ｖｓの電流、（ｂ）交流電源Ｖｓの電圧
、（ｃ）チョッパー電流、（ｄ）チョッパー用のインダ
クタＬ２の電圧（例えば２次巻線により検出する〉、（
ｅ）、（ｅ’）ダイオードＤ　、、Ｄ　、の電流、（ｆ
）、（ｆ’）ダイオードＤ３．Ｄ４の電圧、（ｇ）　、
　（ｇ’　）トランジスタＱ、、Ｑ２の電流、（ｈ）、
（ｈ’）トランジスタＱ、、Ｑ２の電圧、（ｉ）、（ｉ
’）負荷ループ電流（非負荷側）などを検出すれば良い
、しかしながら、（ａ）、（ｃ）、（ｅ）、（ｅ’）、
（ｇ＞、（ｇ’）、（ｉ）、（ｉ’）は電流を検出する
ものであるから、電流が流れない無負荷状態では検出で
きず、有負荷状態でのみ検出可能である。また、（ｄ）
は電圧を検出するものであるが、インダクタＬ２に電流
が流れないと２次巻線に電圧が発生しないので、（ｄ）
も有負荷状態でのみ検出可能である０反対に、（ｈ）、
（ｈ’）は有負荷状態では検出不可能である。なぜなら
、有負荷状態では、スイッチング素子の電圧は駆動信号
Ｓ、、Ｓ２に同期した矩形波となり、電源極性と何の関
係も無い。

しかしながら、無負荷状態になって電流が流れなくなる
と、スイッチング素子の電圧は、電源の極性によって違
いが生じる。したがって、極性の検出箇所としては（ｂ
）又は（ｅ）又は（ｅ″）を用いるか、有負荷状態と無
負荷状態とで別の箇所で検出しなければならない。

第５図（ａ）　、　（ｂ）は無負荷検出手段２による無
負荷状態の検出箇所を示している。無負荷状態を検出す
るためには、例えば、（ｊ）　、　（ｊ’　）　トラン
ジスタＱ、、Ｑ２の電流、（ｋ）　、　（ｋ’　）　ト
ランジスタＱ、、Ｑ、の電圧、（１）負荷ループ電流（
負荷側）、（ｍ）　、　（ｍ’　）負荷ループ電流（非
負荷側）、（ｎ）電解コンデンサの電流、（ｏ）電解コ
ンデンサの電圧、（ｐ）負荷回路２のインダクタＬ３の
電圧（例えば２次巻線により検出する）、（ｑ）負荷の
一端の電圧などを検出すれば良い、これらは無負荷状態
の検出のみならず、負荷の再装着も検出可能である。な
ぜなら、本発明では一方のスイッチング素子は動作を継
続しており、負荷が再装着されると、動作中のスイッチ
ング素子と負荷と電解コンデンサを含むループに電流が
流れ、それに伴い電圧に変化が生じるので、負荷の再装
着を検出できる。

また、上記の他に、熱センサー等により負荷の温度やス
イッチング素子の温度などを検出しても無負荷状態の検
出は可能である。さらに、負荷が放電灯１ａである場合
には、光センサーにより光の有無で無負荷状態を検出す
ることができる。

［実施例１］ 第６図は本発明の第１実施例の回路図である。

本実施例にあっては、ダイオードＤ４の電圧により電源
極性を検出している。また、負荷ループ電流を負荷回路
と直列接続されたカレントトランスＣＴで検出すること
により、無負荷状態を検出している。第６図の破線で示
すように放電灯／ａが外れているときには、点Ａ、Ｂ間
はオープン状態であり、トランジスタＱ、、Ｑ２をどの
ように制御しても、点Ａ、Ｂ間で電力を消費することは
できない、この状態で、電源極性がＶｉｎ＞Ｏのときは
トランジスタＱ、を停止させてトランジスタＱ２を動作
させ、Ｖｉｎ＜ＯのときはトランジスタＱ１を動作させ
てトランジスタＱ２を停止させれば、入力チョッパーは
制御されず、交流電源Ｖｓがらの電力供給が停止するの
で、コンデンサＣ２、Ｃ３の電圧が異常に上昇すること
は防止できる。尚且つ、放電灯１ａが再装着されると、
コンデンサＣ２又はＣ１を電源として、動作中のトラン
ジスタＱ、又はＱ２を介して点Ａ、Ｂ間に電流が流れる
６したがって、負荷が再装着されると、カレントトラン
スＣＴの２次側の点Ｘ、Ｙ間に電圧が発生するので、負
荷の再装着検出が可能となり、これによりトランジスタ
Ｑ　、Ｑ　２の駆動信号を有負荷状態の動作に戻せば、
負荷の再始動も可能となる。ただし、本発明は負荷の再
装着の検出から再始動の動作へ移行する方法については
限定するものではない。

また、無負荷状態でない通常の動作状態では、カレント
トランスＣＴの２次側の点Ｘ、Ｙ間に電圧が常に発生し
ているが、無負荷状態になると、点Ｘ、Ｙ間の電圧はゼ
ロとなるので、これにより無負荷状態を検出できる。

第７図（ａ）は本実施例に用いる無負荷検出手段２の回
路図である。負荷が装着されているときには、カレント
トランスＣＴの２次側の点Ｘ、Ｙ間に交流電圧が発生す
る。これを、ダイオードブリ・７ジＤＢにより整流し、
コンデンサＣ０を充電する。

コンデンサＣ６の電圧は、分圧抵抗Ｒ３、Ｒ−により得
られる基準電圧とコンパレータＣＰ　２によって比較さ
れ、コンデンサＣ６の電圧の方が高くなると、コンパレ
ータＣＰ２の出力ＮＬは“Ｌｏｗ”レベルとなる。また
、無負荷状態になると、コンデンサＣ６が放電され、コ
ンデンサＣ６の電圧が分圧抵抗Ｒ３、Ｒ＜により得られ
る基準電圧よりも低くなると、コンパレータｃｐ、の出
力ＮＬは’Ｈｉｇｈ”レベルとなる。なお、無負荷状態
において、コンデンサＣ６の放電を速めるために、コン
デンサＣ６に放電抵抗を並列接続しても良いし、コンデ
ンサＣ６の容量を小さく設定しても良い。

第７図（ｂ）は本実施例に用いる電源極性検出手段１の
回路図である。交流電源Ｖｓの電源極性が正（Ｖｉｎ＞
Ｏ）のときには、ダイオードＤ４に逆方向の高電圧が印
加されるので、これを抵抗Ｒ，，Ｒ。

により分圧し、その分圧点Ｊの電圧によりコンデンサＣ
６を充電する。コンデンサＣ２の電圧は、分圧抵抗Ｒｓ
　、　Ｒ６により得られる基準電圧とコンパレータＣＰ
、によって比較され、コンデンサＣ９の電圧の方が高く
なると、コンパレータＣＰ１の出力ＳＧＮは“Ｈｉｇｈ
”レベルとなる。また、交流電源Ｖｓの電源極性が負（
Ｖｉｎ＜Ｏ）のときには、ダイオードＤ４に順方向の低
い電圧が印加されるので、コンデンサＣ２が放電され、
コンデンサＣ７の電圧が分圧抵抗Ｒｓ　、　Ｒｓにより
得られる基準電圧よりも低くなると、コンパレータＣＰ
Ｉの出力ＳＧＮは”Ｌｏｗ”レベルとなる。なお、第７
図（ａ）、（ｂ）において、Ｖｃｃは制御回路の電源電
圧であり、直流低電圧よりなる。

上記各回路により得られた検出出力ＮＬとＳＧＮを第２
図に示したような論理回路に与えることにより、第３図
に示したような駆動信号Ｓ　＋　、　Ｓ　２を得ること
ができる。

［実施例２コ 第８図は本発明の第２実施例の回路図である。

本実施例にあっては、交流電源Ｖｓからの入力電圧Ｖｉ
ｎにより電源極性を検出している。また、トランジスタ
Ｑ、の電流をカレントトランスＣＴで検出すると共に、
トランジスタＱ２の電流を抵抗Ｒ，で検出することによ
り、無負荷状態を検出している。第８図の破線で示すよ
うに放電灯１ａが外れているときには、点Ａ、Ｂ間はイ
ンダクタし、とコンデンサＣ６を介して接続された状態
であり、この直列共振回路に共振電流が流れる。しかし
ながら、その電流の大部分は無効電流であり、回路素子
や回路パターンの抵抗成分で僅かに電力が消費されるに
過ぎない、したがって、この回路でも放電灯１ａが外れ
ると、負荷回路は無負荷状態となる。

本実施例において、無負荷状態が検出された場合に、電
源極性がＶ　ｉｎ＞　ＯのときはトランジスタＱ１を停
止させてトランジスタＱ２を動作させ、Ｖｉｎ＜０のと
きはトランジスタＱ、を動作させてトランジスタＱ２を
停止させれば、電源極性の反転直後に一定期間だけ負荷
回路に電流が流れ、その後は電流が流れなくなる。交流
電源Ｖｓの入力電圧Ｖｉｎと、インダクタＬ、の電流ｉ
Ｌ、及びコンデンサＣ９の電圧Ｖ。５の関係は、第１０
図に示すようになる。まず、Ｖｉｎ＞Ｏのときにトラン
ジスタＱ２のみを動作させると、入力から電流は流れな
いが、コンデンサＣ３からコンデンサＣ６、インダクタ
Ｌ３、トランジスタＱ２を介して電流が流れる。

そして、コンデンサＣ９の電圧Ｖｃ５がコンデンサＣ１
の電圧（ＶＯ２）に等しくなると、その後は電流が流れ
なくなる０次に、電源極性が反転し、Ｖｉｎ＜０のとき
にトランジスタＱ、のみを動作させると、コンデンサＣ
２からトランジスタＱ３、インダクタＬ５、コンデンサ
Ｃ９を介して電流が流れる。

そして、コンデンサＣ６の電圧ＶＣ５がコンデンサＣ２
の電圧■ｃ２に等しくなると、その後は電流が流れなく
なる。

このように、本実施例の回路構成では、コンデンサＣ５
が存在することにより、電源極性が反転する毎に電流が
一定期間流れるので、スイッチング素子の電流の有無だ
けでは負荷の再装着を検出できない。そこで、この場合
には電源極性の反転後、電流の流れる一定期間は検出動
作を停止させるか、あるいはスイッチング素子に流れる
電流の平均値を検出するなどの工夫が必要である。

第９図（ａ）は本実施例に用いる電源極性検出手段１の
回路図である。この回路では、交流電源Ｖｓからの入力
電圧Ｖｉｎを降圧トランスＴｆにより降圧し、ダイオー
ドＤ、により整流し、抵抗Ｒ７に電源極性に応じた電圧
ＶＲを発生させ、この電圧■８を分圧抵抗Ｒｓ　、　Ｒ
ｍにより得られる基準電圧とコンパレータＣＰｌにより
比較して、電源極性検出出力ＳＧＮを得ている。Ｖｉｎ
＞Ｏのときには、抵抗Ｒ２の電圧ＶＲが高くなるので、
この電圧■Ｒが分圧抵抗Ｒ，，Ｒ，により得られる基準
電圧よりも高くなると、コンパレータＣＰ、の出力ＳＧ
Ｎは“Ｈｉｇｈ”レベルとなる。また、Ｖｉｎ＜Ｏのと
きには、抵抗Ｒ７の電圧■Ｒはゼロとなるので、コンパ
レータＣＰｌの出力ＳＧＮは“Ｌｏルベルとなる。

なお、分圧抵抗Ｒｓ　、　Ｒｓにより得られる基準電圧
は成るべく低く設定すれば、コンパレータＣＰの出力Ｓ
ＧＮが“Ｈｉｇｈ″レベルとなる期間と“Ｌｏｗレベル
となる期間のアンバランスを防止できるが、余り低く設
定すると、Ｖｉｎ＜Ｏのときに抵抗Ｒ１の両端にノイズ
電圧が発生しただけでコンパレータＣＰ１の出力ＳＧＮ
が“Ｈｉｇｈ″レベルとなるので、誤動作を防止できる
程度に高い電圧に設定すべきである。

第９図（ｂ）は本実施例に用いる無負荷検出手段２の回
路図である。トランジスタＱ、（又はダイオードＤ、）
に電流が流れているときには、カレントトランスＣＴの
２次側の点Ｘと接地点Ｇの間に交流電圧が発生する。こ
れを、ダイオードＤ、により整流し、コンデンサＣ，を
充電する。コンデンサＣ１１の電圧は、分圧抵抗Ｒ＊　
、　Ｒ＋。により得られる基準電圧とコンパレータＣＰ
、によって比較され、コンデンサＣ３の電圧の方が高く
なると、コンパレータＣＰ３の出力は“Ｈｉｇｈ”レベ
ルとなる。

また、トランジスタＱ、（及びダイオードＤ、）に電流
が流れなくなると、コンデンサＣ８が抵抗Ｒにより放電
され、コンデンサＣ８の電圧が分圧抵抗Ｒ，，Ｒ，。に
より得られる基準電圧よりも低くなると、゛コンパレー
タＣＰ　３の出力は“Ｌｏｗ”レベルとなる。また、ト
ランジスタＱ２（又はダイオードＤ２）に電流が流れて
いるときには、電流検出用の抵抗Ｒ０の一端にと接地点
Ｇの間に交流電圧が発生する。これを、ダイオードＤ６
により整流し、コンデンサＣ６を充電する。コンデンサ
Ｃ６の電圧は、分圧抵抗Ｒｓ　、　Ｒ−により得られる
基準電圧とコンパレータＣＰ２によって比較され、コン
デンサＣ６の電圧の方が高くなると、コンパレータＣＰ
２の出力は“Ｈｉｇｈ”レベルとなる。また、トランジ
スタＱ２（及びダイオードＤ２）に電流が流れなくなる
と、コンデンサＣ６が抵抗Ｒ８により放電され、コンデ
ンサＣ６の電圧が分圧抵抗Ｒｓ　、　Ｒ４により得られ
る基準電圧よりも低くなると、コンパレータＣＰ２の出
力は″“Ｌ　ｏｗ”レベルとなる。このコンパレータＣ
Ｐ２とＣＰ、の出力をＮＡＮＤゲートＧ。

に入力することにより、ＮＡＮＤゲートＧ１１から無負
荷検出出力ＮＬが得られる。つまり、無負荷状態でない
場合には、コンパレータＣＰ　２　、　ＣＰ　：＋の出
力は共に“Ｈｉｇｈ”レベルであるから、ＮＡＮＤゲー
トＧ、の出力ＮＬは’　Ｌ　ｏｇ”レベルとなるが、無
負荷状態のときには、コンパレータＣＰ２．ＣＰ３の出
力が同時に“Ｈｉｇｈ”レベルとなることはないから、
ＮＡＮＤゲートＧｌｌの出力は“Ｈｉｇｈ”レベルとな
る。

さらに、本実施例にあっては、負荷再装着の検出方法と
して、動作させるスイッチング素子を片方だけにしてし
まうという方法がある０例えば、トランジスタＱ２のみ
をＶｉｎ＞Ｏでオン・オフさせ、トランジスタＱ、は電
源極性に関係なく常にオフさせる。このようにすれば、
コンデンサＣ７の電圧ＶＣ６は常にコンデンサＣ１の電
圧（Ｖｃｓ）に等しくなり、無負荷状態となった直後の
最初の電源極性反転時にのみ電流が流れて、それ以降は
負荷が再装着されるまで電流が流れない、このときの入
力電圧Ｖｉｎ、インダクタし、の電流ｉＬ、コンデンサ
Ｃ５の電圧ｖｃ、の関係は第１１図に示すようになる。

この方法では、最初の一定期間だけ検出をしないように
すれば、スイッチング素子の電流の有無だけで負荷の再
装着を検出することができ、両方のスイッチング素子を
動作させる場合に比べて検出箇所が１箇所で済むので、
制御回路の構成が簡単になる。なお、この方法では、Ｖ
ｉｎくＯの期間では負荷の再装着の検出は不可能である
が、少なくとも交流電源Ｖｓの半周期後には検出できる
ので、問題は無い、ここでは、トランジスタＱ２のみを
動作させる例について説明したが、トランジスタＱ１の
みを動作させても良い、また、この方法は実施例１の回
路にも適用可能である。

［実施例３］ 第１２図は本発明の第３実施例の回路図である。

本実施例にあっては、インバータ回路が変形ハーフブリ
ッジ回路となっている。つまり、一方のスイッチング素
子（トランジスタＱ２及びダイオードＤ２）の両端に結
合用のコンデンサＣ１を介して第２■図（ｂ）に示す形
式の負荷回路を並列的に接続している。ここで、結合用
のコンデンサＣ３は共振及び予熱電流通電用のコンデン
サＣ１に比べて十分に容量が大きく、インダクタし、と
コンデンサＣ４よりなる直列共振回路の共振作用には影
響しない、この結合用のコンデンサＣａｌは、負荷電流
の直流成分をカットすると共に、トランジスタＱ２のオ
ン時の電源として働くものであり、平滑用のコンデンサ
Ｃ２に比べると、容量は小さくて済む。

本実施例においても、Ｖｉｎ＞Ｏのときはトランジスタ
Ｑ２のみを動作させ、Ｖｉｎ＜Ｏのときはトランジスタ
Ｑ１のみを動作させておいて、負荷が再装着されたとき
には、負荷を介して流れる電流を検出して、負荷の再装
着を検出することができる。また、コンデンサＣ３の容
量が小さいため、コンデンサＣ１の電荷が自然放電によ
り無くなると、トランジスタＱ２は動作させても負荷の
再装着時には電流が流れず、検出不可能となるので、ト
ランジスタＱ、のみを動作させるだけでも構わない。

第１３図（ａ）は本実施例に用いる電源極性検出手段１
の回路図である０本実施例では、ダイオードＤ４の両端
電圧を抵抗Ｒ＋　、　Ｒ２により分圧して得。

た５点の電圧を、第７図（ｂ）と同様の回路により検出
して、電源極性検出出力ＳＧＮを得ている。

また、第１３図（ｂ）は本実施例に用いる無負荷検出手
段２の回路図である。本実施例では、トランジスタＱ２
（及びダイオードＤ２）に直列接続された電流検出用の
抵抗Ｒ０の両端に得られるに点の電圧を、第９図（ｂ）
と同様の回路により検出して、無負荷検出出力ＮＬを得
ている。

［実施例４］ 第１４図は本発明の第４実施例の回路図である。

本実施例にあっては、上記の実施例３において、放電灯
１ａの電源側端子に共振用のコンデンサＣ６を並列接続
したものである。このため、破線で示すように放電灯１
ａが外れても点Ａ、Ｂ間には電流が流れるが、大部分が
無効電流であるので、電力消費は僅かであり、実質的に
無負荷状態となる。

この場合、負荷の再装着を検出するためのスイッチング
素子の駆動方法としては、Ｖｉｎ＜○のときに、トラン
ジスタＱ１のみを動作させることが好ましい、その理由
は、トランジスタＱ２を動作させると、コンデンサＣ５
及びＣ９の電荷は全て放電されてしまい、その後、トラ
ンジスタＱ２を動作させでも負荷の再装着を検出できな
いからである。

しかも、電源極性が反転し、トランジスタＱ、が動作す
ると、コンデンサＣ１及びＣ１が再充電されるので、実
施例２のように電流の平均値で検出するか、又は極性反
転後の一定期間は検出をしないというような工夫が必要
となる。これに対し、トランジスタＱ１のみを動作させ
ると、コンデンサＣ１とＣ６は、Ｖ　Ｃ３＋　Ｖ　ｃｓ
　＝　Ｖ　０２となるように充電され、負荷が装着され
るまで電流は流れないので、スイッチング素子の電流の
有無で負荷の装着を検出できる。

［実施例５コ 第１５図は本発明の第５実施例の回路図である。

本実施例では、点Ｍ、Ｎ間に得られる交流電源ｖ３から
の入力電圧Ｖｉｎにより電源極性を検出する。

また、コンデンサＣｔ　、　Ｃ３の両端電圧を抵抗Ｒ５
２゜Ｒ１により分圧し、点Ｐ、Ｇ間に得られる電圧によ
り無負荷状態と負荷の再装着を検出する。つまり、無負
荷状態になると、負荷の電力消費がゼロになるので、チ
ョッパーの入力電力は全てコンデンサＣ２、Ｃ３の電荷
として蓄えられ、その電圧が上昇する。したがって、コ
ンデンサＣ２、Ｃｉの電圧の上昇を検出したら、無負荷
状態と判断し、無負荷時の制御状態に移行する０次に、
負荷が再装着されると、コンデンサＣ２又はＣ３からオ
ン動作中のスイッチング素子を通って負荷へ電流が流れ
るので、コンデンサＣ２、Ｃ３の電圧が低下する。

したがって、点Ｐ、Ｇ間の電圧低下を検出することによ
り、負荷の再装着を検出することができる。

なお、本実施例において、負荷回路Ｚの構成は特に限定
しないが、例えば、第２１図（、ｌ）〜（ｃ）に示すよ
うな回路を用いることができる。

第１６図は本実施例の動作波形図である０本実施例では
、無負荷状態において、スイッチング素子の動作期間中
にスイッチング素子をオン・オフ動作させるのではなく
、動作期間中を通してオンし続けている。このように、
交流電源Ｖｓの半周期の間、オン信号を供給し続けるよ
うにすれば、オン・オフ信号を供給する場合よりもスイ
ッチング素子の駆動に要する電力が少なくて済むという
利点がある。特に、パワーＭＯ３ＦＥＴのように、スイ
ッチング素子のオン・オフ動作にゲート電荷の充放電を
必要とする素子においては、その利点が大きく、オン動
作を維持する方がオン・オフ動作を繰り返すよりも駆動
用の電力消費は大幅に少なくなる。この制御方法では、
無負荷状態においては、トランジスタＱ１の見掛は上の
駆動信号ＳＩは電源極性検出信号ＳＧＮを反転した信号
となり、トランジスタＱ２の見掛は上の駆動信号Ｓ２は
電源極性検出信号ＳＧＮと同じ信号となる。このような
条件を満足する駆動信号Ｓ、、Ｓ２は、例えば第１７図
に示す論理回路によって発生させることができる。

なお、無負荷状態のときに、動作期間中のスイッチング
素子を交流電源Ｖｓの半周期にわたってオンさせ続ける
本実施例の制御方法は、上述の各実施例１〜４について
も適用できる。

［実施例６コ 第１８図は本発明の第６実施例の回路図である。

本発明にあっては、インバータ回路としてフルブリッジ
回路を用いている。つまり、第１図に示すハーフブリッ
ジ回路において、コンデンサＣ２の代わりにトランジス
タＱ、を、コンデンサＣ５の代わりにトランジスタＱ４
をそれぞれ接続し、トランジスタＱ、をトランジスタＱ
２と同時にオン・オフし、トランジスタＱ４をトランジ
スタＱ１′と同時にオン・オフするものである。また、
トランジスタＱ、、Ｑ、の直列回路の両端には、平滑用
のコンデンサＣ２を並列接続しである。

第１９図は本実施例の動作波形図である。同図に示すよ
うに、トランジスタＱ、の駆動信号Ｓ、はトランジスタ
Ｑ２の駆動信号Ｓ２と同じであり、トランジスタＱ４の
駆動信号Ｓ４はトランジスタＱの駆動信号Ｓ、と同じで
ある。無負荷検出出力ＮＬが“Ｈｉｇｈ”レベル、つま
り無負荷状態になると、Ｖｉｎ＞Ｏのときにはトランジ
スタＱ２．Ｑ、が同時にオン・オフ動作を行い、トラン
ジスタＱ、、Ｑ。

は動作を停止している。これにより、入力チョッパーは
働かないので、コンデンサＣ２の電圧が異常に上昇する
ことは防止できる。また、負荷が再装着されれば、コン
デンサＣ２からトランジスタＱ１、負荷回路、トランジ
スタＱ２の経路で電流が流れるので、負荷の再装着を容
易に検出できる。

また、Ｖｉｎ＜ＯのときにはトランジスタＱ、、Ｑ。

が同時にオン・オフ動作を行い、トランジスタＱ２゜Ｑ
、は動作を停止している。これにより、入力チョッパー
は働かない、また、負荷が再装着されれば、コンデンサ
Ｃ２からトランジスタＱ３、負荷回路、トランジスタＱ
４の経路で電流が流れるので、負荷の再装着を容易に検
出できる。

［発明の効果］ 本発明によれば、上述のように、交流電源からチョッパ
ー回路を介して得られた直流電源を入力とし、直列接続
された第１及び第２のスイッチング素子のオン・オフ動
作により負荷回路に電力を供給し、交流電源の電源極性
に応じて第１又は第２のスイッチング素子を交互にチョ
ッパー回路のスイッチング素子として兼用するようにし
た電源装置において、負荷回路の無負荷状態が検出され
たときに、電源極性に応じて、チョッパー回路のスイッ
チング素子として兼用される側のスイッチング素子の動
作を停止させるようにしたので、無負荷状態ではチョッ
パー回路の動作は停止し、直流電源の異常な電圧上昇を
防止し、安全性を高めると共に回路素子の破壊を防止で
きるという効果があり、また、少なくとも片方の電源極
性でチョッパー回路のスイッチング素子として兼用され
ない側のスイッチング素子を動作させるようにしたので
、負荷が再装着されたときには、動作中のスイッチング
素子を介して負荷に電流を流すことができ、負荷の再装
着を容易に検出できるという効果がある。

【図面の簡単な説明】

第１図は本発明の基本構成を示す回路図、第２図は同上
に用いるスイッチ駆動手段の回路図、第３図は同上の動
作波形図、第４図は本発明における電源極性の検出箇所
を説明するための回路図、第５図（ａ）　、　（ｂ）は
本発明における無負荷状態の検出箇所を説明するための
回路図、第６図は本発明の第１実施例の回路図、第７図
（ａ）は同上に用いる無負荷検出手段の回路図、第７図
（ｂ）は同上に用いる電源極性検出手段の回路図、第８
図は本発明の第２実施例の回路図、第９図（ａ）は同上
に用いる電源極性検出手段の回路図、第９図（ｂ）は同
上に用いる無負荷検出手段の回＃ｒ図、第１０図及び第
１１図は同上の動作波形図、第１２図は本発明の第３実
施例の回路図、第１３図（ａ）は同上に用いる電源極性
検出手段の回路図、第１３図（ｂ）は同上に用いる無負
荷検出手段の回路図、第１４図は本発明の第４実施例の
回路図、第１５図は本発明の第５実施例の回路図、第１
６図は同上の動作波形図、第１７図は同上に用いるスイ
ッチ駆動手段の回路図、第１８図は本発明の第６実施例
の回路図、第１９図は同上の動作波形図、第２０図は従
来例の回路図、第２１図（ａ）　、　（ｂ）　、　（ｃ
）は同上に用いる負荷回路の回路図である。 ｌは電源極性検出手段、２は無負荷検出手段、３はスイ
ッチ駆動手段、Ｖｓは交流電源、Ｌ２はインダクタ、Ｃ
２、Ｃｓはコンデンサ、Ｑ、、Ｑ、はトランジスタ、Ｚ
は負荷回路である。 第２図 第４図 第７図 し し−Ｊ 第１７図 第１８図

Claims (1)

【特許請求の範囲】
1. （１）交流電源の交流電圧をスイッチング素子により高
   周波的にチョッピングしてインダクタに印加し、上記イ
   ンダクタに蓄積されたエネルギーをコンデンサに充電し
   て直流電源を得るチョッパー回路と、上記直流電源の直
   流電圧を入力とし直列接続された第１及び第２のスイッ
   チング素子のオン・オフ動作により負荷回路に電力を供
   給するインバータ回路とを備え、第１のスイッチング素
   子は交流電源の一方の電源極性のときにチョッパー回路
   のスイッチング素子として兼用され、第２のスイッチン
   グ素子は交流電源の他方の電源極性のときにチョッパー
   回路のスイッチング素子として兼用される電源装置にお
   いて、交流電源の電源極性を検出する電源極性検出手段
   と、負荷回路の無負荷状態を検出する無負荷検出手段と
   、無負荷検出手段により負荷回路の無負荷状態が検出さ
   れたときに、電源極性検出手段の検出出力に基づいて、
   チョッパー回路のスイッチング素子として兼用される側
   のスイッチング素子の動作を停止させ、少なくとも片方
   の電源極性でチョッパー回路のスイッチング素子として
   兼用されない側のスイッチング素子を動作させるスイッ
   チ駆動手段とを設けたことを特徴とする電源装置。