JPH0360378A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交流電力を直流電力に変換し、この直流電力
をスイッチングして負荷に電力を供給する電源装置に関
するものである。

［従来の技術］ 第８図は従来の電源装置（平成１年特許願第６４４６５
号）の回路図である。以下、その回路構成について説明
する。この回路は、スイッチング素子として、パワーＭ
ＯＳＦＥＴよりなるトランジスタＱ、、Ｑ、を備えてい
る。トランジスタＱ、のソースは、トランジスタＱ２の
ドレインに接続されている。トランジスタＱ、、Ｑ、に
は、ダイオードＤ、、Ｄ２が夫々逆並列接続されている
。このダイオードＤ　＋　、　Ｄ　２はパワーＭＯ３Ｆ
ＥＴのトレイン・ソース間に寄生する逆方向ダイオード
により代用できる。トランジスタＱ、のドレインにはダ
イオードＤ、のカソードが接続され、ダイオードＤ３の
アノードはダイオードＤ４のカソードに接続され、ダイ
オードＤ４のアノードはトランジスタＱ２のソースに接
続されている。トランジスタＱ１のトレインには、コン
デンサＣ２の一端が接続され、コンデンサＣ２の他端は
コンデンサＣ３の一端に接続され、コンデンサＣ１の他
端はトランジスタＱ２のソースに接続されている。トラ
ンジスタＱ、、Ｑ２の接続点ＡとコンデンサＣ２、Ｃｘ
の接続点Ｂの間には、負荷回路Ｚが接続されている。ト
ランジスタＱ、、Ｑ２の接続点Ａは交流電源Ｖｓの一端
に接続されている。交流電源Ｖｓの他端は、インダクタ
Ｌ、、Ｌ２を介して、ダイオードＤ　ｓ　、　Ｄ　４の
接続点に接続されている。インダクタＬ　１．　Ｌ　＊
の接続点と交流電源Ｖｓの一端との間には、コンデンサ
Ｃ３が接続されている。インダクタＬｌとコンデンサＣ
ＩはＡＣフィルタを構成している。

トランジスタＱ、のゲート・ソース間には、第１の矩形
波信号Ｓ、が入力されており、トランジスタＱ２のゲー
ト・ソース間には、第１の矩形波信号ｓ１が高レベルの
ときに低レベルとなり、第１の矩形波信号Ｓ、が低レベ
ルのときに高レベルとなる第２の矩形波信号ｓ２が入力
されている。これにより、トランジスタＱ　、Ｑ　！は
交互にオン・オフされる。

まず、交流電源Ｖｓが正の半サイクルのときに、トラン
ジスタＱ、がオンすると、インダクタＬ２、ダイオード
Ｄ１、トランジスタＱ、を通る経路で交流電源Ｖｓから
インダクタＬ２に電流が流れ、その電流値は入力交流電
圧Ｖｉｎの瞬時値に比例した傾きで増加していく、この
とき、トランジスタＱ＋はインバータ用のスイッチング
素子としても機能し、コンデンサＣ２からトランジスタ
Ｑ１を介して負荷回路２に電流を流す。

次に、トランジスタＱ、がオンすると、インダクタＬ２
、ダイオードＤ１、コンデンサＣ２、負荷回路Ｚ、交流
電源Ｖｓを通る経路、並びに、インダクタＬ２、ダイオ
ードＤ５、コンデンサＣ２、Ｃ３、ダイオードＤ２、交
流電源Ｖｓを通る経路で、インダクタＬ２のエネルギー
が放出され、コンデンサＣ２及びＣ１を充電する。この
とき、トランジスタＱ２がオンしており、コンデンサＣ
３から負荷回路２、トランジスタＱ２を通る経路で、上
記とは逆方向に負荷回路Ｚに電流を流す。

このように、交流電源Ｖｓが正の半サイクルでは、トラ
ンジスタＱ１がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子を兼ね、トランジスタＱ２
はインバータ用のスイッチング素子としてだけ機能する
。

次に、交流電源Ｖｓが負の半サイクルのときに、トラン
ジスタＱ２がオンすると、交流電源Ｖｓ、トランジスタ
Ｑ２、ダイオードＤ４、インダクタＬ２を通る経路で、
インダクタＬ２に電流が流れ、その電流値は入力交流電
圧Ｖｉｎの瞬時値に比例した傾きで増加して行く、この
とき、トランジスタＱ２はインバータ用のスイッチング
素子としても機能し、コンデンサＣ０から負荷回路Ｚ、
トランジスタＱ２を通る経路で負荷回路Ｚに電流を流す
。

次に、トランジスタＱ２がオフすると、交流電源Ｖｓ、
負荷回路２、コンデンサＣｓ、ダイオードＤ１、インダ
クタＬ２を通る経路、並びに、交流電源Ｖｓ、ダイオー
ドＤＩ、コンデンサＣ２、Ｃ３、ダイオードＤ４、イン
ダクタＬ２を通る経路で、インダクタし２のエネルギー
が放出され、コンデンサＣ２及びＣ５を充電する。この
とき、トランジスタＱ、がオンしており、コンデンサＣ
２からトランジスタＱ１を介して、上記とは逆方向に負
荷回路２に電流を流す。

このように、交流電源Ｖｓが負の半サイクルでは、トラ
ンジスタＱ２がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子の働きを兼ねて、トランジ
スタＱ、はインバータ用のスイッチング素子としてだけ
機能する。

したがって、上記回路にあっては、インバータ用のスイ
ッチング素子がチョッパー用のスイッチング素子を兼ね
、且つ少ない素子数で構成されており、電力損失が少な
く、回路構成も簡単になるという利点がある。また、上
記回路にあっては、交流電源Ｖｓの半サイクル毎に各ト
ランジスタＱ　Ｉ＋Ｑ２が交互にチョッパー用及びイン
バータ用のスイッチング素子として働くので、スイッチ
ング素子１涸当たりのストレスが軽減されるという利点
があり、またスイッチング素子（トランジスタＱ＋＋Ｑ
２）の電力損失のバランスが取れているので、例えば放
熱構造は同じで良い、さらに、スイッチング素子くトラ
ンジスタＱ、、Ｑ、）はチョッパー用及びインバータ用
のスイッチング素子として動作しているから、別個にチ
ョッパー駆動回路を設ける必要がなく、また駆動回路の
構成も簡単化される。

なお、交流電源ＶｓとインダクタＬ２の間に、インダク
タＬ、とコンデンサＣ５よりなるＡＣフィルタを挿入し
て入力電流Ｉｉｎを連続的にすることにより、入力電流
歪率を低減することができ、また、入力電流Ｉｉｎを入
力電圧Ｖｉｎと同相の正弦波にできるので、入力力率は
ほぼ１となる。

上記回路において、負荷回路Ｚとしては、例えば、第９
図（ａ）〜（ｅ）に示すような回路が用いられる。同図
（ａ）に示す回路は抵抗負荷Ｒであり、例えば白熱灯よ
りなる。同図（ｂ）に示す回路は放電灯点灯回路であり
、例えば蛍光灯のような熱陰極型放電灯１ａの電源側端
子に限流及び共振用のインダクタＬ３を直列接続し、非
電源側端子間に共振及び予熱電流通電用のコンデンサＣ
２を並列接続したものである。放電灯１ａの始動時には
コンデンサＣ１を介してフィラメントに予熱電流が流れ
ると共に、インダクタし、とコンデンサＣ４の直列共振
作用により放電灯１ａの両端に高電圧が発生し、放電灯
１ｍが点灯するものである。同図（ｃ）に示す回路では
、放電灯ｌａの電源側端子に共振用のコンデンサＣ９を
更に並列接続して、共振作用を強めている。

上述の従来例において、負荷回路Ｚが無負荷状態となっ
た場合、例えば、第９図（ａ）に示す抵抗負荷Ｒが断線
した場合や第９図（ｂ）、（ｃ）に示す放電灯ｉａが外
れたりフィラメントが断線した場合には、負荷回路Ｚで
電力が消費されない、この無負荷状態でトランジスタＱ
、、Ｑ２が動作を続けていると、交流電源Ｖｓから見れ
ばチョッパー回路が動作していることになるので、交流
電源Ｖｓから電力供給が行われる。この電力は負荷回路
Ｚで消費されないので、全てコンデンサＣ２、Ｃ３に蓄
積される。このため、コンデンサＣ２、Ｃ３の充電電圧
Ｖｏｃは無制限に上昇し、耐圧オーバーでコンデンサＣ
２、Ｃｓが破壊される。また、トランジスタＱ、、Ｑ、
やダイオードＤ１〜Ｄ２等の回路素子も耐圧オーバーで
破壊される場合がある。さらに、素子破壊の前には高電
圧が発生ずることになり、安全上も好ましくない。

上述のような無負荷状態での素子破壊を回避し、また、
安全上の観点から高電圧の発生を防止するためには、無
負荷検出時にトランジスタＱ、、Ｑ。

を完全にオフしてしまえば良い、しかしながら、このよ
うにすると、負荷回路Ｚは休止状態となり、第９図（ａ
）に示す回路で抵抗負荷Ｒを再び接続し直したり、第９
図（ｂ）　、　（ｃ）に示す回路で放電灯りを交換して
再装着した場合などに、その検出が困難となる。このた
め、無負荷状態から負荷が再装着されて、負荷回路Ｒが
電力消費可能な状態に回復しても、負荷に再び電力を供
給することは困難である。

そこで、本発明者は、チョッパー回路とインバータ回路
とでスイッチング素子を兼用した電源装置において、無
負荷時のコンデンサ電圧の上昇を防止すると共に、無負
荷状態から負荷が再装着されたときに、負荷の再始動を
容易に行えるようにするために、第１０図に示すような
電源装置を提案した。同図の回路においては、電源極性
検出手段１により交流電源Ｖｓの電源極性を検出し、無
負荷検出手段２により負荷回路Ｚの無負荷状態を検出し
、各検出手段１．２の検出出力ＳＧＮ、ＮＬをスイッチ
駆動手段３に供給し、スイッチ駆動手段３によりトラン
ジスタＱ、、Ｑ２の駆動信号Ｓｌ、Ｓ２を作成している
。その他の回路構成については第８図に示す従来例と同
じである。

この回路にあっては、交流電源ＶＳの電源極性と入力チ
ョッパーを制御するスイッチング素子とが一対一に対応
している。すなわち、入力を制御可能なスイッチング素
子は交流電源Ｖｓの各電源極性について１個ずつである
。交流電源Ｖｓの電源極性が正（Ｖ　ｉｎ＞　Ｏ）のと
きには、トランジスタＱ１は入力を制御可能であるが、
トランジスタＱ２は入力を制御不可能である０反対に、
交流電源Ｖｓの電源極性が負（Ｖ　ｉｎ＜　Ｏ）のとき
には、トランジスタＱ２は入力を制御可能であるが、ト
ランジスタＱ１は入力を制御不可能である。そこで、ス
イッチ駆動手段３は、電源極性検出手段１により検出さ
れた電源極性に対応して、入力制御可能なスイッチング
素子を停止させると共に、入力を制御しないスイッチン
グ素子を動作させる。具体的には、交流電源Ｖｓの電源
極性が正（Ｖｉｎ＞Ｏ）のときには、トランジスタＱ１
の動作を停止させ、トランジスタＱ２を動作させる６反
対に、°交流電源Ｖｓの電源極性が負（Ｖ　ｉｎ＜　Ｏ
）のときには、トランジスタＱ、を動作させ、トランジ
スタＱ２の動作は停止させる。このように、入力制御可
能なスイッチング素子の動作を停止させることにより、
交流電源Ｖｓからの電力入力は停止し、コンデンサＣ２
、Ｃ３の電圧Ｖｏｃが異常に上昇することは防止できる
。

また、入力を制御しないスイッチング素子は動作させて
いるので、無負荷検出手段２は負荷の再装着を容易に検
出できる。

以下、第１０図に示す回路の動作について更に具体的に
説明する。電源極性検出手段１の検出出力ＳＧＮは、例
えばＶ　ｉｎ＞　Ｏのときに“）（ｉｇｈ”レベルとな
り、Ｖｉｎ＜Ｏのときに“Ｌ　ｏｗ”レベルとなる。ま
た、無負荷検出手段２の検出出力ＮＬは、例えば無負荷
状態で“Ｈｉｇｈ”レベルとなり、それ以外のときに“
Ｌ　ｏｗ”レベルとなる。スイッチ駆動手段３は、例え
ば第１１図に示すような論理回路により構成されている
０図中、ｓｌはトランジスタＱ１を駆動するための矩形
波の発振信号、ｓ２はトランジスタＱ２を駆動するため
の矩形波の発振信号であり、これらはスイッチ駆動手段
３に内蔵された発振器により作成される。

無負荷検出手段２の検出出力ＮＬが“Ｌ　ａｍ”レベル
、つまり無負荷状態でないときには、ＯＲゲー）Ｇ、、
Ｇ、の出力が共に“Ｈｉｇｈ”レベルとなるので、電源
極性検出手段１の検出出力ＳＧＮには関係なく、ＡＮＤ
ゲートＧ　ｓ　、　Ｇ　ｓが共に信号通過可能な状態と
なり、トランジスタＱ、の駆動信号Ｓ１として発振信号
ｓ１が供給され、トランジスタＱ２の駆動信号Ｓ２とし
て発振信号ｓ２が供給される０次に、無負荷検出手段２
の検出出力ＮＬが“Ｈｉｇｈ″レベル、つまり無負荷状
態であるときには、ＯＲゲー）　Ｇ　３　、　Ｇ　４の
出力はＡＮＤゲー）　Ｇ　＋　、　Ｇ　２の出力と同じ
となる。このとき、ＡＮＤゲートＧ、、Ｇ２の一方の入
力には無負荷検出手段２の“Ｈｉｇｈ”レベルの検出出
力ＮＬが供給されているので、ＡＮＤゲートＧ　＋　、
　Ｇ　２の出力は電源極性検出手段１の検出出力ＳＧＮ
に応じて決まる。を源極性検出手段１の検出出力ＳＧＮ
が“Ｈｉｇｈ″レベル、つまり電源極性がＶ　ｉｎ＞　
Ｏであるときには、ＡＮＤゲートＧ２の出力が“Ｈｉｇ
ｈ”レベルとなり、トランジスタＱ２の駆動信号Ｓ２と
して発振信号ｓ２が供給される。

しかし、ＡＮＤゲートＧ、の出力はＬｏｗ”レベルとな
るので、ＡＮＤゲートＧ、の−人力は常に“Ｌ０ルベル
となり、トランジスタＱ、の駆動信号Ｓ。

は常に“Ｌ　ｏｓ”レベルとなる。これにより、入力制
御可能なトランジスタＱ、が動作を停止し、入力制御不
可能なトランジスタＱ２が動作する０次に、電源極性検
出手段１の検出出力ＳＧＮが“Ｌｏｗ”レベル、つまり
電源極性がＶｉｎ＜Ｏであるときには、ＡＮＤゲートＧ
、の出力が“Ｈｉｇｈ”レベルとなり、トランジスタＱ
、の駆動信号ＳＩとして発振信号Ｓが供給される。しか
し、ＡＮＤゲートＧ２の出力は“Ｌ　ｏｗ”レベルとな
るので、ＡＮＤゲートＧ、の−人力は常に“Ｌｏｗ”レ
ベルとなり、トランジスタＱ２の駆動信号Ｓ２は常に“
Ｌ　ｏｓ”レベルとなる。これにより、入力制御可能な
トランジスタＱ、が動作を停止し、入力制御不可能なト
ランジスタＱが動作する。

第１２図は上記回路の動作波形図である。同図に示すよ
うに、無負荷検出手段２の検出出力ＮＬが“Ｌｏｗ”レ
ベルのときには、電源極性検出手段１の検出出力ＳＧＮ
に関係なく、駆動信号Ｓ　１．　Ｓ　２が出力される。

また、時刻ｔ０以降のように、無負荷検出手段２の検出
出力ＮＬが“Ｈｉｇｈ“ルベルになると、電源極性検出
手段１の検出出力ＳＧＮが“Ｈｉｇｈ”レベルのときに
は駆動信号Ｓ１が停止し、“Ｌ　ｏｗ”レベルのときに
は駆動信号Ｓ２が停止する。

したがって、負荷回路２が無負荷状態となった時刻ｔ０
以降は、入力制御可能なスイッチング素子は動作を停止
し、入力制御不可能なスイッチング素子が動作する。な
お、第１２図では図示の都合上、駆動信号Ｓ＋、Ｓｔの
周期は長く表現されているが、実際には、図示されてい
るよりも十分に周期が短いことは言うまでもない。

第１３図は電源極性検出手段１による電源極性の検出箇
所を示している。電源極性を検出するためには、例えば
、（ａ）交流電源Ｖｓの電流、（ｂ）交流電源ＶＳの電
圧、（ｃ）チョッパー電流、（ｄ）チョッパー用のイン
ダクタＬ２の電圧（例えば２次巻線により検出する〉、
（ｅ）　、　（ｅ’　）ダイオードＤ　３　、　Ｄ　４
の電流、（ｆ）、（ｆ’）ダイオードＤコ、Ｄ４の電圧
、（ｇ）　、　（ｇ’　）トランジスタＱ　＋　、　Ｑ
−の電流、（ｈ）、（ｈ’）トランジスタＱ、、Ｑ、の
電圧、（ｉ）　、　（ｉ’　）負荷ループ電流（非負荷
側）などを検出すれば良い、しかしながら、（ａ）、（
ｃ）、（ｅ）、（ｅ’）、（ｇ）、（ｇ’）、（ｉ）、
（ｉ’）は電流を検出するものであるから、電流が流れ
ない無負荷状態では検出できず、有負荷状態でのみ検出
可能である。また、（ｃｌ＞は電圧を検出するものであ
るが、インダクタＬ２に電流が流れないと２次巻線に電
圧が発生しないので、（ｄ）も有負荷状態でのみ検出可
能である９反対に、（ｈ）　、　（ｈ”）は有負荷状態
では検出不可能である。なぜなら、有負荷状態では、ス
イッチング素子の電圧は駆動信号Ｓ、、Ｓ２に同期した
矩形波となり、電源極性と何の関係も無い。

しかしながら、無負荷状態になって電流が流れなくなる
と、スイッチング素子の電圧は、電源の極性によって違
いが生じる。したがって、極性の検出箇所としては（ｂ
）又は（ｅ）又は（ｅ′〉を用いるが、有負荷状態と無
負荷状態とで別の箇所で検出しなければならない。

第１４図（ａ）、（ｂ）は無負荷検出手段２による無負
荷状態の検出箇所を示している。無負荷状態を検出する
ためには、例えば、（ｊ）、（ｊ’）トランジスタＱ　
１．　Ｑ　２の電流、（ｋ＞　、　（ｋ’　）　）ラン
ジスタＱ、、Ｑ２の電圧、（１）負荷ループ電流（負荷
側）、（＋ｓ）　、　（ｍ’　）負荷ループ電流（非負
荷側）、（ｎ）電解コンデンサの電流、（０）電解コン
デンサの電圧、（ｐ）負荷回路ＺのインダクタＬ、の電
圧（例えば２次巻線により検出する）、（ｑ）負荷の一
端の電圧などを検出すれば良い、これらは無負荷状態の
検出のみならず、負荷の再装着も検出可能である。なぜ
なら、本発明では一方のスイッチング素子は動作を継続
しており、負荷が再装着されると、動作中のスイッチン
グ素子と負荷と電解コンデンサを含むループに電流が流
れ、それに伴い電圧に変化が生じるので、負荷の再装着
を検出できる。

また、上記の他に、熱センサー等により負荷の温度やス
イッチング素子の温度などを検出しても無負荷状態の検
出は可能である。さらに、負荷が放電灯１ｈである場合
には、光センサーにより先の有無で無負荷状態を検出す
ることができる。

［発明が解決しようとする課題］ 第１０図に示す従来例にあっては、無負荷状態を検出し
たときには、交流電源Ｖｓの電源極性に応じて入力チョ
ッパー制御用のスイッチング素子の動作を停止させるよ
うにしているので、直流電源の直流電圧が無制限に上昇
することを防止できる。しかしながら、交流電源Ｖｓか
らの電力供給が完全に断たれると、コンデンサＣ，，Ｃ
，が放電し、その電圧が低下するという問題がある。な
ぜなら、コンデンサＣ２、Ｃ３には内部自己放電があり
、制御電源電圧Ｖｃｃを直流電源から得ている場合や負
荷ループでの抵抗成分が無視できない場合があるからで
ある。また、コンデンサＣ２、Ｃｓに電圧安定化のため
に放電用抵抗を並列接続している場合があり、この場合
にもコンデンサＣ２、Ｃ。

の電圧は比較的速やかに低下してしまう、もちろん、コ
ンデンサＣ２、Ｃ３の電圧が交流電源Ｖｓのピーク値ま
で低下すると、ダイオードＤ　＋　、　Ｄ　２　、　Ｄ
　３゜Ｄ４がダイオードブリッジ回路を構成するため、
交流電源Ｖｓから強制的に充電が行われるが、通常の動
作時におけるコンデンサＣ２、Ｃｓの電圧はチョッパー
回路により昇圧された電圧となっているので、コンデン
サＣ２、Ｃ３の電圧が交流電源Ｖｓのピーク値まで低下
すると種々の問題が生じる。

例えば、制御電源電圧Ｖｃｃの低下により無負荷検出手
段２の検出レベルが変化して誤動作したり、あるいは検
出出力が得られなくなる可能性がある。

また、交流電源Ｖｓから強制的に充電が行われると、ダ
イオードＤ　＋　、　Ｄ　２に電流が流れるので、これ
をスイッチング素子に電流が流れたものと誤認し、負荷
の再装着を誤検出する可能性がある。したがって、無負
荷状態におけるコンデンサＣ、、Ｃ。

の電圧低下を防止することが望まれる。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、チョッパー回路とインバータ回
路とでスイッチング素子を兼用した電源装置において、
無負荷時のコンデンサ電圧の異常上昇や異常低下を防止
すると共に、無負荷状態から負荷が再装着されたときに
、負荷の再始動を容易に行えるようにすることにある。

［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第１
図乃至第３図に示すように、交流電源Ｖｓの交流電圧Ｖ
ｉｎをスイッチング素子（トランジスタＱ、、Ｑ２）に
より高周波的にチョッピングしてインダクタＬ２に印加
し、上記インダクタＬ２に蓄積されたエネルギーをコン
デンサＣ２，Ｃｓに充電して直流電源を得るチョッパー
回路と、上記直流電源の直流電圧を入力とし直列接続さ
れた第１及び第２のスイッチング素子（トランジスタＱ
、、Ｑ、）のオン・オフ動作により負荷回路Ｚに電力を
供給するインバータ回路とを備え、第１のスイッチング
素子（トランジスタＱ、）は交流電源Ｖｓの一方の電源
極性（Ｖｉｎ＞Ｏ）のときにチョッパー回路のスイッチ
ング素子として兼用され、第２のスイッチング素子（ト
ランジスタＱ、）は交流電源Ｖｓの他方の電源極性（Ｖ
ｉｎ＜Ｏ）のときにチョッパー回路のスイッチング素子
として兼用される電源装置において、交流電源Ｖｓの電
源極性を検出する電源極性検出手段（第２図（ａ）参照
）と、負荷回路Ｚの無負荷状態を検出する無負荷検出手
段（第２図（ｂ）参照）と、無負荷検出手段により負荷
回路２の無負荷状態が検出されたときに、電源極性検出
手段の検出出力に基づいて、チョッパー回路のスイッチ
ング素子として兼用される側のスイッチング素子の動作
を停止させ、少なくとも片方の電源極性でチョッパー回
路のスイッチング素子として兼用されない側のスイッチ
ング素子を動作させるスイッチ駆動手段と、直流電源の
電圧低下を防止するのに必要な期間（第３図のｔ、参照
〉はチョッパー回路のスイッチング素子として兼用され
る側のスイッチング素子を動作させる電圧低下防止手段
とを設けたことを特徴とするものである。

［作用］ 本発明にあっては、このように、直流電源の電圧低下を
防止するのに必要な期間はチョッパー回路のスイッチン
グ素子として兼用される側のスイッチング素子を動作さ
せるようにしたので、無負荷状態での直流電源の電圧低
下を防止することができるものである。

［実施例１］ 第１図は本発明の第１実施例の回路図である。

本実施例にあっては、ダイオードＤ４の電圧により電源
極性を検出している。また、トランジスタＱ２と直列接
続された抵抗Ｒ８で負荷電流を検出することにより、無
負荷状態を検出している。第１図の破線で示すように放
電灯１ａが外れているときには、点Ａ、Ｂ間はオープン
状態であり、トランジスタＱ、、Ｑ２をどのように制御
しても、点Ａ、Ｂ間で電力を消費することはできない。

この無負荷状態を検出すると、電源極性に従って入力チ
ョッパーを制御しない側のスイッチング素子を動作させ
る。そして、電源極性が反転しても予め決められた時間
ｔ、の間は、同一のスイッチング素子を動作させる。こ
のように制御すれば、極性反転と同時に動作中のスイッ
チング素子は入力チョッパーを制御する側のスイッチン
グ素子となり、交流電源ＶＳから入力電流が流れ始める
。

上記の一定時間１＋が経過すると、上記のスイッチング
素子の動作を停止させ、他方のスイッチング素子を動作
させる。この過程を交流電源Ｖｓの各極性毎に繰り返す
、この場合、交流電源Ｖｓからの入力電圧Ｖｉｎと、ト
ランジスタＱ、、Ｑ、の駆動信号Ｓ、、Ｓ２、及び交流
電源Ｖｓからの入力電流Ｉｉｎの波形は第３図に示すよ
うになる。

本実施例は以上のように動作するので、電源極性の反転
毎にコンデンサＣ２、Ｃｙを充電し、直流電源の電圧低
下を防止できる。なお、チョッパー動作時にはトランジ
スタＱ、、Ｑ、の逆並列ダイオードＤ　＋　、　Ｄ　２
を介して電流が流れる。この電流の向きは、負荷の再装
着時に流れる電流とは逆向きであるので、電流検出用の
抵抗Ｒ０の両端に発生する電圧の極性が異なる。したが
って、負荷の再装着は検出できるが、誤検出の可能性が
全くないとは言えないので、チョッパー動作時には再装
着検出を中止しても良い。

第２図（ａ）は本実施例に用いる電源極性検出手。

段の回路図である。この回路は第１図の点Ｊ、Ｇ間に接
続される。交流電源Ｖｓの電源極性が正（■ｉｎ＞Ｏ）
のときには、ダイオードＤ４に逆方向の高電圧が印加さ
れるので、これを抵抗Ｒ＋　、　Ｒ２により分圧し、そ
の分圧点Ｊの電圧によりコンデンサＣ２を充電する。コ
ンデンサＣ２の電圧は、分圧抵抗Ｒｓ　、　Ｒ６により
得られる基準電圧とコンパレータＣＰ、によって比較さ
れ、コンデンサＣ７の電圧の方が高くなると、コンパレ
ータＣＰ、の出力ＳＧＮは“Ｈｉｇｈ”レベルとなる。

また、交流電源Ｖｓの電源極性が負（Ｖ　ｉｎ＜　Ｏ）
のときには、ダイオードＤ４に順方向の低い電圧が印加
されるので、コンデンサＣ２が放電され、コンデンサＣ
７の電圧が分圧抵抗Ｒ５＋Ｒ＠により得られる基準電圧
よりも低くなると、コンパレータＣＰ１の出力ＳＧＮは
“Ｌ　ｏｗ”レベルとなる。

第２図（ｂ）は本実施例に用いる無負荷検出手段の回路
図である。この回路は第１図の点に、０間に接続される
。負荷が装着されているときには、抵抗Ｒ０の両端に交
流電圧が発生する。これを、ダイオードＤ、により整流
し、コンデンサＣ６を充電する。コンデンサＣ５の電圧
は、分圧抵抗Ｒ３゜Ｒ４により得られる基準電圧とコン
パレータＣＰ、ｉによって比較され、コンデンサＣ，の
電圧の方が高くなると、コンパレータＣＰ　２の出力Ｎ
Ｌは“Ｌ０１ルベルとなる。また、無負荷状態になると
、コンデンサＣ６が放電され、コンデンサＣ，の電圧が
分圧抵抗Ｒｚ　、　Ｒ４により得られる基準電圧よりも
低くなると、コンパレータＣＰ２の出力ＮＬは′“Ｈｉ
ｇｈ”レベルとなる。なお、無負荷状態において、コン
デンサＣ６の放電を速めるために、コンデンサＣ６に放
電抵抗を並列接続しても良いし、コンデンサＣ６の容量
を小さく設定しても良い。

なお、第２図（ａ）　、　（ｂ）において、Ｖｃｃは制
御電源電圧であり、例えばコンデンサＣ２、Ｃｓの電圧
を降圧して得られる直流低電圧よりなる。

第２図（ａ）に示す回路により得られた電源極性検出出
力ＳＧＮを時間ｔ１だけ遅延させて、これを第１１図に
示した論理回路に電源極性検出出力ＳＧＮとして与える
と共に、第２図（ｂ）に示す回路により得られた無負荷
検出出力ＮＬを第１１図に示した論理回路に与えること
により、第３図に示したような駆動信号Ｓ、、Ｓ、を得
ることかできる。

この場合、電源極性検出出力ＳＧＮを時間ｔ、だけ遅延
させる手段が本発明の電圧低下防止手段となるものであ
る。

なお、本実施例の制御方法では、電源極性が反転する毎
にチョッパーが動作を開始して、カレントトランスＣＴ
に電流が流れるので、これを極性反転の検出に利用して
も良い、また、カレントトランスＣＴに流れる電流Ｉｉ
ｎの検出値が所定値に達したときに、チョッパーの動作
を停止させるようにしても構わない。

［実施例２］ 第４図は本発明の第２実施例の回路図である。

電源極性検出手段と無負荷検出手段の構成については、
実施例１と全く同様である６本実施例にあっては、コン
デンサＣ２，Ｃ３に得られる直流電圧を抵抗ＲＢ、Ｒ，
３により分圧し、点Ｐ、Ｇ間に得られる直流電圧ＶＤＣ
が所定の電圧範囲となるように入力チョッパーを制御し
ている。つまり、直流電圧ＶＯＣが予め設定された下限
の電圧■Ｌよりも低くなると、入力チョッパーを動作さ
せて直流電圧ＶＯＣを上昇させ、直流電圧Ｖｏｃが予め
設定された上限の電圧ＶＨよりも高くなると、入力チョ
ッパーの動作を停止させて直流電圧ＶＯＣを低下させる
ように制御している。

第５図は本実施例に用いる制御回路の回路図である０点
Ｐ、Ｇ間の直流電圧ＶＯＣは、コンパレータＣＰ、の非
反転入力端子とコンパレータｃ　ｐ　Ｉ−の反転入力端
子に印加されている。コンパレータＣＰＨの反転入力端
子には、制御電源電圧Ｖｃｅを抵抗Ｒ，，，Ｒ，，によ
り分圧して得られた電圧ＶＨが印加されており、コンパ
レータＣＰＬの非反転入力端子には、制御電源電圧Ｖｃ
ｃを抵抗Ｒ＋　ｓ　、　Ｒ＋７により分圧して得られた
電圧Ｖ、が印加されている。

コンパレータＣＰＬの出力はフリップフロップＦＦのセ
ット入力Ｓに接続され、コンパレータＣＰＨの出力はフ
リップフロップＦＦのリセット人力Ｒに接続されている
。フリップフロップＦＦのデータ人力りやクロック人力
Ｃｐは接地点Ｇに接続されている。直流電圧ＶＤＣが電
圧ｖＬよりも低くなると、コンパレータＣＰＬの出力が
“Ｈｉｇｈ”レベルとなり、フリップフロラ１ＦＦがセ
ットされて、その出力Ｑが’Ｈｉｇｈ”レベルとなる。

また、直流電圧ＶＤＣが電圧ｖＨよりも高くなると、コ
ンパレータＣＰＨの出力が“Ｈｉｇｈ”レベルとなり、
フリップフロップＦＦがリセットされて、その出力Ｑが
“Ｌｏｗ”レベルとなる。フリップフロップＦＦの出力
Ｑはチョッパー動作信号ＣＨＯＰとされており、この信
号ＣＨＯＰが°’Ｈｉｇｈ”レベルのときには、入力チ
ョッパーが動作するように制御される。このような制御
を行うためのトランジスタＱ、、Ｑ２の駆動信号Ｓ　＋
　、　Ｓ　２は、例えば、次の真理値表のようになる０
表において、“Ｌ′は“Ｌ　ｏｗ”レベル、“Ｈ”は“
Ｈｉｇｈ″レベル、ｓ＋、８２はそれぞれトランジスタ
Ｑ、、Ｑ、用の発振信号、“ネ”は何でも良いことを意
味する。ＮＬ＝”Ｌ”且つＣＨＯＰ＝”Ｈ”のとき、駆
動信号Ｓ、、Ｓ、は何でも良いとしているが、これは無
負荷状態でない場合には、チョッパー動作信号ＣＨＯＰ
が“Ｈｉｇｈ″レベルとならないように回路を設計でき
るからである。

第６図は本実施例の無負荷状態での動作波形図である０
図中、Ｔｃがチョッパー動作期間である。

この動作波形では、チョッパー動作時に入力チョッパー
を制御しない側のスイッチング素子の動作を停止させて
いるが、このスイッチング素子は入力チョッパーには影
響を与えないので、第７図の動作波形図に示すように、
チョッパー動作時に両方のスイッチング素子を交互にオ
ン・オフ動作させても構わない。

なお、上述の各実施例では、インバータ回路がハーフブ
リッジ回路である場合を例示したが、フルブリッジ回路
や変形ハーフブリッジ回路やその他の回路を用いても良
い、ここで、フルブリッジ回路とは図示実施例における
コンデンサＣ２、Ｃｓの代わりに、それぞれ第３及び第
４のスイッチング素子を接続し、コンデンサＣ２の位置
に接続された第３のスイッチング素子をトランジスタＱ
２と同時にオン・オフさせ、コンデンサＣ１の位置に接
続された第４のスイッチング素子をトランジスタＱ、と
同時にオン・オフさせる回路であり、負荷回路Ｚに印加
される電圧はハーフブリッジ回路に比べて約２倍となる
。また、変形ハーフブリッジ回路とは、図示実施例にお
けるコンデンサＣ２の負極を点Ｂに代えてダイオードＤ
４のアノードに接続するか、又はコンデンサＣ５の正極
を点Ｂに代えてダイオードＤ、のカソードに接続した回
路であり、ハーフブリッジ回路と実質的に同様な動作を
行うことができる。この変形ハーフブリッ列的に接続さ
れるコンデンサが直流電源用の平滑コンデンサとなり、
負荷回路Ｚと直列接続されるコンデンサは直流成分カッ
ト及び電源用の結合コンデンサとなる。

また、負荷回路は第９図（ｂ）に示す回路を例示したが
、第９図（ａ）　、　（ｅ）に示す回路やその他の回路
を用いても良い、さらに、電源極性検出手段や無負荷検
出手段は図示実施例の回路に限定されるものではなく、
実質的に電源極性や無負荷状態を検出できる手段であれ
ば何を用いても構わない。

［発明の効果］ 本発明によれば、上述のように、交流電源からチョッパ
ー回路を介して得られた直流電源を入力とし、直列接続
された第１及び第２のスイッチング素子のオン・オフ動
作により負荷回路に電力を供給し、交流電源の電源極性
に応じて第１又は第２のスイッチング素子を交互にチョ
ッパー回路のスイッチング素子として兼用するようにし
た電源装置において、負荷回路の無負荷状態が検出され
たときに、電源極性に応じて、チョッパー回路のスイッ
チング素子として兼用される側のスイッチング素子の動
作を停止させるようにしたので、無負荷状態ではチョッ
パー回路の動作は停止し、直流電源の異常な電圧上昇を
防止し、安全性を高めると共に回路素子の破壊を防止で
きるという効果があり、また、少なくとも片方の電源極
性でチョッパー回路のスイッチング素子として兼用され
ない側のスイッチング素子を動作させるようにしたので
、負荷が再装着されたときには、動作中のスイッチング
素子を介して負荷に電流を流すことができ、負荷の再装
着を容易に検出できるという効果があり、さらに、直流
電源の電圧低下を防止するのに必要な期間はチョッパー
回路のスイッチング素子として兼用される側のスイッチ
ング素子を動作させる電圧低下防止手段を設けたので、
無負荷状態での直流電源の電圧′低下を防止することが
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図（ａ）は
同上に用いる電源極性検出手段の回路図、第２図（ｂ）
は同上に用いる無負荷検出手段の回路図、第３図は同上
の動作波形図、第４図は本発明の第２実施例の回路図、
第５図は同上に用いる電圧低下防止手段の回路図、第６
図及び第７図は同上の動作波形図、第８図は従来例の回
路図、第９図（ａ）　、　（ｂ）　、　（ｃ）は同上に
用いる負荷回路の回路図、第１０図は他の従来例の回路
図、第１１図は同上に用いるスイッチ駆動手段の回路図
、第１２図は同上の動作波形図、第１３図は同上におけ
る電源極性の検出箇所を説明するための回路図、第１４
図（ａ）　、　（ｂ）は同上における無負荷状態の検出
箇所を説明するための回路図である。 １は電源極性検出手段、２は無負荷検出手段、３はスイ
ッチ駆動手段、Ｖｓは交流電源、Ｌ２はインダクタ、Ｃ
，、Ｃ，はコンデンサ、Ｑ、、Ｑ、はトランジスタ、Ｚ
は負荷回路である。

Claims (1)

【特許請求の範囲】
1. （１）交流電源の交流電圧をスイッチング素子により高
   周波的にチョッピングしてインダクタに印加し、上記イ
   ンダクタに蓄積されたエネルギーをコンデンサに充電し
   て直流電源を得るチョッパー回路と、上記直流電源の直
   流電圧を入力とし直列接続された第１及び第２のスイッ
   チング素子のオン・オフ動作により負荷回路に電力を供
   給するインバータ回路とを備え、第１のスイッチング素
   子は交流電源の一方の電源極性のときにチョッパー回路
   のスイッチング素子として兼用され、第２のスイッチン
   グ素子は交流電源の他方の電源極性のときにチョッパー
   回路のスイッチング素子として兼用される電源装置にお
   いて、交流電源の電源極性を検出する電源極性検出手段
   と、負荷回路の無負荷状態を検出する無負荷検出手段と
   、無負荷検出手段により負荷回路の無負荷状態が検出さ
   れたときに、電源極性検出手段の検出出力に基づいて、
   チョッパー回路のスイッチング素子として兼用される側
   のスイッチング素子の動作を停止させ、少なくとも片方
   の電源極性でチョッパー回路のスイッチング素子として
   兼用されない側のスイッチング素子を動作させるスイッ
   チ駆動手段と、直流電源の電圧低下を防止するのに必要
   な期間はチョッパー回路のスイッチング素子として兼用
   される側のスイッチング素子を動作させる電圧低下防止
   手段とを設けたことを特徴とする電源装置。