JPH036109A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH036109A JPH036109A JP1140451A JP14045189A JPH036109A JP H036109 A JPH036109 A JP H036109A JP 1140451 A JP1140451 A JP 1140451A JP 14045189 A JP14045189 A JP 14045189A JP H036109 A JPH036109 A JP H036109A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、無線通信機器等に用いられる増幅回路に関す
るものである。
るものである。
従来の技術
増幅器では、電圧、温度等の変動に対して安電した出力
が得られることが必要となされる。このために各種の対
策が講じられている。以下、第8図を参照して従来の増
幅器について説明する。
が得られることが必要となされる。このために各種の対
策が講じられている。以下、第8図を参照して従来の増
幅器について説明する。
第8図において、801は増幅用トランジスタ、802
は増幅用トランジスタ801へ信号を渡す前段増幅器、
803は前段増幅器802のコレクタ電流を制御する検
出電流制御用pnpトランジスタ、804はダイオード
、805は検出電流制御用pnpトランジスタ803の
ベースバイアスを設定する可変抵抗器、806はダイオ
ード、807はツェナーダイオード、808は電流制限
のための抵抗、809はダイオード804.806と、
可変抵抗器805と、ツェナーダイオード807に流れ
る電流を設定する抵抗、8)0は電流検出用抵抗、8)
1は高周波出力信号を阻止するインダクタ、8)2は容
量、8)3,8)4は結合容量、8)5は増幅用トラン
ジスタ801のベースバイアスを設定するベースバイア
ス端子、8)6は電源端子である。
は増幅用トランジスタ801へ信号を渡す前段増幅器、
803は前段増幅器802のコレクタ電流を制御する検
出電流制御用pnpトランジスタ、804はダイオード
、805は検出電流制御用pnpトランジスタ803の
ベースバイアスを設定する可変抵抗器、806はダイオ
ード、807はツェナーダイオード、808は電流制限
のための抵抗、809はダイオード804.806と、
可変抵抗器805と、ツェナーダイオード807に流れ
る電流を設定する抵抗、8)0は電流検出用抵抗、8)
1は高周波出力信号を阻止するインダクタ、8)2は容
量、8)3,8)4は結合容量、8)5は増幅用トラン
ジスタ801のベースバイアスを設定するベースバイア
ス端子、8)6は電源端子である。
以上のような構成において、以下その動作について説明
する。
する。
可変抵抗器805によって検出電流制御用pnpトラン
ジスタ803のベース電圧を設定している場合において
、電源電圧の変動や温度の変化によって増幅用トランジ
スタ801のコレクタ電流が増し、出力が増すと、電流
検出用抵抗8)0による電圧降下が大きくなり、電源端
子8)6と検出電流制御用pnp トランジスタ803
のベース間の電圧が、ダイオード804と可変抵抗器8
05で決められている電圧と等しくなるように検出電流
制御用pnP )ランジスタ803のベース・エミッタ
間電圧が下がり、前段増幅器802のコレクタ電流を減
少させるため、前段増幅器802の出力が低下し、増幅
用トランジスタ801の入力電力が減少し、その出力が
一定になる方向に動作する。増幅用トランジスタ801
のコレクタ電流が減少した場合は、前記コレクタ電流が
増加した場合と逆の動作を行い、前段増幅器802の出
力を増加させて、出カ一定の方向に動作する。
ジスタ803のベース電圧を設定している場合において
、電源電圧の変動や温度の変化によって増幅用トランジ
スタ801のコレクタ電流が増し、出力が増すと、電流
検出用抵抗8)0による電圧降下が大きくなり、電源端
子8)6と検出電流制御用pnp トランジスタ803
のベース間の電圧が、ダイオード804と可変抵抗器8
05で決められている電圧と等しくなるように検出電流
制御用pnP )ランジスタ803のベース・エミッタ
間電圧が下がり、前段増幅器802のコレクタ電流を減
少させるため、前段増幅器802の出力が低下し、増幅
用トランジスタ801の入力電力が減少し、その出力が
一定になる方向に動作する。増幅用トランジスタ801
のコレクタ電流が減少した場合は、前記コレクタ電流が
増加した場合と逆の動作を行い、前段増幅器802の出
力を増加させて、出カ一定の方向に動作する。
発明が解決しようとする課題
しかし、以上のような構成では部品の温度特性、例えば
ダイオード804,806の流れる電流の変化による電
圧震動、増幅用トランジスタ801の直流電流増幅率の
ばらつき等のために、増幅用トランジスタ801の出力
変動がみられ、また、増幅用トランジスタ801の直流
電流増幅率の変動が大きい場合には増幅用トランジスタ
8010ベースバイアス供給を調整する必要があるとい
う課題を有していた。
ダイオード804,806の流れる電流の変化による電
圧震動、増幅用トランジスタ801の直流電流増幅率の
ばらつき等のために、増幅用トランジスタ801の出力
変動がみられ、また、増幅用トランジスタ801の直流
電流増幅率の変動が大きい場合には増幅用トランジスタ
8010ベースバイアス供給を調整する必要があるとい
う課題を有していた。
本発明は上記問題を解決するもので、温度、電源電圧、
直流電流増幅率、負荷インピーダンス等の変動に対して
出力変動が小さい、電流検出形の補正回路を具備した増
幅回路を提供することを目的とするものである。
直流電流増幅率、負荷インピーダンス等の変動に対して
出力変動が小さい、電流検出形の補正回路を具備した増
幅回路を提供することを目的とするものである。
課題を解決するための手段
本発明は、検出電流制御用pnp トランジスタのベー
ス電圧の設定にウィルソン形カレントミラー回路の電圧
基準用トランジスタのベース電圧を使用し、また、ウィ
ルソン形カレントミラー回路とツェナーダイオードとに
流れる電流を定電流源回路で一定とし、検出電流制御用
pnpt’ランジスタのコレクタ出力電流を前段増幅器
のコレクタ電流、あるいは増幅用トランジスタ自身のベ
ース電流に供給することによシ、上記目的を達成するも
のである。
ス電圧の設定にウィルソン形カレントミラー回路の電圧
基準用トランジスタのベース電圧を使用し、また、ウィ
ルソン形カレントミラー回路とツェナーダイオードとに
流れる電流を定電流源回路で一定とし、検出電流制御用
pnpt’ランジスタのコレクタ出力電流を前段増幅器
のコレクタ電流、あるいは増幅用トランジスタ自身のベ
ース電流に供給することによシ、上記目的を達成するも
のである。
作 用
本発明は、ウィルソン形カレントミラー回路の抵抗値を
調整することにより検出電流制御用pnpトランジスタ
のベースバイアス電圧およびその温度特性が設定できる
ことを利用し、電流検出用抵抗よシ増幅用トランジスタ
のコレクタ電流の変動分を検出して検出電流制御用pn
pl’ランジスタのベース・エミッタ間電圧を変化させ
て、そのコレクタ電流を増幅用トランジスタの前段の前
段増幅器のコレクタ電流あるいは増幅用トランジスタ自
身へのベースバイアス111流へ供給することにより、
電源電圧、トランジスタの直流電流増幅率。
調整することにより検出電流制御用pnpトランジスタ
のベースバイアス電圧およびその温度特性が設定できる
ことを利用し、電流検出用抵抗よシ増幅用トランジスタ
のコレクタ電流の変動分を検出して検出電流制御用pn
pl’ランジスタのベース・エミッタ間電圧を変化させ
て、そのコレクタ電流を増幅用トランジスタの前段の前
段増幅器のコレクタ電流あるいは増幅用トランジスタ自
身へのベースバイアス111流へ供給することにより、
電源電圧、トランジスタの直流電流増幅率。
温度、あるいは負荷インピータンス等の変動に対する増
幅用トランジスタの出力変動を小さくするという作用を
有する。
幅用トランジスタの出力変動を小さくするという作用を
有する。
実施例
以下、図面を参照しな〃・ら本発明の第1の実施例につ
いて説明する。
いて説明する。
第1図は本発明の第1の実施V」における増幅回路の回
路図である。第1図において、1ullは増幅用トラン
ジスタ、102は増幅用トランジスタ101のベースバ
イアス欺抗、103は前段増幅器121のコレクタ電流
を与える検出電流制御用pnpトランジスタ、104,
105は電圧基準用トランジスタである。106はnp
n トランジスタで、抵抗107,108.[39とと
もにウィルソン形カレントミラー回路110を構成し、
検出電流制御用pnpトランジスタ103のベースバイ
アスを与える。111は検出電流制御用pnP)ランジ
スタ103のベース・エミッタ間電圧を補償するダイオ
ード、112は一定電圧を与えるツェナーダイオード、
113はツェナーダイオード112.ダイオード111
j ウィルソン形カレントミラー回路110に流れる電
流を一定にする定電流源回路、114は電流検出用抵抗
、115は高周波信号を阻止するインダクタ、116と
117はそれぞれ信号入力端子118と信号出力端子1
19の結合容量、120は電源端子、121は増幅用ト
ランジスタ101の前段の前段増幅器である。
路図である。第1図において、1ullは増幅用トラン
ジスタ、102は増幅用トランジスタ101のベースバ
イアス欺抗、103は前段増幅器121のコレクタ電流
を与える検出電流制御用pnpトランジスタ、104,
105は電圧基準用トランジスタである。106はnp
n トランジスタで、抵抗107,108.[39とと
もにウィルソン形カレントミラー回路110を構成し、
検出電流制御用pnpトランジスタ103のベースバイ
アスを与える。111は検出電流制御用pnP)ランジ
スタ103のベース・エミッタ間電圧を補償するダイオ
ード、112は一定電圧を与えるツェナーダイオード、
113はツェナーダイオード112.ダイオード111
j ウィルソン形カレントミラー回路110に流れる電
流を一定にする定電流源回路、114は電流検出用抵抗
、115は高周波信号を阻止するインダクタ、116と
117はそれぞれ信号入力端子118と信号出力端子1
19の結合容量、120は電源端子、121は増幅用ト
ランジスタ101の前段の前段増幅器である。
上記構成において、以下その動作について説明する。ま
ず、ウィルソン形カレントミラー回路110は、ツェナ
ーダイオード112によジ電源電圧が変動しても、定電
流源回路113で流れる電流を一定に保ち、かつ一定の
端子間電圧で動作し、検出電流制御用pnpトランジス
タ103のベースバイアスを設定する。この状態で電源
端子120と検出電流制御用pnp トランジスタ10
3のベース間の電圧は電流検出用抵抗114での電圧降
下と検出電流制御用pnp トランジスタ103のベー
ス・エミッタ間電圧の和であり、それは、ダイオード1
11の順方向電圧と、抵抗107での電圧降下と、np
nトランジスタ106のベース・エミッタ間電圧の和と
等しい。増幅用トランジスタ101の直流電流増幅率の
ばらつき、電源電圧の変動、温度変化、あるいは負荷イ
ンピーダンスの変動等によって増幅用トランジスタ10
1のコレクタ電流が増加した場合、電流検出用抵抗11
4での電圧降下が増加し、電源端子120と検出電流制
御用pnpトランジス′り103のべ一ス間の電圧が、
ダイオード111とウィルソン形カレントミラー回路1
10で決められている電圧と等しくなるように検出電流
制御用pnpトランジスタ103のベース・エミッタ間
電圧が減少し、前段増幅器121のコレクタ電流を減少
させるため前段増幅器121の出力が低下し、増幅用ト
ランジスタ101の入力電力が減少し、その出力を一定
にする方向に動作する。また、抵抗107゜108.1
09の値を調整することにより、検出電流制御用pnp
)ランジスタ103のベース電圧の設定とベース電圧の
温度特性を設定することができるため本回路の温度特性
の制御も行うことができる。増幅用トランジスタ101
のコレクタ電流が減少した場合は、前記コレクタ電流が
増加した場合の逆の動作で出力を一定にする方向に動作
する。
ず、ウィルソン形カレントミラー回路110は、ツェナ
ーダイオード112によジ電源電圧が変動しても、定電
流源回路113で流れる電流を一定に保ち、かつ一定の
端子間電圧で動作し、検出電流制御用pnpトランジス
タ103のベースバイアスを設定する。この状態で電源
端子120と検出電流制御用pnp トランジスタ10
3のベース間の電圧は電流検出用抵抗114での電圧降
下と検出電流制御用pnp トランジスタ103のベー
ス・エミッタ間電圧の和であり、それは、ダイオード1
11の順方向電圧と、抵抗107での電圧降下と、np
nトランジスタ106のベース・エミッタ間電圧の和と
等しい。増幅用トランジスタ101の直流電流増幅率の
ばらつき、電源電圧の変動、温度変化、あるいは負荷イ
ンピーダンスの変動等によって増幅用トランジスタ10
1のコレクタ電流が増加した場合、電流検出用抵抗11
4での電圧降下が増加し、電源端子120と検出電流制
御用pnpトランジス′り103のべ一ス間の電圧が、
ダイオード111とウィルソン形カレントミラー回路1
10で決められている電圧と等しくなるように検出電流
制御用pnpトランジスタ103のベース・エミッタ間
電圧が減少し、前段増幅器121のコレクタ電流を減少
させるため前段増幅器121の出力が低下し、増幅用ト
ランジスタ101の入力電力が減少し、その出力を一定
にする方向に動作する。また、抵抗107゜108.1
09の値を調整することにより、検出電流制御用pnp
)ランジスタ103のベース電圧の設定とベース電圧の
温度特性を設定することができるため本回路の温度特性
の制御も行うことができる。増幅用トランジスタ101
のコレクタ電流が減少した場合は、前記コレクタ電流が
増加した場合の逆の動作で出力を一定にする方向に動作
する。
以上本実施例によれば、検出電流制御用pnpトランジ
スタ103のベース電圧の設定にウィルソン形カレント
ミラー回路110を使用し、前段増幅器121のコレク
タ電流を検出電流制御用pnpトランジスタ103のコ
レクタから与えることにより、検出電流制御用pnl)
hランラスタ103のベース電圧の温度特性が設定でき
、出力変動を小さくすることができる。
スタ103のベース電圧の設定にウィルソン形カレント
ミラー回路110を使用し、前段増幅器121のコレク
タ電流を検出電流制御用pnpトランジスタ103のコ
レクタから与えることにより、検出電流制御用pnl)
hランラスタ103のベース電圧の温度特性が設定でき
、出力変動を小さくすることができる。
次に本発明の第2の実施例について説明する。
第1の実施例の構成と異なる点は、ツェナーダイオード
112を、互いに順方向に接続した複数のダイオードに
変更した点である。
112を、互いに順方向に接続した複数のダイオードに
変更した点である。
上記構成の場合の動作は、第1の実施例の動作と同じで
ある。
ある。
本実施例によれば、ツェナーダイオード112を必要と
することなく、複数のダイオードの順方向電圧を利用す
ることで一定電圧が得られる。この場合特に定電流源回
路113による、一定端子間電圧を保つ効果は太き、い
。
することなく、複数のダイオードの順方向電圧を利用す
ることで一定電圧が得られる。この場合特に定電流源回
路113による、一定端子間電圧を保つ効果は太き、い
。
次に本発明の第3の実施例について説明する。
第2図は本発明の第3の実施例における増幅回路の回路
図である。第2図において、第1の実施例の構成と異な
る点は、検出電流制御用pnp )ランジスタ103の
エミッタが電流検出用抵抗114とインダクタ115の
接続点に接続され。
図である。第2図において、第1の実施例の構成と異な
る点は、検出電流制御用pnp )ランジスタ103の
エミッタが電流検出用抵抗114とインダクタ115の
接続点に接続され。
さらに容量201を設けた点である。
上記構成においての基本動作は、第1の実施例と同じで
あるため、その説明は割愛する。
あるため、その説明は割愛する。
本実施例によれば、検出電流制御用Pnpトランジスタ
103のエミッタでは、出力信号成分がインダクタ11
5と容量201によって阻止されるためにエミッタ電圧
が出力信号の影響を受けないと言う効果がある。
103のエミッタでは、出力信号成分がインダクタ11
5と容量201によって阻止されるためにエミッタ電圧
が出力信号の影響を受けないと言う効果がある。
次に本発明の第4の実施例について説明する。
第3図は本発明の第4の実施例における増幅回路の回路
図である。第3図において、第1の実施例の構成と異な
る点は、検出電流制御用pnpトランジスタ103のコ
レクタ電流を増幅するnpnトランジスタ301を設け
ている点である。
図である。第3図において、第1の実施例の構成と異な
る点は、検出電流制御用pnpトランジスタ103のコ
レクタ電流を増幅するnpnトランジスタ301を設け
ている点である。
上記構成において、前段増幅器121のコレクタ電流を
npnトランジスタ301で与えていること以外の動作
は本発明筒1の実施例と同じである。
npnトランジスタ301で与えていること以外の動作
は本発明筒1の実施例と同じである。
本実施例によれば、検出電流制御用1)npトランジス
タ103の電流容量が小さい場合においてもnpn ト
ランジスタ301で直流増幅するので前段増幅器121
のコレクタ電流を十分与えることができる。
タ103の電流容量が小さい場合においてもnpn ト
ランジスタ301で直流増幅するので前段増幅器121
のコレクタ電流を十分与えることができる。
以下、図面を参照しながら本発明の第5の実施例につい
て説明する。
て説明する。
第4図は本発明の第5の実施例における増幅回路の回路
図である。第4図において、101は増幅用トランジス
タ、102は増幅用トランジスタ101のベースバイア
ス抵抗、103は増幅用トランジスタ101のベースバ
イアスを与える検出電流制御用pnpl’ランジスタ、
104,1.05は電圧基桑用トランジスタである。1
06はnpnトランジスタで、抵抗107,108,1
09と共にウィルソン形カレントミラー回路110を構
成し、検出電流制御用pnpトランジスタ103のベー
スバイアスを与える。111は検出電流側a用pnpt
ランジスタ103のベース・エミッタ間電圧を補償する
ためのダイオード、112は一定電圧を与えるためのツ
ェナーダイオード、113はツェナーダイオード112
.ダイオード111.ウィルソン形カレントミラー回路
110に流れる電流を一定にする定電流源回路、114
は電流検出用抵抗、115は高周波信号を阻止するため
のインダクタ、116と117はそれぞれ信号入力端子
118と信号出力端子119の結合容量、120は電源
端子である。
図である。第4図において、101は増幅用トランジス
タ、102は増幅用トランジスタ101のベースバイア
ス抵抗、103は増幅用トランジスタ101のベースバ
イアスを与える検出電流制御用pnpl’ランジスタ、
104,1.05は電圧基桑用トランジスタである。1
06はnpnトランジスタで、抵抗107,108,1
09と共にウィルソン形カレントミラー回路110を構
成し、検出電流制御用pnpトランジスタ103のベー
スバイアスを与える。111は検出電流側a用pnpt
ランジスタ103のベース・エミッタ間電圧を補償する
ためのダイオード、112は一定電圧を与えるためのツ
ェナーダイオード、113はツェナーダイオード112
.ダイオード111.ウィルソン形カレントミラー回路
110に流れる電流を一定にする定電流源回路、114
は電流検出用抵抗、115は高周波信号を阻止するため
のインダクタ、116と117はそれぞれ信号入力端子
118と信号出力端子119の結合容量、120は電源
端子である。
上記構成において、以下その動作について説明する。ま
ず、ウィルソン形カレントミラー回路110は、ツェナ
ーダイオード112により電源電圧が変動しても、定電
流源回路113で流れる電流を一定に保ちかつ一定の端
子間電圧で動作し、検出電流制御用pnpトランジスタ
103のベースバイアスとその温度特性を設定する。こ
の状態で電源端子120と検出電流制御用pnpトラン
ジスタ103のベース間の電圧は電流検出用抵抗114
での電圧降下と検出電流制御用pnpトランジスタ10
3のベース・エミッタ間電圧の和で、1、それは、ダイ
オード111の順方向電圧と、抵抗107での電圧降下
と、npnトランジスタ106のベース・エミッタ間電
圧の和と等しい。
ず、ウィルソン形カレントミラー回路110は、ツェナ
ーダイオード112により電源電圧が変動しても、定電
流源回路113で流れる電流を一定に保ちかつ一定の端
子間電圧で動作し、検出電流制御用pnpトランジスタ
103のベースバイアスとその温度特性を設定する。こ
の状態で電源端子120と検出電流制御用pnpトラン
ジスタ103のベース間の電圧は電流検出用抵抗114
での電圧降下と検出電流制御用pnpトランジスタ10
3のベース・エミッタ間電圧の和で、1、それは、ダイ
オード111の順方向電圧と、抵抗107での電圧降下
と、npnトランジスタ106のベース・エミッタ間電
圧の和と等しい。
増幅用トランジスタ101の直流電流増幅率のばらつき
、電源電圧の変動、温度変化、あるいは負荷インピーダ
ンスの変動等によって増幅用トランジスタ101のコレ
クタ電流が増加した場合、電流検出用抵抗114での電
圧降下が増加し、電源端子120と検出電流制御用Pn
pトランジスタ103のベース間の電圧が、ダイオード
111とウィルソン形カレントミラー回路110で決め
られている電圧と等しくなるように検出電流制御用pn
pトランジスタ103のベース・エミッタ間電圧が減少
し、増幅用トランジスタ101のベースバイアス電流を
減少させるために、増幅用トランジスタ101のコレク
タ電流の増加を抑制し、出力を一定にする方向に動作す
る。また、抵抗107.108,109の値を調整する
ことにより、増幅用トランジスタ101のコレクタ電流
の設定と、検出電流制御用pnpトランジスタのベース
電圧の設定とその温度特性を設定することができるため
、本回路の温度特性の制御も行うことができる。増幅用
トランジスタ101のコレクタ電流が減少した場合は、
前記コレクタ電流が増加した場合の逆の動作で電流の減
少を抑制し、出力を一定にする方向に動作する。
、電源電圧の変動、温度変化、あるいは負荷インピーダ
ンスの変動等によって増幅用トランジスタ101のコレ
クタ電流が増加した場合、電流検出用抵抗114での電
圧降下が増加し、電源端子120と検出電流制御用Pn
pトランジスタ103のベース間の電圧が、ダイオード
111とウィルソン形カレントミラー回路110で決め
られている電圧と等しくなるように検出電流制御用pn
pトランジスタ103のベース・エミッタ間電圧が減少
し、増幅用トランジスタ101のベースバイアス電流を
減少させるために、増幅用トランジスタ101のコレク
タ電流の増加を抑制し、出力を一定にする方向に動作す
る。また、抵抗107.108,109の値を調整する
ことにより、増幅用トランジスタ101のコレクタ電流
の設定と、検出電流制御用pnpトランジスタのベース
電圧の設定とその温度特性を設定することができるため
、本回路の温度特性の制御も行うことができる。増幅用
トランジスタ101のコレクタ電流が減少した場合は、
前記コレクタ電流が増加した場合の逆の動作で電流の減
少を抑制し、出力を一定にする方向に動作する。
以上本実施例によれば、検出電流制御用pnpトランジ
スタ103のベース電圧の設定にウィルソン形カレント
ミラー回路110を使用し、増幅用トランジスタ101
のベースノ(イアスを検出電流制御用pnp トランジ
スタ103のコレクタから与えることにより、検出電流
制御用pnpトランジスタ103のベース電圧の温度特
拙が設定テき、増幅用トランジスタ101のコレクタ電
流の変動を小さく抑え、出力変動を小さくすることがで
きる。
スタ103のベース電圧の設定にウィルソン形カレント
ミラー回路110を使用し、増幅用トランジスタ101
のベースノ(イアスを検出電流制御用pnp トランジ
スタ103のコレクタから与えることにより、検出電流
制御用pnpトランジスタ103のベース電圧の温度特
拙が設定テき、増幅用トランジスタ101のコレクタ電
流の変動を小さく抑え、出力変動を小さくすることがで
きる。
次に本発明の第6の実施例について説明する。
第5の実施例の構成と異なる点は、ツェナーダイオード
112を、互いに順方向に接続された複数のダイオード
に変更した点である。
112を、互いに順方向に接続された複数のダイオード
に変更した点である。
上記構成の場合の動作は、第5の実施例の動作と同じで
あるため、その説明は割愛する。
あるため、その説明は割愛する。
本実施例によれば、ツェナーダイオードを必要とするこ
となく、複数のダイオードの順方向電圧を利用すること
で一定電圧が得られる。この場合特に定電源回路113
による、一定端子間電圧を保つ効果は大きい。
となく、複数のダイオードの順方向電圧を利用すること
で一定電圧が得られる。この場合特に定電源回路113
による、一定端子間電圧を保つ効果は大きい。
次に本発明の第7の実施例について説明する。
第5図は本発明の第7の実施例における増幅回路の回路
図である。第5図において第5の実施例の構成と異なる
点は、検出電流制御用pnpl’ランジスタ103のエ
ミッタが電流検出用抵抗114とインダクタ115の接
続点に接続され、さらに容量201を設けた点である。
図である。第5図において第5の実施例の構成と異なる
点は、検出電流制御用pnpl’ランジスタ103のエ
ミッタが電流検出用抵抗114とインダクタ115の接
続点に接続され、さらに容量201を設けた点である。
上記構成においての動作は、第5の実施例と同じである
。
。
本実施例によれば、検出電流制御用pnpトランジスタ
103のエミッタでは、出力信号成分がインダクタ11
5と容量201によって阻止されるためにエミッタ電圧
が出力信号の影響を受けないという効果がある。
103のエミッタでは、出力信号成分がインダクタ11
5と容量201によって阻止されるためにエミッタ電圧
が出力信号の影響を受けないという効果がある。
次に本発明の第8の実施例について説明する。
第6図は本発明の第8の実施例における増幅回路の回路
図である。第6図において第5の実施例の構成と異なる
点は、検出電流制御用pnpトランジスタ103のコレ
クタ電流を増幅するnpnトランジスタ301を設けて
いる点である。
図である。第6図において第5の実施例の構成と異なる
点は、検出電流制御用pnpトランジスタ103のコレ
クタ電流を増幅するnpnトランジスタ301を設けて
いる点である。
上記構成において、増幅用トランジスタ101ノヘース
バイアス電流をnpnトランジスタ301で与えている
こと以外の動作は本発明筒5の実施例と同じである。
バイアス電流をnpnトランジスタ301で与えている
こと以外の動作は本発明筒5の実施例と同じである。
本実施例によれば、検出電流制御用pnpトランジスタ
103の電流容量が小さい場合においてもnpn トラ
ンジスタ301で直流増幅するので増幅用トランジスタ
1010ベースバイアス電流を十分与えることができる
。
103の電流容量が小さい場合においてもnpn トラ
ンジスタ301で直流増幅するので増幅用トランジスタ
1010ベースバイアス電流を十分与えることができる
。
なお、定電流源回路113は例えば第7図のようなカレ
ントミラーを利用した回路を用いることができる。また
、第1.第3.第4.第5.第7゜第8の実施例では定
電流源回路113を抵抗あるいは可変抵抗器に変更して
もよい。さらに、抵抗107.108,109は可変抵
抗器に変更してもよい。さらに、抵抗107,108,
109は可変抵抗器に変更してもよい。
ントミラーを利用した回路を用いることができる。また
、第1.第3.第4.第5.第7゜第8の実施例では定
電流源回路113を抵抗あるいは可変抵抗器に変更して
もよい。さらに、抵抗107.108,109は可変抵
抗器に変更してもよい。さらに、抵抗107,108,
109は可変抵抗器に変更してもよい。
発明の効果
以上のように本発明は、第1に検出電流制御用pnl)
トランジスタのベース電圧の設定に温度特性を制御で
きるウィルソン形カレントミラー回路を利用し、ツェナ
ーダイオードとウィルソン形カレントミラー回路に流れ
る電流を定電流源回路で制御し、前段増幅器のコレクタ
電流を制御することによって特に温度、電圧変動に対す
る増幅用トランジスタの出力変動を小さくできる。本発
明は、第2に検出電流制御用pnpトランジスタのベー
ス電圧の設定に温度特性を制御できるウィルソン形カレ
ントミラー回路を利用し、ツェナーダイオードとウィル
ソン形カレントミラー回路に流れる電流を定電流源回路
で制御し、検出電流制御用pnpトランジスタのコレク
タから増幅用トランジスタ自身へベースバイアスを供給
し温度、電圧変動だけではなく特に増幅用トランジスタ
の直流電流増幅率の変動を補償することによシ、増幅用
トランジスタのコレクタ電流の変動を小さくし、出力変
動を小さくすることができ、その効果は大きい。
トランジスタのベース電圧の設定に温度特性を制御で
きるウィルソン形カレントミラー回路を利用し、ツェナ
ーダイオードとウィルソン形カレントミラー回路に流れ
る電流を定電流源回路で制御し、前段増幅器のコレクタ
電流を制御することによって特に温度、電圧変動に対す
る増幅用トランジスタの出力変動を小さくできる。本発
明は、第2に検出電流制御用pnpトランジスタのベー
ス電圧の設定に温度特性を制御できるウィルソン形カレ
ントミラー回路を利用し、ツェナーダイオードとウィル
ソン形カレントミラー回路に流れる電流を定電流源回路
で制御し、検出電流制御用pnpトランジスタのコレク
タから増幅用トランジスタ自身へベースバイアスを供給
し温度、電圧変動だけではなく特に増幅用トランジスタ
の直流電流増幅率の変動を補償することによシ、増幅用
トランジスタのコレクタ電流の変動を小さくし、出力変
動を小さくすることができ、その効果は大きい。
第1図は本発明の第1の実施例における増幅回路の回路
図、第2図は本発明の第3の実施例における増幅回路の
回路図、第3図は本発明の第4の実施例における増幅回
路の回路図、第4図は本発明の第5の実施例における増
幅回路の回路図、第5図は本発明の第7の実施例におけ
る増幅回路の回路図、第6図は本発明の第8の実施例に
おける増幅回路の回路図、第7図は本発明の実施例にお
ける増幅回路中の定電流源回路の例として示したカレン
トミラー回路の回路図、第8図は従来の増幅回路の回路
図である。 101・・・増幅用トランジスタ、103・・・検出電
流制御用りnPトランジスタ、104,105・・・電
圧基準用トランジスタ、106・・・npn)ランジス
タ、107,108,109・・・抵抗、110・・・
ウィルソン形カレントミラー回路、tti・・・ダイオ
ード、112・・・ツェナーダイオード、113・・・
定電流源回路、114・・・電流検出用抵抗、115・
・・インダクタ、120・・・電源端子、121・・・
前段増幅器、201−・・容量、301・・・npnト
ランジスタ。
図、第2図は本発明の第3の実施例における増幅回路の
回路図、第3図は本発明の第4の実施例における増幅回
路の回路図、第4図は本発明の第5の実施例における増
幅回路の回路図、第5図は本発明の第7の実施例におけ
る増幅回路の回路図、第6図は本発明の第8の実施例に
おける増幅回路の回路図、第7図は本発明の実施例にお
ける増幅回路中の定電流源回路の例として示したカレン
トミラー回路の回路図、第8図は従来の増幅回路の回路
図である。 101・・・増幅用トランジスタ、103・・・検出電
流制御用りnPトランジスタ、104,105・・・電
圧基準用トランジスタ、106・・・npn)ランジス
タ、107,108,109・・・抵抗、110・・・
ウィルソン形カレントミラー回路、tti・・・ダイオ
ード、112・・・ツェナーダイオード、113・・・
定電流源回路、114・・・電流検出用抵抗、115・
・・インダクタ、120・・・電源端子、121・・・
前段増幅器、201−・・容量、301・・・npnト
ランジスタ。
Claims (8)
- (1)第1の増幅用トランジスタのコレクタに接続した
インダクタと、電源の間に設けた電流検出用抵抗と、前
記第1の増幅用トランジスタのコレクタにエミッタ側を
接続した検出電流制御用pnpトランジスタと、前記電
源と定電流源回路との間に前記電源側にカソードを接続
したツェナーダイオードと、前記ツェナーダイオードの
両端に前記電源側からダイオードとウィルソン形カレン
トミラー回路を直列にして設け前記ウィルソン形カレン
トミラー回路の電圧基準用トランジスタのベースと前記
検出電流制御用pnpトランジスタのベースを接続し、
前記検出電流制御用pnpトランジスタのコレクタ出力
を前記第1の増幅用トランジスタの前段に設けた前段増
幅器の第2の増幅用トランジスタのコレクタへ接続する
ことを特徴とする増幅回路。 - (2)ツェナーダイオードが、複数個のダイオードの順
方向電圧を利用したものであることを特徴とする請求項
1記載の増幅回路。 - (3)一方を接地された容量と、検出電流制御用pnp
トランジスタのエミッタが、電流検出用抵抗とインダク
タの接続点に接続されたものであることを特徴とする請
求項1記載の増幅回路。 - (4)検出電流制御用pnpトランジスタと第2の増幅
用トランジスタのコレクタとの間にnpnトランジスタ
を設け、前記検出電流制御用pnpトランジスタのエミ
ッタに前記npnトランジスタのコレクタが接続され、
前記検出電流制御用pnpトランジスタのコレクタに前
記npnトランジスタのベースが接続され、前記第2の
増幅用トランジスタのコレクタに前記npnトランジス
タのエミッタからの出力が接続されたことを特徴とする
請求項1記載の増幅回路。 - (5)増幅用トランジスタのコレクタに接続したインダ
クタと、電源の間に設けた電流検出用抵抗と、前記増幅
用トランジスタのコレクタにエミッタ側を接続した検出
電流制御用pnpトランジスタと、前記電源と定電流源
回路との間に前記電源側にカソードを接続したツェナー
ダイオードと、前記ツェナーダイオードの両端に前記電
源側からダイオードとウィルソン形カレントミラー回路
を直列にして設け、前記ウィルソン形カレントミラー回
路の電圧基準用トランジスタのベースと前記検出電流制
御用pnpトランジスタのベースを接続し、前記検出電
流制御用pnpトランジスタのコレクタ出力を第1の増
幅用トランジスタのベースへ接続することを特徴とする
増幅回路。 - (6)ツェナーダイオードが、複数個のダイオードの順
方向電圧を利用したものであることを特徴とする請求項
5記載の増幅回路。 - (7)一方を接地された容量と、検出電流制御用pnp
トランジスタのエミッタが、電流検出用抵抗とインダク
タの接続点に接続されたものであることを特徴とする請
求項5記載の増幅回路。 - (8)検出電流制御用pnpトランジスタと増幅トラン
ジスタのベースとの間にnpnトランジスタを設け、前
記検出電流制御用pnpトランジスタのエミッタに前記
npnトランジスタのコレクタが接続され、前記検出電
流制御用pnpトランジスタのコレクタに前記npnト
ランジスタのベースが接続され、増幅用トランジスタの
ベースに前記npnトランジスタのエミッタからの出力
が接続されたことを特徴とする請求項5記載の増幅回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140451A JPH0828616B2 (ja) | 1989-06-01 | 1989-06-01 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140451A JPH0828616B2 (ja) | 1989-06-01 | 1989-06-01 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036109A true JPH036109A (ja) | 1991-01-11 |
| JPH0828616B2 JPH0828616B2 (ja) | 1996-03-21 |
Family
ID=15268927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1140451A Expired - Fee Related JPH0828616B2 (ja) | 1989-06-01 | 1989-06-01 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828616B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19604239A1 (de) * | 1995-02-08 | 1996-08-22 | Alps Electric Co Ltd | Hochfrequenz-Transistor-Leistungsverstärker |
-
1989
- 1989-06-01 JP JP1140451A patent/JPH0828616B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19604239A1 (de) * | 1995-02-08 | 1996-08-22 | Alps Electric Co Ltd | Hochfrequenz-Transistor-Leistungsverstärker |
| DE19604239C2 (de) * | 1995-02-08 | 2002-09-19 | Alps Electric Co Ltd | Hochfrequenz-Transistor-Leistungsverstärker |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828616B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
| US7009453B2 (en) | Bias current supply circuit and amplification circuit | |
| JPH02152310A (ja) | ピーク検出回路 | |
| JP2571521B2 (ja) | 差動増幅器 | |
| US4713628A (en) | Compensation and biasing of wideband amplifiers | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| US4956615A (en) | Input circuit for high-frequency amplifiers | |
| JP2853763B2 (ja) | 増幅回路 | |
| US4460873A (en) | Active differential output direct current offset voltage compensation circuit for a differential amplifier | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| JPH036109A (ja) | 増幅回路 | |
| US8115552B2 (en) | Amplifier circuit with step gain | |
| EP0129936B1 (en) | Current source circuit arrangement | |
| US6236254B1 (en) | Low voltage amplification circuit with bias compensation | |
| KR20010074941A (ko) | 전자 회로 | |
| JP5001822B2 (ja) | バイアス回路、差動増幅器 | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| US5903190A (en) | Amplifier feedforward arrangement and method for enhanced frequency response | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JPH0786843A (ja) | 増幅回路 | |
| JPH036110A (ja) | 半導体増幅回路 | |
| JP2001292043A (ja) | 可変利得増幅回路 | |
| JPH04369907A (ja) | 高周波増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |