JPH0361240B2 - - Google Patents
Info
- Publication number
- JPH0361240B2 JPH0361240B2 JP10572684A JP10572684A JPH0361240B2 JP H0361240 B2 JPH0361240 B2 JP H0361240B2 JP 10572684 A JP10572684 A JP 10572684A JP 10572684 A JP10572684 A JP 10572684A JP H0361240 B2 JPH0361240 B2 JP H0361240B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- charge
- voltage
- switches
- swi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000010586 diagram Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、入力チヤージコンデンサを用いた多
点電流計測装置に関する。
点電流計測装置に関する。
（従来技術）
第２図は入力チヤージコンデンサを用いた多点
電流計測装置の一例を示す要部構成図である。こ
のような多点電流計測装置は、入力１〜ｎに入力
される入力電流で入力チヤージコンデンサＣ１〜
Cnをそれぞれ充電し、スイツチSW１〜SWnを
順次択一的に導通させてコンデンサＣ１〜Cnの
充電電圧を選択し、次段の増幅器Ａ１に与えて電
圧に変換し、この電圧を計測することにより各チ
ヤンネルの入力電流を知るように構成されてい
る。
電流計測装置の一例を示す要部構成図である。こ
のような多点電流計測装置は、入力１〜ｎに入力
される入力電流で入力チヤージコンデンサＣ１〜
Cnをそれぞれ充電し、スイツチSW１〜SWnを
順次択一的に導通させてコンデンサＣ１〜Cnの
充電電圧を選択し、次段の増幅器Ａ１に与えて電
圧に変換し、この電圧を計測することにより各チ
ヤンネルの入力電流を知るように構成されてい
る。
ところで、このような装置においては、第３図
のタイミングチヤートに示すように入力電流（入
力１〜ｎ）が零になることなく連続して印加され
る場合を考えると、入１はSW１が選択されるま
での期間T1，入力２はSW２が選択されるまでの
期間T2といつたように異なる期間でそれぞれコ
ンデンサをチヤージする。従つてｎチヤンネルに
ついてみると、入力の同時性が損われているとい
う問題があつた。又SW１〜SWnが選択され測定
している間にも入力による電圧変化があるため測
定誤差が生じるという問題があつた。
のタイミングチヤートに示すように入力電流（入
力１〜ｎ）が零になることなく連続して印加され
る場合を考えると、入１はSW１が選択されるま
での期間T1，入力２はSW２が選択されるまでの
期間T2といつたように異なる期間でそれぞれコ
ンデンサをチヤージする。従つてｎチヤンネルに
ついてみると、入力の同時性が損われているとい
う問題があつた。又SW１〜SWnが選択され測定
している間にも入力による電圧変化があるため測
定誤差が生じるという問題があつた。
（発明の目的）
本発明は、このような点に鑑みてなされたもの
で、その目的は、入力が連続して印加される時に
も各入力の同時性を保ちながら測定できる多点電
流計測装置を提供することにある。
で、その目的は、入力が連続して印加される時に
も各入力の同時性を保ちながら測定できる多点電
流計測装置を提供することにある。
（発明の構成）
このような目的を達成する本発明は、多点の入
力電流をそれぞれチヤージコンデンサにチヤージ
し、このチヤージコンデンサに生ずる電圧を順次
測定することにより各入力電流を計測するように
構成された多点電流計測装置において、前記チヤ
ージコンデンサは各チヤンネル毎に複数個設けら
れ、各チヤンネル毎に複数個のチヤージコンデン
サにそれぞれ入力電流を断続する複数個の入力ス
イツチと、複数個のチヤージコンデンサの電圧を
それぞれ選択して取り出すための複数個のスイツ
チと、チヤージコンデンサ電圧を取り出す複数個
のスイツチに共通に接続されチヤージコンデンサ
をリセツトするリセツトスイツチと、前記各スイ
ツチをタイミング制御するタイミング制御回路
と、前記チヤージコンデンサ電圧を取り出すスイ
ツチより出力されるアナログ電圧を増幅する増幅
器を具備し、前記タイミング制御回路により各ス
イツチを制御し、各チヤンネル共通に複数個のチ
ヤージコンデンサに時分割に入力電流を与えると
共に、チヤージが完了した電圧を順次各チヤンネ
ルにわたつて選択し、増幅器より入力電流に対応
した電圧を得るように構成したことを特徴とする
ものである。
力電流をそれぞれチヤージコンデンサにチヤージ
し、このチヤージコンデンサに生ずる電圧を順次
測定することにより各入力電流を計測するように
構成された多点電流計測装置において、前記チヤ
ージコンデンサは各チヤンネル毎に複数個設けら
れ、各チヤンネル毎に複数個のチヤージコンデン
サにそれぞれ入力電流を断続する複数個の入力ス
イツチと、複数個のチヤージコンデンサの電圧を
それぞれ選択して取り出すための複数個のスイツ
チと、チヤージコンデンサ電圧を取り出す複数個
のスイツチに共通に接続されチヤージコンデンサ
をリセツトするリセツトスイツチと、前記各スイ
ツチをタイミング制御するタイミング制御回路
と、前記チヤージコンデンサ電圧を取り出すスイ
ツチより出力されるアナログ電圧を増幅する増幅
器を具備し、前記タイミング制御回路により各ス
イツチを制御し、各チヤンネル共通に複数個のチ
ヤージコンデンサに時分割に入力電流を与えると
共に、チヤージが完了した電圧を順次各チヤンネ
ルにわたつて選択し、増幅器より入力電流に対応
した電圧を得るように構成したことを特徴とする
ものである。
（実施例）
以下図面を用いて本発明の実施例を詳細に説明
する。第１図は本発明の一実施例を示す要部構成
図である。この図において、SWi−Ａ，SWi−
Ｂ，SWi−ａ，SWi−ｂ（ｉ＝１，２，…，ｎ）
はスイツチ、Ci−Ａ，Ci−Ｂ（ｉ＝１，２，…，
ｎ）はチヤージコンデンサ、SW−Ｒはリセツト
スイツチ、Ａ１は増幅器、ADはアナログ・デイ
ジタル変換器、TCはタイミング制御回路である。
する。第１図は本発明の一実施例を示す要部構成
図である。この図において、SWi−Ａ，SWi−
Ｂ，SWi−ａ，SWi−ｂ（ｉ＝１，２，…，ｎ）
はスイツチ、Ci−Ａ，Ci−Ｂ（ｉ＝１，２，…，
ｎ）はチヤージコンデンサ、SW−Ｒはリセツト
スイツチ、Ａ１は増幅器、ADはアナログ・デイ
ジタル変換器、TCはタイミング制御回路である。
SWi−Ａ，SWi−Ｂは入力電流を選択するスイ
ツチ、SWi−ａ，SWi−ｂはコンデンサCi−Ａ，
Ci−Ｂのチヤージ電圧を選択するためのスイツチ
である。アナログ・デイジタル（Ａ／Ｄ）変換器
ADは増幅器Ａ１のアナログ電圧出力をデイジタ
ル変換するものである。タイミング制御回路TC
は外部同期信号を入出力すると共に、各部を制御
するに必要な制御信号を発するものである。
ツチ、SWi−ａ，SWi−ｂはコンデンサCi−Ａ，
Ci−Ｂのチヤージ電圧を選択するためのスイツチ
である。アナログ・デイジタル（Ａ／Ｄ）変換器
ADは増幅器Ａ１のアナログ電圧出力をデイジタ
ル変換するものである。タイミング制御回路TC
は外部同期信号を入出力すると共に、各部を制御
するに必要な制御信号を発するものである。
このような構成における動作を第４図のタイム
チヤートを参照して次に説明する。本装置は第４
図に示すように〜のステツプを繰り返す。以
下各ステツプでの動作を順を追つて説明する。
チヤートを参照して次に説明する。本装置は第４
図に示すように〜のステツプを繰り返す。以
下各ステツプでの動作を順を追つて説明する。
(a) −のステツプでは、入力チヤージコンデ
ンサCi−Ｂ（ｉ＝１〜ｎ）のチヤージをリセツ
トする。即ち、SWi−ｂ，SW−ＲをONにす
る。一方、SWi−ＡをON，SWi−ａをOFFと
し、入力信号によりCi−Ａをチヤージする。
ンサCi−Ｂ（ｉ＝１〜ｎ）のチヤージをリセツ
トする。即ち、SWi−ｂ，SW−ＲをONにす
る。一方、SWi−ＡをON，SWi−ａをOFFと
し、入力信号によりCi−Ａをチヤージする。
(b) の時点において、SWi−ＡをOFFとする。
Ci−Ａの電圧はその時点で保持される。一方、
SWi−ｂをOFF，SWi−ＢをONとし、この時
点よりCi−Ｂを入力信号でチヤージする。この
時SW−ＲはOFFとなる。
Ci−Ａの電圧はその時点で保持される。一方、
SWi−ｂをOFF，SWi−ＢをONとし、この時
点よりCi−Ｂを入力信号でチヤージする。この
時SW−ＲはOFFとなる。
(c) −のステツプにおいては、増幅器Ａ１入
力にCi−Ａの電圧が制御回路TCより選ばれ、
順次AD変換して外部演算装置（図示せず）へ
出力される。この間SWi−ＡはOFFとなつて
いるため、入力に拘らず正確なＡ／Ｄ変換が行
われる。
力にCi−Ａの電圧が制御回路TCより選ばれ、
順次AD変換して外部演算装置（図示せず）へ
出力される。この間SWi−ＡはOFFとなつて
いるため、入力に拘らず正確なＡ／Ｄ変換が行
われる。
(d) −のステツプでは、SWi−ａ，SW−Ｒ
をONとして入力チヤージコンデンサCi−Ａの
チヤージをリセツトする。一方、SWi−Ｂを
ON，SWi−ｂをOFFとし、Ci−Ｂを入力信号
でチヤージする。
をONとして入力チヤージコンデンサCi−Ａの
チヤージをリセツトする。一方、SWi−Ｂを
ON，SWi−ｂをOFFとし、Ci−Ｂを入力信号
でチヤージする。
(e) の時点においては、SWi−ＢをOFFとし、
Ci−Ｂの電圧をその時点で保持する。一方、
SWi−ａをOFF，SWi−ＡをONとし、この時
点よりCi−Ａを入力信号でチヤージする。同時
にSW−ＲはOFFとする。
Ci−Ｂの電圧をその時点で保持する。一方、
SWi−ａをOFF，SWi−ＡをONとし、この時
点よりCi−Ａを入力信号でチヤージする。同時
にSW−ＲはOFFとする。
(f) −のステツプでは、増幅器Ａ１入力にCi
−Ｂの電圧が制御回路TCにより選ばれ、順次
AD変換して外部演算装置へ出力される。この
間SWi−ＢはOFFとなつているため、入力に
拘らず正確なＡ／Ｄ変換が行われる。
−Ｂの電圧が制御回路TCにより選ばれ、順次
AD変換して外部演算装置へ出力される。この
間SWi−ＢはOFFとなつているため、入力に
拘らず正確なＡ／Ｄ変換が行われる。
以上のような動作により、入力が連続印加の場
合であつても、その信号を切り換え、チヤージす
ることによつて測定することができ、この時Ci−
Ａは−の間、又Ci−Ｂは−の間それぞれ
チヤージされるため、１〜ｎチヤンネルの各入力
の同時性は損われることがない。
合であつても、その信号を切り換え、チヤージす
ることによつて測定することができ、この時Ci−
Ａは−の間、又Ci−Ｂは−の間それぞれ
チヤージされるため、１〜ｎチヤンネルの各入力
の同時性は損われることがない。
尚、入力チヤージ期間の細分化等を目的として
第５図に示すように入力切換スイツチを４個と
し、各チヤンネルについて２系統の電流測定を行
うようにすることもできる。このような構成にお
いては、第６図に示すように入力を順次Ａ，Ｃ，
Ｂ，Ｄとチヤージし、増幅器Ａ１ではＡ，Ｂ，
Ａ，Ｂ，…、増幅器Ａ２ではＣ，Ｄ，Ｃ，Ｄ，…
とタイミングをずらせながら測定する。
第５図に示すように入力切換スイツチを４個と
し、各チヤンネルについて２系統の電流測定を行
うようにすることもできる。このような構成にお
いては、第６図に示すように入力を順次Ａ，Ｃ，
Ｂ，Ｄとチヤージし、増幅器Ａ１ではＡ，Ｂ，
Ａ，Ｂ，…、増幅器Ａ２ではＣ，Ｄ，Ｃ，Ｄ，…
とタイミングをずらせながら測定する。
（発明の効果）
以上説明したように、本発明によれば、次のよ
うな効果が得られる。
うな効果が得られる。
１ 各入力に切換スイツチSWi−Ａ、SWi−Ｂを
設け、これらのスイツチを同時に動作させるた
め、各入力の同時性（チヤージ期間が同じ）が
得られる。
設け、これらのスイツチを同時に動作させるた
め、各入力の同時性（チヤージ期間が同じ）が
得られる。
２ 増幅器，Ａ／Ｄ変換器により測定している間
は入力がチヤージされていない側のコンデンサ
の電圧が増幅器に接続されるため、入力に拘ら
ず安定した測定結果が得られる。
は入力がチヤージされていない側のコンデンサ
の電圧が増幅器に接続されるため、入力に拘ら
ず安定した測定結果が得られる。
３ 従来は最短期間にて測定（Ａ／Ｄ変換）を行
つていたが、本発明によれば、低速での測定が
可能となり、低ノイズ，低価格を実現すること
ができる。
つていたが、本発明によれば、低速での測定が
可能となり、低ノイズ，低価格を実現すること
ができる。
４ Ｘ線CT装置への利用では、入力信号を無駄
なく計測しうるので、Ｘ線線量利用効率が上が
る。
なく計測しうるので、Ｘ線線量利用効率が上が
る。
第１図は本発明の一実施例を示す要部構成図、
第２図は従来の多点電流計測装置の一例を示す要
部構成図、第３図は従来装置の動作波形図、第４
図は本発明の動作を説明するためのタイムチヤー
ト、第５図は本発明の他の実施例を示す要部構成
図、第６図は第５図の動作を説明するための図で
ある。 SWi−Ａ，SWi−Ｂ，SWi−ａ，SWi−ｂ…ス
イツチ、SW−Ｒ…リセツトスイツチ、Ci−Ａ，
Ci−Ｂ…入力チヤージコンデンサ、Ａ１…増幅
器、AD…アナログ・デイジタル変換器、TC…
タイミング制御回路。
第２図は従来の多点電流計測装置の一例を示す要
部構成図、第３図は従来装置の動作波形図、第４
図は本発明の動作を説明するためのタイムチヤー
ト、第５図は本発明の他の実施例を示す要部構成
図、第６図は第５図の動作を説明するための図で
ある。 SWi−Ａ，SWi−Ｂ，SWi−ａ，SWi−ｂ…ス
イツチ、SW−Ｒ…リセツトスイツチ、Ci−Ａ，
Ci−Ｂ…入力チヤージコンデンサ、Ａ１…増幅
器、AD…アナログ・デイジタル変換器、TC…
タイミング制御回路。
Claims (1)
- １ 多点の入力電流をそれぞれチヤージコンデン
サにチヤージし、このチヤージコンデンサに生ず
る電圧を順次測定することにより各入力電流を計
測するように構成された多点電流計測装置におい
て、前記チヤージコンデンサは各チヤンネル毎に
複数個設けられ、各チヤンネル毎に複数個のチヤ
ージコンデンサにそれぞれ入力電流を断続する複
数個の入力スイツチと、複数個のチヤージコンデ
ンサの電圧をそれぞれ選択して取り出すための複
数個のスイツチと、チヤージコンデンサ電圧を取
り出す複数個のスイツチに共通に接続されチヤー
ジコンデンサをリセツトするリセツトスイツチ
と、前記各スイツチをタイミング制御するタイミ
ング制御回路と、前記チヤージコンデンサ電圧を
取り出すスイツチより出力されるアナログ電圧を
増幅する増幅器を具備し、前記タイミング制御回
路により各スイツチを制御し、各チヤンネル共通
に複数個のチヤージコンデンサに時分割に入力電
流を与えると共に、チヤージが完了した電圧を順
次各チヤンネルにわたつて選択し、増幅器より入
力電流に対応した電圧を得るように構成したこと
を特徴とする多点電流計測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10572684A JPS60250500A (ja) | 1984-05-25 | 1984-05-25 | 多点電流計測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10572684A JPS60250500A (ja) | 1984-05-25 | 1984-05-25 | 多点電流計測装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250500A JPS60250500A (ja) | 1985-12-11 |
| JPH0361240B2 true JPH0361240B2 (ja) | 1991-09-19 |
Family
ID=14415306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10572684A Granted JPS60250500A (ja) | 1984-05-25 | 1984-05-25 | 多点電流計測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250500A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5561453B2 (ja) * | 2008-04-21 | 2014-07-30 | セイコーエプソン株式会社 | Ａｄ変換装置、力学量検出装置及び電子機器。 |
-
1984
- 1984-05-25 JP JP10572684A patent/JPS60250500A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60250500A (ja) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0413271B1 (en) | Electric power measuring system | |
| WO1993003547A1 (en) | Integrating ad converter with means for reducing 'rollover error' | |
| US5373292A (en) | Integration type D-A/A-D Conversion apparatus capable of shortening conversion processing time | |
| US5229771A (en) | Analog to digital converter for converting multiple analog input signals to corresponding digital output signals during one conversion cycle | |
| US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
| JPH0361240B2 (ja) | ||
| US5148171A (en) | Multislope continuously integrating analog to digital converter | |
| JPS6319096B2 (ja) | ||
| JPS6231529B2 (ja) | ||
| JPH03206728A (ja) | 自己校正方式ａｄコンバータおよびそのテスト方法 | |
| JPS632488B2 (ja) | ||
| EP4657099A1 (en) | Detection circuit and method for detecting internal resistance of battery unit | |
| JPS6477322A (en) | Optional calibration type analog/digital conversion system | |
| JPH0537248Y2 (ja) | ||
| JPH0452661Y2 (ja) | ||
| SU1598111A1 (ru) | Многоканальный усилитель посто нного напр жени | |
| JPS61261928A (ja) | Ａ／ｄ変換回路 | |
| KR920003886B1 (ko) | 축차비교 적분형 아날로그 디지탈 변환기 | |
| SU718914A1 (ru) | Бипол рный аналого-цифровой преобразователь | |
| SU982192A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| JPS5755614A (en) | Analog to digital converter | |
| SU879765A1 (ru) | Способ аналого-цифрового преобразовани | |
| JPH0570508U (ja) | Ｘ線ｃｔのデータ収集装置 | |
| SU1238040A1 (ru) | Устройство дл централизованного контрол параметров | |
| SU1451615A1 (ru) | Преобразователь активной мощности в цифровой код |