JPH0362078B2 - - Google Patents
Info
- Publication number
- JPH0362078B2 JPH0362078B2 JP58187324A JP18732483A JPH0362078B2 JP H0362078 B2 JPH0362078 B2 JP H0362078B2 JP 58187324 A JP58187324 A JP 58187324A JP 18732483 A JP18732483 A JP 18732483A JP H0362078 B2 JPH0362078 B2 JP H0362078B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- color
- memory
- frame
- reference timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009432 framing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/475—Colour synchronisation for mutually locking different synchronisation sources
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】
本発明はデジタル・メモリ回路に関し、特に
NSTCカラーテレビジヨン信号をコンポジツトコ
ーデイング方式にてPCM化して扱う画像デジタ
ルメモリカラーフレーミング回路に関する。
NSTCカラーテレビジヨン信号をコンポジツトコ
ーデイング方式にてPCM化して扱う画像デジタ
ルメモリカラーフレーミング回路に関する。
従来のこの種の画像デジタルメモリカラーフレ
ーミング回路を第１図に示す。第１図のカラーフ
レーミング回路では特願昭57−32053号に詳述す
るように、基準タイミング信号（ブラツクバース
ト信号あるいはビデオVBS信号）１′の水平パル
ス１４′の位相に対して、出力ビデオ３７の位相
が、０、−140nsec（−0.5SC）、＋140nsec（＋0.5SC）
の、３通り（第５図のCasel、Case2−１、Case2
−２）の位相オフセツトが発生する不都合があつ
た。
ーミング回路を第１図に示す。第１図のカラーフ
レーミング回路では特願昭57−32053号に詳述す
るように、基準タイミング信号（ブラツクバース
ト信号あるいはビデオVBS信号）１′の水平パル
ス１４′の位相に対して、出力ビデオ３７の位相
が、０、−140nsec（−0.5SC）、＋140nsec（＋0.5SC）
の、３通り（第５図のCasel、Case2−１、Case2
−２）の位相オフセツトが発生する不都合があつ
た。
そのため、前述の特願昭57−32053号において
は、メモリの書き込み側で４つのカラーフイール
ドを示す判別信号を付加し；読み出し側では、基
準のタイミングによるカラーフイールドを示す判
別信号を作る手段と、基準のタイミングによる垂
直パルスを抽出する手段と、この垂直パルスを奇
数ライン分だけ遅延させる手段と、前記垂直パル
スと遅延された垂直パルスとを前記判別信号のタ
イミングで選択する手段とを具備し、更に選択さ
れた垂直パルスをロードパルスとし基準のタイミ
ングから抽出された水平パルスをクロツクパルス
としてメモリから読み出された書き込み側の判別
信号をロードするトグルフリツプフロツプと、前
記トグルフリツプフロツプの出力と垂直パルスと
水平パルスとを受けてメモリに対する読み出しア
ドレスを作るアドレス発生器とを具備することに
より、この欠点を除いている。しかしながら、こ
の方式ではまだ回路構成が複雑となる欠点があつ
た。
は、メモリの書き込み側で４つのカラーフイール
ドを示す判別信号を付加し；読み出し側では、基
準のタイミングによるカラーフイールドを示す判
別信号を作る手段と、基準のタイミングによる垂
直パルスを抽出する手段と、この垂直パルスを奇
数ライン分だけ遅延させる手段と、前記垂直パル
スと遅延された垂直パルスとを前記判別信号のタ
イミングで選択する手段とを具備し、更に選択さ
れた垂直パルスをロードパルスとし基準のタイミ
ングから抽出された水平パルスをクロツクパルス
としてメモリから読み出された書き込み側の判別
信号をロードするトグルフリツプフロツプと、前
記トグルフリツプフロツプの出力と垂直パルスと
水平パルスとを受けてメモリに対する読み出しア
ドレスを作るアドレス発生器とを具備することに
より、この欠点を除いている。しかしながら、こ
の方式ではまだ回路構成が複雑となる欠点があつ
た。
本発明の目的は読出し側水平パルス１４′位相
に対する出力ビデオ位相のオフセツトを０、−
140nsec、＋140nsec（280nsecp-p）から０、−140nsec
（140nsecp-p）に半減させる新規な構成が簡単な画
像デジタルメモリカラーフレーミング回路を提供
することである。
に対する出力ビデオ位相のオフセツトを０、−
140nsec、＋140nsec（280nsecp-p）から０、−140nsec
（140nsecp-p）に半減させる新規な構成が簡単な画
像デジタルメモリカラーフレーミング回路を提供
することである。
本発明の特徴は読み出し側の構成にあり、基準
タイミング信号１′から読出し側カラーフイール
ド〜を判別する為の水平パルス分離器と、垂
直パルス分離器と、SCH検出器と、1/2水平周波
数のカラーフイールド〜の判別信号と垂直パ
ルス分離器の出力信号（垂直パルス）とを水平パ
ルスと判別信号によつて選択するカラーフレー
ム・ゲート回路４１と、１フレームメモリからの
読出されるカラーフレームを示すゲートをロー
ド・データとし垂直パルスのロードパルスとして
また水平パルスをクロツクパルスとして接続する
トグルフリツプフロツプと、カラーフレーム・ゲ
ート回路の出力信号、垂直パルス、水平パルス、
サブキヤリア及び読出しクロツクを入力として接
続する読出しアドレスカウンタと、読出しアドレ
スカウンタの出力信号と書込みアドレスカウンタ
の出力信号を選択するメモリアドレス選択器と、
メモリアドレス選択器の出力信号を上記１フレー
ム・メモリに接続するものである。
タイミング信号１′から読出し側カラーフイール
ド〜を判別する為の水平パルス分離器と、垂
直パルス分離器と、SCH検出器と、1/2水平周波
数のカラーフイールド〜の判別信号と垂直パ
ルス分離器の出力信号（垂直パルス）とを水平パ
ルスと判別信号によつて選択するカラーフレー
ム・ゲート回路４１と、１フレームメモリからの
読出されるカラーフレームを示すゲートをロー
ド・データとし垂直パルスのロードパルスとして
また水平パルスをクロツクパルスとして接続する
トグルフリツプフロツプと、カラーフレーム・ゲ
ート回路の出力信号、垂直パルス、水平パルス、
サブキヤリア及び読出しクロツクを入力として接
続する読出しアドレスカウンタと、読出しアドレ
スカウンタの出力信号と書込みアドレスカウンタ
の出力信号を選択するメモリアドレス選択器と、
メモリアドレス選択器の出力信号を上記１フレー
ム・メモリに接続するものである。
第５図に出力ビデオ位相オフセツト説明図を示
す。書込側の読出側の各カラーフレームが異なる
場合に発生していた−140nsec（Case2−１）と＋
140nsec（Case2−２）のオフセツト発生に対して、
基準タイミング信号１′のカラーフレーム周期で
強制クリア（あるいはロード）することにより＋
140nsec（Case2−２）オフセツトをキヤンセルさ
せ−140nsec（Case2−１）発生のみにさせている。
す。書込側の読出側の各カラーフレームが異なる
場合に発生していた−140nsec（Case2−１）と＋
140nsec（Case2−２）のオフセツト発生に対して、
基準タイミング信号１′のカラーフレーム周期で
強制クリア（あるいはロード）することにより＋
140nsec（Case2−２）オフセツトをキヤンセルさ
せ−140nsec（Case2−１）発生のみにさせている。
次に本発明実施例を系統図第２図及び部分回路
図第３図を参照しながら本発明を詳細に説明す
る。入力テレビジヨン画像信号１はアナログ・デ
ジタル（Ａ／Ｄ）コンバータ２でサブキヤリアの
４倍の周波数14.3MHzでサンプリングされPCM
９のビツトデータ３に変換される。さらに入力信
号１のカラーバーストに同期した書込みクロツク
パルス９が書込みクロツク発生器１２で作られま
す。さらに入力テレビジヨン画像信号１から水平
(H)パルス１４，バーストフラグパルス１６、垂直
（Ｖ）パルス１８が書込みアドレス発生器２５で
作られます。NTSCカラーテレビジヨン信号のサ
ブキヤリア１１と、水平パルス１４と垂直パルス
１８の各周波数FSC、FH，FVの関係はFSC＝455／
2FH、FH＝525／2FVであり、さらに米国電子機械
工業会（EIA）の規格RS−170Aでカラーサブキ
ヤリアと水平同期信号との位相関係「SCHタイ
ミング」とカラーフイールド〜の関係を第４
図に示されるとおりである。書込みアドレス発生
器２５で、1/2水平周波数（FH／２）で入力バー
スト１に同期したサブキヤリア１１のSCH位相
関係に同期した書込側ラインフリツプフロツプ
（WLFFO）パルス２２が作られる。垂直パルス１
８を発生させる垂直ブランキング期間第8H目に
そのカラーフイールドが〜のうちいずれかを
判別するためのカラーフラグパルスとしWLFFO
パルス２２をカラーフラグ混合器４にてPCMデ
ータ５のMSB（Most Significant Bit）に挿入す
る。さらにフイールドODD／EVEN及びフレー
ム／の判別信号４６，４４が水平パルス１４
と垂直分離パルスから書込みアドレス発生器２５
で作られ、これらフレーム／判別信号４４，
フイールドODD／EVEN判別信号４６，垂直パ
ルス１８、水平パルス１４、サブキヤリア１１、
書込みクロツクパルス９から書込みアドレスカウ
ンタ２３にて書込みアドレス２４が作られます。
書込みアドレスカウンタ２３は１フイールド期間
のサブキヤリア１１の数を第４図に示すように例
えば０〜59832とカウントします。カラーフラグ
を挿入されたPCMデータ５は１フレームメモリ
３０で書込みアドレス２４で指定されたメモリ番
地に書込まれストアされる。
図第３図を参照しながら本発明を詳細に説明す
る。入力テレビジヨン画像信号１はアナログ・デ
ジタル（Ａ／Ｄ）コンバータ２でサブキヤリアの
４倍の周波数14.3MHzでサンプリングされPCM
９のビツトデータ３に変換される。さらに入力信
号１のカラーバーストに同期した書込みクロツク
パルス９が書込みクロツク発生器１２で作られま
す。さらに入力テレビジヨン画像信号１から水平
(H)パルス１４，バーストフラグパルス１６、垂直
（Ｖ）パルス１８が書込みアドレス発生器２５で
作られます。NTSCカラーテレビジヨン信号のサ
ブキヤリア１１と、水平パルス１４と垂直パルス
１８の各周波数FSC、FH，FVの関係はFSC＝455／
2FH、FH＝525／2FVであり、さらに米国電子機械
工業会（EIA）の規格RS−170Aでカラーサブキ
ヤリアと水平同期信号との位相関係「SCHタイ
ミング」とカラーフイールド〜の関係を第４
図に示されるとおりである。書込みアドレス発生
器２５で、1/2水平周波数（FH／２）で入力バー
スト１に同期したサブキヤリア１１のSCH位相
関係に同期した書込側ラインフリツプフロツプ
（WLFFO）パルス２２が作られる。垂直パルス１
８を発生させる垂直ブランキング期間第8H目に
そのカラーフイールドが〜のうちいずれかを
判別するためのカラーフラグパルスとしWLFFO
パルス２２をカラーフラグ混合器４にてPCMデ
ータ５のMSB（Most Significant Bit）に挿入す
る。さらにフイールドODD／EVEN及びフレー
ム／の判別信号４６，４４が水平パルス１４
と垂直分離パルスから書込みアドレス発生器２５
で作られ、これらフレーム／判別信号４４，
フイールドODD／EVEN判別信号４６，垂直パ
ルス１８、水平パルス１４、サブキヤリア１１、
書込みクロツクパルス９から書込みアドレスカウ
ンタ２３にて書込みアドレス２４が作られます。
書込みアドレスカウンタ２３は１フイールド期間
のサブキヤリア１１の数を第４図に示すように例
えば０〜59832とカウントします。カラーフラグ
を挿入されたPCMデータ５は１フレームメモリ
３０で書込みアドレス２４で指定されたメモリ番
地に書込まれストアされる。
一方、書込み側回路とほぼ同様にして、基準タ
イミング信号１′から読出しクロツク発生器１
２′にて読出しクロツクパルス９′と読出しサブキ
ヤリア１１′が作られます。又、読出しアドレス
発生器２５′で、基準タイミング信号１′に同期し
たフレーム／判別信号（カラーフレームパル
ス）４４′と、フイールドODD／EVENパルス４
６′と、垂直パルス１８′、水平パルス１４′と読
出側基準ラインフリツプフロツプ（RLFFO）パ
ルス２２′が作られます。１フレームメモリ３０
に書込まれたビデオデータのカラーフイールドが
〜のいずれかであるかを検出する為に、基準
タイミング信号１′の垂直ブランキング第8H目で
読出されたPCMデータ３１のMSBビツト（すな
わちカラーフラグ）３８の極性を垂直パルス１
８′の位相で読出側第２のラインフリツプフロツ
プ２１″に読込ませます（ロードします。）NTSC
信号ではカラーサブキヤリアの位相は最初のフレ
ームと次のフレームとでは180゜反転しているた
め、カラーサブキヤリアと水平同期の位相関係は
４フイールドで一巡することになり４フイールド
を一組としてこれをカラーフレームと呼んでい
る。本例では書込み側と読出し側の相互のカラー
フレームの追越し、追越され時の過渡時期におけ
る出力ビデオのカラー反転を避ける為に書込み
側、読出側共にサブキヤリア１周期単位でアドレ
スカウンタを制御しています。フレームシンクロ
ナイザのメモリが１フレームの場合には書込側と
読出側のカラーフレーム位相は非同期の為、フレ
ームが書込まれてから読出される場合の基準タ
イミングがフレームで読出される場合（第５図
のCase）とフレームで読出される場合
（Case2）の２通りがある。Case1の場合には出力
ビデオ位相の水平オフセツトは０であるが、
Case2の場合には従来技術では−140nsec（第５図
Case2−１）と＋140nsec（第５図Case2−２）の２
通りがあつた。
イミング信号１′から読出しクロツク発生器１
２′にて読出しクロツクパルス９′と読出しサブキ
ヤリア１１′が作られます。又、読出しアドレス
発生器２５′で、基準タイミング信号１′に同期し
たフレーム／判別信号（カラーフレームパル
ス）４４′と、フイールドODD／EVENパルス４
６′と、垂直パルス１８′、水平パルス１４′と読
出側基準ラインフリツプフロツプ（RLFFO）パ
ルス２２′が作られます。１フレームメモリ３０
に書込まれたビデオデータのカラーフイールドが
〜のいずれかであるかを検出する為に、基準
タイミング信号１′の垂直ブランキング第8H目で
読出されたPCMデータ３１のMSBビツト（すな
わちカラーフラグ）３８の極性を垂直パルス１
８′の位相で読出側第２のラインフリツプフロツ
プ２１″に読込ませます（ロードします。）NTSC
信号ではカラーサブキヤリアの位相は最初のフレ
ームと次のフレームとでは180゜反転しているた
め、カラーサブキヤリアと水平同期の位相関係は
４フイールドで一巡することになり４フイールド
を一組としてこれをカラーフレームと呼んでい
る。本例では書込み側と読出し側の相互のカラー
フレームの追越し、追越され時の過渡時期におけ
る出力ビデオのカラー反転を避ける為に書込み
側、読出側共にサブキヤリア１周期単位でアドレ
スカウンタを制御しています。フレームシンクロ
ナイザのメモリが１フレームの場合には書込側と
読出側のカラーフレーム位相は非同期の為、フレ
ームが書込まれてから読出される場合の基準タ
イミングがフレームで読出される場合（第５図
のCase）とフレームで読出される場合
（Case2）の２通りがある。Case1の場合には出力
ビデオ位相の水平オフセツトは０であるが、
Case2の場合には従来技術では−140nsec（第５図
Case2−１）と＋140nsec（第５図Case2−２）の２
通りがあつた。
第５図に出力ビデオ位相オフセツト説明図を示
す。第５図Ａ，Ｂは水平位相に対する書込側フレ
ーム，の最初の画素位相及びサブキヤリア位
相を示す。そして黒丸は書込アドレスカウンタ２
３のフレーム（あるいはフイールド）クリア位相
を示す。Case1(D)は基準タイミング信号１′のフ
レーム（RLFFO…Ｌ）の場合に１フレームメ
モリ３０からの読出しビデオ３１はフレームの
場合であり、Case2−１、２−２(C)は基準タイミ
ング信号１′のフレーム（RLFFO…Ｈ）の場合
に１フレームメモリ３０からの読出しビデオ３１
はフレームの場合を示している。この場合
Case2(A)と(C)とで書込側と読出側のサブキヤリア
位相が180゜異なるが出力ビデオ３７のカラー反転
を避ける為には140nsec進めるか（Case2−１）、
遅らせるか（Case2−２）いずれかにせねばなら
なかつた。しかるに本発明の第２図、第３図、第
５図のように、読出しアドレスカウンタ２３′の
強制クリア（又はロード）４２を４フイールドに
一回（第５図中の丸○で示す）行うことにより
Case2−２(C)，(D)はキヤンセルされてCase2−１
かCase1の２通りのみになることが第５図からも
明らかである。このようにして位相オフセツト量
を280nsecp-pから140nsecp-pに半減されたビデオデ
ータ３１はデジタル・ブランキング／バースト信
号が付加されてからデジタル／アナログ（Ｄ／
Ａ）変換器３６にてアナログ・テレビジヨン信号
３７に変換される。なお第３図の部分回路図にお
いて（第２図の第２の読出しフリツプフロツプ２
１″の代わりに）第２のカラーフレームパルス発
生器４３′を使用することが可能であることを本
発明第２の実施例として示す。
す。第５図Ａ，Ｂは水平位相に対する書込側フレ
ーム，の最初の画素位相及びサブキヤリア位
相を示す。そして黒丸は書込アドレスカウンタ２
３のフレーム（あるいはフイールド）クリア位相
を示す。Case1(D)は基準タイミング信号１′のフ
レーム（RLFFO…Ｌ）の場合に１フレームメ
モリ３０からの読出しビデオ３１はフレームの
場合であり、Case2−１、２−２(C)は基準タイミ
ング信号１′のフレーム（RLFFO…Ｈ）の場合
に１フレームメモリ３０からの読出しビデオ３１
はフレームの場合を示している。この場合
Case2(A)と(C)とで書込側と読出側のサブキヤリア
位相が180゜異なるが出力ビデオ３７のカラー反転
を避ける為には140nsec進めるか（Case2−１）、
遅らせるか（Case2−２）いずれかにせねばなら
なかつた。しかるに本発明の第２図、第３図、第
５図のように、読出しアドレスカウンタ２３′の
強制クリア（又はロード）４２を４フイールドに
一回（第５図中の丸○で示す）行うことにより
Case2−２(C)，(D)はキヤンセルされてCase2−１
かCase1の２通りのみになることが第５図からも
明らかである。このようにして位相オフセツト量
を280nsecp-pから140nsecp-pに半減されたビデオデ
ータ３１はデジタル・ブランキング／バースト信
号が付加されてからデジタル／アナログ（Ｄ／
Ａ）変換器３６にてアナログ・テレビジヨン信号
３７に変換される。なお第３図の部分回路図にお
いて（第２図の第２の読出しフリツプフロツプ２
１″の代わりに）第２のカラーフレームパルス発
生器４３′を使用することが可能であることを本
発明第２の実施例として示す。
本発明は以上説明したように読出しアドレスカ
ウンタ２３′のクリアー（あるいはロードを）カ
ラーフレーム・ゲートすることにより簡単な構成
で出力ビデオのオフセツト量を280nsecp-pから
140nsecp-pに半減させる効果がある。
ウンタ２３′のクリアー（あるいはロードを）カ
ラーフレーム・ゲートすることにより簡単な構成
で出力ビデオのオフセツト量を280nsecp-pから
140nsecp-pに半減させる効果がある。
第１図は従来技術のデジタル・メモリ・カラー
フレーミング回路の系統図。第２図は本発明実施
例の系統図。第３図は本実施例の部分回路図。第
４図は書込みアドレスカウンタの動作シーケンス
図。第５図は出力ビデオ位相オフセツト説明図を
示す。
フレーミング回路の系統図。第２図は本発明実施
例の系統図。第３図は本実施例の部分回路図。第
４図は書込みアドレスカウンタの動作シーケンス
図。第５図は出力ビデオ位相オフセツト説明図を
示す。
Claims (1)
- １ 入力テレビジヨン信号をデイジタル信号に変
換してメモリに書き込み、入力テレビジヨン信号
とは異なる基準タイミングで読み出すとき、メモ
リの書込み側では４つのカラーフイールドを示す
判別信号を付加し；読み出し側では、基準タイミ
ングによるカラーフイールドを示す判別信号を作
る手段と、前記基準のタイミングによる垂直パル
スをロードパルスとし、水平パルスをクロツクパ
ルスとして前記メモリから読み出された書き込み
側の判別信号をロードするトグルフリツプフロツ
プと、前記基準のタイミングによるカラーフレー
ムパルスをクリアあるいはロードパルスとして受
け更に前記トグルフリツプフロツプの出力とを受
けて前記メモリに対する読み出しアドレスを作る
アドレス発生器とを具備することを特徴とするデ
イジタルメモリカラーフレーミング回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187324A JPS6079895A (ja) | 1983-10-06 | 1983-10-06 | デイジタルメモリカラ−フレ−ミング回路 |
| CA000464791A CA1227565A (en) | 1983-10-06 | 1984-10-05 | Television signal synchronizing apparatus |
| US06/658,351 US4646136A (en) | 1983-10-06 | 1984-10-05 | Television signal synchronizing apparatus with sync phase control for video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187324A JPS6079895A (ja) | 1983-10-06 | 1983-10-06 | デイジタルメモリカラ−フレ−ミング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6079895A JPS6079895A (ja) | 1985-05-07 |
| JPH0362078B2 true JPH0362078B2 (ja) | 1991-09-24 |
Family
ID=16204010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58187324A Granted JPS6079895A (ja) | 1983-10-06 | 1983-10-06 | デイジタルメモリカラ−フレ−ミング回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4646136A (ja) |
| JP (1) | JPS6079895A (ja) |
| CA (1) | CA1227565A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0636614B2 (ja) * | 1985-05-21 | 1994-05-11 | ソニー株式会社 | 時間軸誤差補正装置 |
| US5019906A (en) * | 1985-10-17 | 1991-05-28 | Ampex Corporation | Time base corrector memory arrangement and memory control |
| US4729025A (en) * | 1985-11-06 | 1988-03-01 | Sanyo Electric Co., Ltd. | Jitter correction circuit |
| JPH0771303B2 (ja) * | 1986-06-27 | 1995-07-31 | ソニー株式会社 | 映像記憶装置 |
| US4736237A (en) * | 1987-03-31 | 1988-04-05 | Rca Corporation | Chroma demodulation apparatus for use with skew corrected clock signal |
| DE4011241B4 (de) * | 1990-04-06 | 2005-06-02 | Micronas Gmbh | Digitale Fernsehsignalverarbeitungsschaltung mit orthogonalem Ausgangstakt |
| US5068717A (en) * | 1990-04-27 | 1991-11-26 | Jenison Timothy P | Method and apparatus for synchronization in a digital composite video system |
| KR0140674B1 (ko) * | 1993-04-12 | 1998-06-15 | 모리시다 요이치 | 영상신호처리장치 및 처리방법 |
| US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
| US5541665A (en) * | 1993-12-22 | 1996-07-30 | Hitachi, Ltd. | Image processing apparatus with change over of clock signals |
| FR2731861B1 (fr) * | 1995-03-13 | 1997-05-16 | Thomson Broadcast Systems | Procede et dispositif de synchronisation d'un signal video numerique |
| CZ288018B6 (cs) * | 1995-05-09 | 2001-04-11 | Macrovision Corporation | Způsob zabránění vytváření přijatelného obrazového záznamu obrazového signálu |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1547666A (en) * | 1975-04-05 | 1979-06-27 | Nippon Electric Co | Video signal coding system |
| US4373168A (en) * | 1979-03-30 | 1983-02-08 | Nippon Electric Co., Ltd. | Digital time-base corrector having a wide correction range |
| US4339770A (en) * | 1979-11-19 | 1982-07-13 | Rca Corporation | Synchronizing system with chroma parity detection |
-
1983
- 1983-10-06 JP JP58187324A patent/JPS6079895A/ja active Granted
-
1984
- 1984-10-05 CA CA000464791A patent/CA1227565A/en not_active Expired
- 1984-10-05 US US06/658,351 patent/US4646136A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA1227565A (en) | 1987-09-29 |
| JPS6079895A (ja) | 1985-05-07 |
| US4646136A (en) | 1987-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4712130A (en) | Chrominance signal frequency converter as for a pix-in-pix television receiver | |
| GB2026278A (en) | Television frame synchronizer having a write-inhibit circuit | |
| JPH0362078B2 (ja) | ||
| EP0170869B2 (en) | Scanning conversion method and scan converter unit employing the conversion method | |
| JPS59185473A (ja) | テレビジヨン同期変換装置 | |
| JPH0155632B2 (ja) | ||
| JPH0681322B2 (ja) | テレビジヨン信号の記憶装置 | |
| JPS6184183A (ja) | 順次走査ビデオ・プロセツサ | |
| US5016103A (en) | Spatial scan converter with vertical detail enhancement | |
| JP2601870B2 (ja) | カラー映像信号の処理方法及び装置 | |
| JPH0359632B2 (ja) | ||
| JPH029757B2 (ja) | ||
| EP0524618B1 (en) | Image signal processing device | |
| JP4733829B2 (ja) | 補間フェーズの動的計算を使用するフィールドまたはフレーム周波数変換のための方法およびデバイス | |
| JPS61289768A (ja) | フレ−ムシンクロナイザのフリ−ズ制御開始判定方式 | |
| JP3708165B2 (ja) | デジタル映像信号処理装置 | |
| JPS637593A (ja) | 周波数変換回路及び周波数変換方法 | |
| JPS63279681A (ja) | 映像信号読取装置 | |
| JPH0453365A (ja) | フィールド判定補正装置 | |
| JPS60217776A (ja) | 高精細信号変換装置 | |
| JP2958929B2 (ja) | 時間軸補正方法および装置 | |
| JP2869999B2 (ja) | テレビジョン信号受信処理装置 | |
| JPH031776A (ja) | スーパーインポーズ装置 | |
| JPS59181789A (ja) | テレビ信号処理方式 | |
| JPH0342558B2 (ja) |