JPH0362611A - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JPH0362611A JPH0362611A JP1196801A JP19680189A JPH0362611A JP H0362611 A JPH0362611 A JP H0362611A JP 1196801 A JP1196801 A JP 1196801A JP 19680189 A JP19680189 A JP 19680189A JP H0362611 A JPH0362611 A JP H0362611A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- clock signal
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、マイクロプロセッサ応用回路に使用するクロ
ック発生回路に間し、特に、温度に応じて異なる周波数
のクロック信号を出力するクロック発生回路に関する。
ック発生回路に間し、特に、温度に応じて異なる周波数
のクロック信号を出力するクロック発生回路に関する。
［従来の技術］
一般に、ＭＯ５型論理集積回路は、高温になるに従って
動作温度が遅くなるという欠点がある。
動作温度が遅くなるという欠点がある。
一方、従来のマイクロプロセッサ応用回路におけるクロ
ック発生回路は、単一周波数のクロックしか出力しない
構成となっていた。従って、その周波数は、自ずから、
装置が動作するとして保証されている最高温度でのマイ
クロプロセッサ動作保証速度を越えない範囲に定められ
ていた。
ック発生回路は、単一周波数のクロックしか出力しない
構成となっていた。従って、その周波数は、自ずから、
装置が動作するとして保証されている最高温度でのマイ
クロプロセッサ動作保証速度を越えない範囲に定められ
ていた。
［解決すべき課題］
上述した従来のクロック発生回路は、単一周波数のクロ
ックしか出力しなかったため、最高温度てもマイクロプ
ロセッサを動作させることが可能な周波数のクロックで
作動させねばならず、低温におけるマイクロプロセッサ
の最大性能を引き出すことがてきないという課題があっ
た。
ックしか出力しなかったため、最高温度てもマイクロプ
ロセッサを動作させることが可能な周波数のクロックで
作動させねばならず、低温におけるマイクロプロセッサ
の最大性能を引き出すことがてきないという課題があっ
た。
本発明は、上記課題にかんがみてなされたもので、温度
に応じてクロックの周波数を変え、マイクロプロセッサ
の最大性能を引き出しめるとともに、周波数切換時のグ
リッチノイズを取り除いてマイクロプロセッサに安定し
て動作を行なわしめることが可能なりロック発生回路の
提供を目的とする。
に応じてクロックの周波数を変え、マイクロプロセッサ
の最大性能を引き出しめるとともに、周波数切換時のグ
リッチノイズを取り除いてマイクロプロセッサに安定し
て動作を行なわしめることが可能なりロック発生回路の
提供を目的とする。
［課題の解決手段］
上記目的を達成するため、本発明のクロック発生回路は
、あらかじめ設定した温度となったか否かを検知する基
準温度検知手段と、複数の周期のクロック信号を出力す
るクロック信号出力手段と、このクロック信号出力手段
が出力する複数の周期のクロック信号を入力し、上記基
準温度検知手段による検知結果にもとづいて、設定温度
に応じた周期のクロック信号を出力するクロック信号切
換手段とを備えた構成としてあり、かつ、上記基準温度
検知手段は、上記設定温度にヒステリシス特性を持たせ
て判断し、上記クロック信号切換手段は、クロック信号
の切換時にグリッチノイズを出力することなく切り換え
を行なう。
、あらかじめ設定した温度となったか否かを検知する基
準温度検知手段と、複数の周期のクロック信号を出力す
るクロック信号出力手段と、このクロック信号出力手段
が出力する複数の周期のクロック信号を入力し、上記基
準温度検知手段による検知結果にもとづいて、設定温度
に応じた周期のクロック信号を出力するクロック信号切
換手段とを備えた構成としてあり、かつ、上記基準温度
検知手段は、上記設定温度にヒステリシス特性を持たせ
て判断し、上記クロック信号切換手段は、クロック信号
の切換時にグリッチノイズを出力することなく切り換え
を行なう。
［実施例］
以下、図面にもとづいて本発明の詳細な説明する。
第１図は、本発明の一実施例に係るクロック発生回路の
ブロック図である。
ブロック図である。
同図において、１はサーミスタであり、周囲温度に比例
した電圧をサーミスタ出力電圧信号１０１としてコンパ
レータ２に出力する。このコンパレータ２は、サーミス
タ出力電圧信号１０１とコンパレータ内部で発生する基
準電圧信号とをヒステリシス特性を持って比較し、サー
ミスタ出力電圧信号１０１の方が基準電圧より高い場合
は論理”１′°となり、その逆にサーミスタ出力電圧信
号１０１の方が基準電圧より低い場合は論理ＩＩ □
Ｉ＋となるクロック選択信号１０２を出力する。
した電圧をサーミスタ出力電圧信号１０１としてコンパ
レータ２に出力する。このコンパレータ２は、サーミス
タ出力電圧信号１０１とコンパレータ内部で発生する基
準電圧信号とをヒステリシス特性を持って比較し、サー
ミスタ出力電圧信号１０１の方が基準電圧より高い場合
は論理”１′°となり、その逆にサーミスタ出力電圧信
号１０１の方が基準電圧より低い場合は論理ＩＩ □
Ｉ＋となるクロック選択信号１０２を出力する。
ここで、第２図は、第１図に示すコンパレータ２のより
詳細な回路例を示している。
詳細な回路例を示している。
同図において、サーミスタ出力電圧１０１は、抵抗器３
０２を通してオペアンプ３０１に入力されるが、サーミ
スタ出力電圧と比較される基準電圧は、ＶｃｃとＧＮＤ
を抵抗器３０３，３０４および３０５にて分圧すること
によって作られている。
０２を通してオペアンプ３０１に入力されるが、サーミ
スタ出力電圧と比較される基準電圧は、ＶｃｃとＧＮＤ
を抵抗器３０３，３０４および３０５にて分圧すること
によって作られている。
しかし、抵抗器３０３，３０４間にオペアンプ３０１の
出力電圧を加えているため、サーミスタ出力電圧１０１
に対してヒステリシスを与えることができる。
出力電圧を加えているため、サーミスタ出力電圧１０１
に対してヒステリシスを与えることができる。
さて、第１図に戻ると、３，４はクロック八発生回路と
クロックＢ発生回路であり、それぞれクロックＡ信号１
０３とクロックＢ信号１０４を出力する。なお、クロッ
クＡ信号１０３は、クロックＢ信号１０４よりも低い周
波数のクロック信号である。また、５はクロック切換回
路であり、クロック選択信号１０２が論理′°０゛の場
合、すなわち周囲温度がある基準より低い場合には高い
周波数のクロックＢ信号１０４を選択し、また論理”１
”の場合、すなわち周囲温度がある基準より高い場合に
は低い周波数のクロックＡ信号１０３を選択し、マイク
ロプロセッサ６に選択クロック信号１０５として出力す
る。なお、クロック切換回路５は、第３図に示すように
クロック切換時にグリッチノイズを出力しない回路構成
になっている。
クロックＢ発生回路であり、それぞれクロックＡ信号１
０３とクロックＢ信号１０４を出力する。なお、クロッ
クＡ信号１０３は、クロックＢ信号１０４よりも低い周
波数のクロック信号である。また、５はクロック切換回
路であり、クロック選択信号１０２が論理′°０゛の場
合、すなわち周囲温度がある基準より低い場合には高い
周波数のクロックＢ信号１０４を選択し、また論理”１
”の場合、すなわち周囲温度がある基準より高い場合に
は低い周波数のクロックＡ信号１０３を選択し、マイク
ロプロセッサ６に選択クロック信号１０５として出力す
る。なお、クロック切換回路５は、第３図に示すように
クロック切換時にグリッチノイズを出力しない回路構成
になっている。
第３図は、第１図に示すクロック切換回路５のより詳細
な回路例を示している。
な回路例を示している。
クロック八信号１０３はインバータ５０およびＡＮＤゲ
ート５７に入力され、クロックＢ信号ｌＯ４はインバー
タ５１およびＡＮＤゲート５８に入力されている。この
インバータ５０の出力信号５０１はＤフリップフロップ
５５のクロック入力（Ｃ）に入力され、インバータ５１
の出力信号５０２はＤフリップフロップ５６のクロック
入力（Ｃ）に入力されている。
ート５７に入力され、クロックＢ信号ｌＯ４はインバー
タ５１およびＡＮＤゲート５８に入力されている。この
インバータ５０の出力信号５０１はＤフリップフロップ
５５のクロック入力（Ｃ）に入力され、インバータ５１
の出力信号５０２はＤフリップフロップ５６のクロック
入力（Ｃ）に入力されている。
クロック選択信号１０２はＡＮＤゲート５３に入力され
、一方でインバータ５２を介してＡＮＤゲート５４に入
力されている。そして、ＡＮＤゲート５３の出力信号５
０４はＤフリップフロップ５５のデータ入力（Ｄ）に入
力され、ＡＮＤゲート５４の出力信号５０５はＤフリッ
プフロップ５６のデータ入力（Ｄ）に入力されている。
、一方でインバータ５２を介してＡＮＤゲート５４に入
力されている。そして、ＡＮＤゲート５３の出力信号５
０４はＤフリップフロップ５５のデータ入力（Ｄ）に入
力され、ＡＮＤゲート５４の出力信号５０５はＤフリッ
プフロップ５６のデータ入力（Ｄ）に入力されている。
Ｄフリップフロップ５５の正出力（Ｑ）５０６はＡＮＤ
ゲート５７に、負出力（Ｑ）５０７はＡＮＤゲート５４
に入力され、Ｄフリップフロップ５６の正出力（Ｑ）５
０８はＡＮＤゲート５８に、負出力（Ｑ）５０９はＡＮ
Ｄゲート５３に入力されている。
ゲート５７に、負出力（Ｑ）５０７はＡＮＤゲート５４
に入力され、Ｄフリップフロップ５６の正出力（Ｑ）５
０８はＡＮＤゲート５８に、負出力（Ｑ）５０９はＡＮ
Ｄゲート５３に入力されている。
次に、上記構成からなるクロック発生回路の動作を第４
図に示すタイミングチャートにもとづいて説明する。
図に示すタイミングチャートにもとづいて説明する。
サーミスタ１は周囲温度に応じたサーミスタ出力信号１
０１を出力し、このサーミスタ出力信号１０１が（ａ）
点にて基準電圧αを越えたとする。
０１を出力し、このサーミスタ出力信号１０１が（ａ）
点にて基準電圧αを越えたとする。
すると、コンパレータの出力であるクロック選択信号１
０２は”Ｏ”から”１”に変化し、これによりＡＮＤゲ
ート５４の出力信号５０５は、′”Ｏ”に変化するため
、クロックＢ信号１０４の立ち下がりでＤフリップフロ
ップ５６の出力が反転する。この結果、ＡＮＤゲート５
８の入力信号５０８が０”になり、クロックＢ信号１０
４は伝達されなくなる。
０２は”Ｏ”から”１”に変化し、これによりＡＮＤゲ
ート５４の出力信号５０５は、′”Ｏ”に変化するため
、クロックＢ信号１０４の立ち下がりでＤフリップフロ
ップ５６の出力が反転する。この結果、ＡＮＤゲート５
８の入力信号５０８が０”になり、クロックＢ信号１０
４は伝達されなくなる。
しかし、同時にＡＮＤゲート５３の両入力が”１″にな
り、クロックＡ信号１０３の立ち下がりでＤフリップフ
ロップ５５の出力が反転するため、ＡＮＤゲート５７の
入力信号５０６が１１１１１になり、クロックＡ信号１
０３が選択クロック信号ｌＯ５として伝達される。
り、クロックＡ信号１０３の立ち下がりでＤフリップフ
ロップ５５の出力が反転するため、ＡＮＤゲート５７の
入力信号５０６が１１１１１になり、クロックＡ信号１
０３が選択クロック信号ｌＯ５として伝達される。
すなわち、選択されていたクロックの立ち下がりから、
次に選択されるクロックの立ち下がりまではどちらのク
ロックの伝達されないため、グリッチのないクロック切
換が可能となる。
次に選択されるクロックの立ち下がりまではどちらのク
ロックの伝達されないため、グリッチのないクロック切
換が可能となる。
また、このように−旦サーミスタ出力信号１０１が基準
電圧βを越えると、コンパレータ２は、以後、サーミス
タ出力信号１０１と基準電圧βとを比較する。そして、
（ｂ）点にてサーミスタ出力信号１０１が基準電圧βよ
り低くなるため、コンパレータ２の出力であるクロック
選択信号１０２は”ｌ”から”０”に変化し、上述した
のと逆の過程を経てクロックＢ信号１０４が選択クロッ
ク信号１０５として伝達されることになる。
電圧βを越えると、コンパレータ２は、以後、サーミス
タ出力信号１０１と基準電圧βとを比較する。そして、
（ｂ）点にてサーミスタ出力信号１０１が基準電圧βよ
り低くなるため、コンパレータ２の出力であるクロック
選択信号１０２は”ｌ”から”０”に変化し、上述した
のと逆の過程を経てクロックＢ信号１０４が選択クロッ
ク信号１０５として伝達されることになる。
なお、本発明は上記実施例に限定されるものでなく、要
旨の範囲内における種々変形例を含むものである。例え
ば、上述の実施例では、二種類の周期のクロックから選
択しているが、さらにその種類を増やしてより効率的に
マイクロプロセッサの処理を行なわしめる構成とするこ
ともできる。
旨の範囲内における種々変形例を含むものである。例え
ば、上述の実施例では、二種類の周期のクロックから選
択しているが、さらにその種類を増やしてより効率的に
マイクロプロセッサの処理を行なわしめる構成とするこ
ともできる。
［発明の効果］
以上説明したように本発明は、ＭＯ９集積回路からなる
マイクロプロセッサに対して高温時には低い周波数のク
ロックを出力して動作を保証するとともに、低温時には
高い周波数のクロックを出力してマイクロプロセッサの
最大性能を引き出すことが可能であるとともに、クロッ
ク切換時のグリッチノイズを取り除くことによってマイ
クロプロセッサに安定した動作を行なわしめることが可
能なりロック発生回路を提供できるという効果がある。
マイクロプロセッサに対して高温時には低い周波数のク
ロックを出力して動作を保証するとともに、低温時には
高い周波数のクロックを出力してマイクロプロセッサの
最大性能を引き出すことが可能であるとともに、クロッ
ク切換時のグリッチノイズを取り除くことによってマイ
クロプロセッサに安定した動作を行なわしめることが可
能なりロック発生回路を提供できるという効果がある。
第１図は本発明の一実施例に係るクロック発生回路のブ
ロック図、第２図は第１図に示すコンパレータのより詳
細なブロック図、第３図は第１図に示すクロック切換回
路のより詳細なブロック図、第４図は第１図に示すクロ
ック発生回路の動作を示すタイミングチャートである。 サーミスタ コンパレータ クロック八発生回路 クロックＢ発生回路 クロック切換回路
ロック図、第２図は第１図に示すコンパレータのより詳
細なブロック図、第３図は第１図に示すクロック切換回
路のより詳細なブロック図、第４図は第１図に示すクロ
ック発生回路の動作を示すタイミングチャートである。 サーミスタ コンパレータ クロック八発生回路 クロックＢ発生回路 クロック切換回路
Claims (1)
- あらかじめ設定した温度となったか否かを検知する基準
温度検知手段と、複数の周期のクロック信号を出力する
クロック信号出力手段と、このクロック信号出力手段が
出力する複数の周期のクロック信号を入力し、上記基準
温度検知手段による検知結果にもとづいて、設定温度に
応じた周期のクロック信号を出力するクロック信号切換
手段とを具備するクロック発生回路において、上記基準
温度検知手段が、上記設定温度にヒステリシス特性を持
たせて判断するものであり、上記クロック信号切換手段
が、クロック信号の切換時にグリッチノイズを出力する
ことなく切り換えを行なうものであることを特徴とする
クロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196801A JPH0362611A (ja) | 1989-07-31 | 1989-07-31 | クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196801A JPH0362611A (ja) | 1989-07-31 | 1989-07-31 | クロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362611A true JPH0362611A (ja) | 1991-03-18 |
Family
ID=16363877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196801A Pending JPH0362611A (ja) | 1989-07-31 | 1989-07-31 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362611A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0655838A3 (de) * | 1993-11-26 | 1995-12-06 | Telefunken Microelectron | Verfahren zum Betrieb eines digitalen Logik-Halbleiterbauelements. |
| EP0760139A4 (en) * | 1994-05-12 | 1997-08-20 | Intel Corp | USE OF TEMPERATURE SENSORS ARRANGED ON THE SEMICONDUCTOR CARRIER AND ERROR SIGNALS OF THE COOLING FAN TO CONTROL THE LOSS PERFORMANCE |
| JP2008016931A (ja) * | 2006-07-03 | 2008-01-24 | Fujitsu Ltd | 半導体装置、電子機器及び同期制御方法 |
| JP2008059193A (ja) * | 2006-08-30 | 2008-03-13 | Oki Electric Ind Co Ltd | クロック切替回路 |
| WO2010067495A1 (ja) * | 2008-12-08 | 2010-06-17 | パナソニック株式会社 | システムクロック監視装置およびモータ制御システム |
-
1989
- 1989-07-31 JP JP1196801A patent/JPH0362611A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0655838A3 (de) * | 1993-11-26 | 1995-12-06 | Telefunken Microelectron | Verfahren zum Betrieb eines digitalen Logik-Halbleiterbauelements. |
| EP0760139A4 (en) * | 1994-05-12 | 1997-08-20 | Intel Corp | USE OF TEMPERATURE SENSORS ARRANGED ON THE SEMICONDUCTOR CARRIER AND ERROR SIGNALS OF THE COOLING FAN TO CONTROL THE LOSS PERFORMANCE |
| EP0760139B1 (en) * | 1994-05-12 | 2004-08-04 | Intel Corporation | Employing on die temperature sensors and fan-heatsink failure signals to control power dissipation |
| JP2008016931A (ja) * | 2006-07-03 | 2008-01-24 | Fujitsu Ltd | 半導体装置、電子機器及び同期制御方法 |
| JP2008059193A (ja) * | 2006-08-30 | 2008-03-13 | Oki Electric Ind Co Ltd | クロック切替回路 |
| WO2010067495A1 (ja) * | 2008-12-08 | 2010-06-17 | パナソニック株式会社 | システムクロック監視装置およびモータ制御システム |
| US8638154B2 (en) | 2008-12-08 | 2014-01-28 | Panasonic Corporation | System clock monitoring apparatus and motor control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001290793A (ja) | マイクロコンピュータ | |
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| US5448597A (en) | Clock signal switching circuit | |
| JPH0362611A (ja) | クロック発生回路 | |
| JP2678115B2 (ja) | タイマ回路 | |
| US4924484A (en) | High speed digital counter | |
| JPH02207312A (ja) | クロック発生回路 | |
| JP2776157B2 (ja) | 発振回路 | |
| JP3662411B2 (ja) | トリガ回路 | |
| KR910006325Y1 (ko) | 다이내믹 프로세서의 클럭속도 선택회로 | |
| KR920003040Y1 (ko) | 클럭 분주 선택회로 | |
| KR100437833B1 (ko) | 클럭신호 스위치 회로 | |
| JP3201445B2 (ja) | チャタリング防止回路 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPH0318912A (ja) | クロック信号発生回路 | |
| JPH02183321A (ja) | クロック発生回路 | |
| JPH0529924A (ja) | ９分周回路 | |
| JPH06177723A (ja) | パルス幅変調回路 | |
| KR940002467B1 (ko) | 클럭 소스 선택회로 | |
| JPH0429248B2 (ja) | ||
| JPH1084277A (ja) | クロック生成回路 | |
| JPH06152338A (ja) | 逓倍回路 | |
| JPH1197988A (ja) | クロック切換回路 | |
| JPH0690144A (ja) | レジスタ | |
| JPH09238056A (ja) | パルス幅制御回路 |