JPH0362792A - Video descramble receiver - Google Patents

Video descramble receiver

Info

Publication number
JPH0362792A
JPH0362792A JP1198900A JP19890089A JPH0362792A JP H0362792 A JPH0362792 A JP H0362792A JP 1198900 A JP1198900 A JP 1198900A JP 19890089 A JP19890089 A JP 19890089A JP H0362792 A JPH0362792 A JP H0362792A
Authority
JP
Japan
Prior art keywords
video
signal
receiver
line
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1198900A
Other languages
Japanese (ja)
Other versions
JP3102004B2 (en
Inventor
Yohei Kawabata
洋平 川端
Toshichika Sato
佐藤 寿親
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP01198900A priority Critical patent/JP3102004B2/en
Publication of JPH0362792A publication Critical patent/JPH0362792A/en
Application granted granted Critical
Publication of JP3102004B2 publication Critical patent/JP3102004B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、走査線内信号切(4す1式(ラインローテー
ション方式)を含んでヌクランプル放送された映像信号
を受信するための映像デスクランブル受信装置に関する
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a video descrambling receiving device for receiving a video signal broadcasted multiple times including a 4-in-1 system (line rotation system). Regarding.

171 来v> 4−Ji (rlji走査線内信号切
替方式によりスクランブルされた映像信号は例えば、第
3図のように示される。
171 ra v > 4-Ji (rlji A video signal scrambled by the intra-scanning line signal switching method is shown, for example, as shown in FIG. 3.

同図は、NTSC方式を例にとシ、ある水平ラインの映
像信もがスクランブルされる様子を示している。図中8
は原信号を示し、bはスクランブル信号を示している。
This figure takes the NTSC system as an example and shows how video signals on a certain horizontal line are also scrambled. 8 in the diagram
indicates the original signal, and b indicates the scrambled signal.

原信号の有効伝送画画面長さQの先頭からPの位置のカ
ッ1−ポイントでセグメントAとセクメー/ l−Bを
入れ替えて、スクランブル信号すが構成さ力る。ここで
デスクランブル側id、)、クランプル4かけで送られ
てきた映像信号の有効画面ゲ、1度その11ラインメモ
リへ書き;25んだ後、ライ/メモリのQ−Pのところ
から先に読み出すことじより、セクメントA、セグメン
トBの順で読みrB l、、デスクランブルを行う。こ
こで、刀ツトポイントの有効伝達画面範囲の先頭からの
位置Pは、送信側より映像信号と同時に送られてくるた
め、t゛スクランブラ側は、ラインメモリ内の読み出し
時の開始信号Q−Pを、1ラインごとに割算する必要が
あるが、従来、この計算は第41ツ1のような、回路構
成によっていた。図中1は、カットポイン)Pの有効画
面範囲Qの先頭からの位置、Pを示すデジタルデータバ
ヌをガくし、2はROMで(有効画面範囲長さQ−カッ
トポイン)P)を計算する。3はQ−Pの計算結果を出
力するデータバスである。
A scrambled signal is constructed by exchanging segments A and SEG/lB at the point P from the beginning of the effective transmission picture length Q of the original signal. Here, the descramble side id, ), the valid screen image of the video signal sent by 4 crumples, are written once to the 11th line memory; From the beginning, segment A and segment B are read in this order and descrambled. Here, since the position P from the beginning of the effective transmission screen range of the sword point is sent from the transmitting side simultaneously with the video signal, the scrambler side receives the start signal Q- when reading from the line memory. It is necessary to divide P for each line, but conventionally, this calculation has been performed using a circuit configuration such as the one in the 41st part. In the figure, 1 indicates the position of the cut point) P from the beginning of the effective screen range Q, and the digital data baru indicating P is calculated, and 2 calculates (effective screen range length Q - cut point) P) in the ROM. do. 3 is a data bus that outputs the calculation results of QP.

発明が解決しようとする課題 第4図に要するROMの容量は、5bit入力8bit
出力を例にとれば、約2” byte  である。有効
伝送画面長さQは、システムにより一定ではないため、
1つのデスクランゾルで複数のシステムへの対応を考え
ると、このROMは、各システムの有効伝送画面長さQ
ごとにQ−Pを計算するために必要となり、回路規模が
増大する。
Problem to be Solved by the Invention The capacity of the ROM required in Fig. 4 is 5 bits input and 8 bits.
Taking the output as an example, it is approximately 2" bytes.The effective transmission screen length Q is not constant depending on the system, so
Considering that one descranzor can support multiple systems, this ROM has the effective transmission screen length Q of each system.
It is necessary to calculate Q-P for each time, which increases the circuit scale.

本発明は、このような問題点にもとづき、簡潔な構成を
もって、回路規模を増大させることなしに、同じ効果を
得る回路構成を提供することを目的とするものである。
The present invention is based on these problems and aims to provide a circuit configuration that has a simple configuration and achieves the same effect without increasing the circuit scale.

課題を解決するための手段 セレクト入力により、複数の定数を出力するPALと、
インバータと、加算器を用いて引き算を計算することを
特徴とする。
A PAL that outputs multiple constants based on the method selection input to solve the problem,
It is characterized by calculating subtraction using an inverter and an adder.

作  用 本発明の映像デスクランブル受信装置によれば、有効画
面伝送範囲の異なる複数のシステムにも、回路規模を増
大させることなく対応することができ、安価な映像デス
クランブル受信装置の提供を可能にするものである。
Function: According to the video descrambling receiving device of the present invention, it is possible to support multiple systems with different effective screen transmission ranges without increasing the circuit scale, and it is possible to provide an inexpensive video descrambling receiving device. It is something to do.

′)!:飽例 以下、本発明の一実施例を、図面に基づいて説明する。′)! : Tired example Hereinafter, one embodiment of the present invention will be described based on the drawings.

第1図は、本発明の一実施例に係る要部の構成を示すブ
ロック図である。
FIG. 1 is a block diagram showing the configuration of main parts according to an embodiment of the present invention.

同図に)いて、第4図と共通の部分には同符号を付して
示している。
4), and parts common to those in FIG. 4 are designated by the same reference numerals.

図中、4はインバータで入力データバス1の全ビットを
反転させる。6はPALでセレクトライン8により、該
尚するシステムの有効伝送画面範囲Qに「1」を加えた
ものをセレクトし、出力バスライン7へ出力する。6は
加算器で、インバータ出力4とPAL出カフの値をバス
ライン3へ加算山刃する。
In the figure, an inverter 4 inverts all bits of the input data bus 1. 6 is PAL, and selects the effective transmission screen range Q of the system in question plus "1" using the select line 8, and outputs it to the output bus line 7. An adder 6 adds the values of the inverter output 4 and the PAL output cuff to the bus line 3.

次に、さらに詳しく動作の様子をPが「○」〜「254
」、Qが「254」の場合を例に取り説明を行なう。た
とえば、4図中、データバス1のブタがl−115」の
時、2進数表示を行うと「01110011」となシ、
これをインバータで全ビット反転を行うと「10001
100」すなわち「139」となる。この時、PAL6
は「Q+1」すなわち「255」を出力しているため、
加3’): kは「115+255Jの下位8ビツトを
取シ、139を出力し結果rQ−PJが計算される。
Next, P shows the operation in more detail from "○" to "254".
” and Q is “254” as an example. For example, in Figure 4, when the pig on data bus 1 is "l-115", when it is displayed in binary, it will be "01110011".
When all bits are inverted using an inverter, it becomes ``10001''.
100'', that is, ``139''. At this time, PAL6
outputs “Q+1” or “255”, so
Addition 3'): k takes the lower 8 bits of 115+255J, outputs 139, and calculates the result rQ-PJ.

このように、PAL6へのセレクトライン8により、各
システムの有効伝送画面範囲に対応するQ→−1を変え
ることで、各種のシステムに対応できるため、回路規模
を増大させることなくrQ−PJが計算でき、ROMを
使用し/と場合のように、各システムごとにROMを構
成し回路規模を増大させることがない。
In this way, by changing Q → -1 corresponding to the effective transmission screen range of each system using the select line 8 to PAL 6, it is possible to correspond to various systems, so rQ-PJ can be achieved without increasing the circuit scale. This eliminates the need for configuring a ROM for each system and increasing the circuit size, unlike the case where a ROM is used.

次に、本発明が、映像デヌクラノブル受1言装置の中で
実際に使われている様子を第2図NTSC映像デスクラ
ンブル受信W’j:4の要部ブl′:T、り1゛イ1を
用いて説明する。第2図に釦いて1はカットポイントの
右動画面の先頭からの位置を示すデータバスで、10は
8ビツトのrPJをここでの有効伝送画面範囲「Q」に
対応させるための処理を行う。
Next, the main parts of the NTSC video descrambler reception W'j:4, shown in FIG. 1 will be used for explanation. In Figure 2, 1 is the data bus that indicates the position of the cut point from the beginning of the right video screen, and 10 is the data bus that performs processing to make the 8-bit rPJ correspond to the effective transmission screen range "Q". .

13は本発明の引き算を行うブロックで、ここでばr 
Q−P Jを演算する。14〜17はデスクランゾルを
行うための、有効伝送画面の先頭からのオフセソトアド
レヌの算出を各ラインごとに行いセレクタ2Qにより、
走査線内のヌクランプル範囲と、非ヌクランプル範囲で
、それぞれ」−側、下側の切り換えを行う。21はアド
レスバスで、リードモディファイライトを行−〕でいる
RAMに接続されてしる。
13 is a block that performs subtraction according to the present invention, where r
Calculate Q-P J. 14 to 17 calculate the off-set address from the beginning of the effective transmission screen for each line in order to perform descransol, and use selector 2Q.
Switching to the "-" side and the "down" side is performed in the null crumple range and non-null crumple range within the scanning line, respectively. Reference numeral 21 denotes an address bus, which is connected to the RAM for read-modify-write operations.

22は切り換え信号で、ここではNTSC方式。22 is a switching signal, here the NTSC system.

MUSE力式の切シ換えを行う。NTSC方式とMUS
E方式では、Qの値が異なるが、図中13のゾロツクに
本発明の回路を用いることで、ROMを使用した場合の
ように回路規模を増大させることがない、。
Performs MUSE power type switching. NTSC system and MUS
In the E method, the value of Q is different, but by using the circuit of the present invention in the circuit 13 in the figure, the circuit size does not increase as in the case of using a ROM.

発明の効果 以上のように、本発明によれば、インバータと加算器と
RALだけの簡単なI11或にかかわらず、各種の右動
画面範囲を持った複数のシヌテムに対応できる安価な映
像デヌクランブル受信装置を提供することができるもの
であって、実用的効果にすぐれたものである。
Effects of the Invention As described above, according to the present invention, an inexpensive video descrambling reception system that can accommodate multiple synutems with various right video screen ranges, regardless of whether it is a simple I11 with only an inverter, an adder, and an RAL, can be achieved. It is possible to provide a device with excellent practical effects.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に釦ける映像デヌクランブル
受信装置の要部のブロック図、第2図は本発明が実際に
NTSC/MUSE映像デヌクランブル受信装置の中で
用いられている様子を示すブロックfL第3図は映像ヌ
クランブルシヌテムを説明する/こめの信号波形図、第
4図は従来の映像デヌクランプル受信装置の要部のブロ
ック図である。 1・・・ ・カッ1−ポイン1−の右動画面の先頭から
の位置を示すデータバス、4・・・・・インバータ、5
・・・・・・加算器、3・・・・・・Q−Pの出力デー
タバス、6・・・・・・定数発生用PAL、7・・・・
・定数発坐出力データバメ、8・・・・・・Qのセレク
トライン。 第 図
FIG. 1 is a block diagram of the main parts of a video denucrambling receiver according to an embodiment of the present invention, and FIG. 2 shows how the present invention is actually used in an NTSC/MUSE video denucrambling receiver. Block fL FIG. 3 is a signal waveform diagram illustrating a video decimation system, and FIG. 4 is a block diagram of the main parts of a conventional video decimation receiving apparatus. 1... Data bus indicating the position of the point 1 from the beginning of the right video screen, 4... Inverter, 5
... Adder, 3 ... Q-P output data bus, 6 ... PAL for constant generation, 7 ...
・Constant output data fit, 8...Q selection line. Diagram

Claims (1)

【特許請求の範囲】[Claims] 走査線内信号切替方式によりスクランブルされた映像信
号をデスクランブルする際に、送信側より送られてきた
スクランブルの際の切断点位置を示すデータの全ビット
をインバータにより反転したものと、走査線内の信号切
り替え範囲の幅を示すデータと「1」を加算することに
より、受信側の映像信号が書き込まれたラインメモリ内
の読み出し開始位置を求めるようにした映像デスクラン
ブル受信装置。
When a video signal scrambled using the intra-scanning line signal switching method is descrambled, all bits of data indicating the position of the cutting point during scrambling sent from the transmitting side are inverted by an inverter, and A video descrambling receiving device that calculates a reading start position in a line memory in which a receiving side video signal is written by adding "1" to data indicating the width of a signal switching range.
JP01198900A 1989-07-31 1989-07-31 Video descramble receiver Expired - Fee Related JP3102004B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01198900A JP3102004B2 (en) 1989-07-31 1989-07-31 Video descramble receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01198900A JP3102004B2 (en) 1989-07-31 1989-07-31 Video descramble receiver

Publications (2)

Publication Number Publication Date
JPH0362792A true JPH0362792A (en) 1991-03-18
JP3102004B2 JP3102004B2 (en) 2000-10-23

Family

ID=16398811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01198900A Expired - Fee Related JP3102004B2 (en) 1989-07-31 1989-07-31 Video descramble receiver

Country Status (1)

Country Link
JP (1) JP3102004B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599654A (en) * 1992-08-21 1997-02-04 Fujitsu Limited Process for forming patterned layer of fluorinated resin and devices containing same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19905967B4 (en) 1999-02-12 2004-02-05 Dynamic Systems Engineering B.V. System for order picking, in particular for order picking of food in rectangular package containers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599654A (en) * 1992-08-21 1997-02-04 Fujitsu Limited Process for forming patterned layer of fluorinated resin and devices containing same
US5780874A (en) * 1992-08-21 1998-07-14 Fujitsu Limited Process for forming fluorinated resin or amorphous carbon layer and devices containing same
US6048786A (en) * 1992-08-21 2000-04-11 Fujitsu Limited Process for forming fluorinated resin or amorphous carbon layer and devices containing same

Also Published As

Publication number Publication date
JP3102004B2 (en) 2000-10-23

Similar Documents

Publication Publication Date Title
JP3690737B2 (en) Apparatus in an audio / video signal transport processor for processing signals having time division multiplexed packets of program components
CA1232962A (en) Scrambled television signals
EP0662767A3 (en) Video display system with a digital line deinterlacing circuit
EP0554836B1 (en) Parabolic waveform generating apparatus
JPH0362792A (en) Video descramble receiver
JPS60256286A (en) Transmission system of television signal
KR100223857B1 (en) Apparatus for general image format transformation
KR960010502B1 (en) Simultaneous processor of scrambled & non-scrambled signal
KR950012669B1 (en) Caption decoder control method of scrambled video signal
JPS5898778A (en) Monitor device selection display system
KR970011544B1 (en) Image scrambling system
KR0170962B1 (en) Broadcasting signal transmitting and receiving device and method
JPH0420086A (en) Waveform equalizer
JP3179144B2 (en) Digital arithmetic unit for television signals
JPH0260291A (en) descrambling device
JPH0946685A (en) Scramble broadcasting system
US5383206A (en) Error correcting apparatus for image processing system
JP3093497B2 (en) Continuous scramble method
JPH0517758B2 (en)
JP3028597B2 (en) Scramble transmission method
KR100254203B1 (en) Image processing device
JPS62173872A (en) Television scramble signal correction circuit
JPH0757026B2 (en) Television signal transmission system
MY117363A (en) Digital signal processing circuit for a television receiver
JPS58146189A (en) Encryption system in video signal 2-channel transmission

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees