JPH0363252B2 - - Google Patents

Info

Publication number
JPH0363252B2
JPH0363252B2 JP56091509A JP9150981A JPH0363252B2 JP H0363252 B2 JPH0363252 B2 JP H0363252B2 JP 56091509 A JP56091509 A JP 56091509A JP 9150981 A JP9150981 A JP 9150981A JP H0363252 B2 JPH0363252 B2 JP H0363252B2
Authority
JP
Japan
Prior art keywords
matrix
point
output
input
tap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56091509A
Other languages
English (en)
Other versions
JPS57207414A (en
Inventor
Hiroshi Sakaki
Sotokichi Shintani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
Kokusai Denshin Denwa KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK filed Critical Kokusai Denshin Denwa KK
Priority to JP9150981A priority Critical patent/JPS57207414A/ja
Publication of JPS57207414A publication Critical patent/JPS57207414A/ja
Publication of JPH0363252B2 publication Critical patent/JPH0363252B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明はデータ伝送に於て伝送路の歪を補償す
る目的で使用するトランスバーサルフイルタ形等
化器に関するものである。
従来上記目的のためにはアダプテイブ動作をす
る多種のいわゆる自動等化器が提案されている。
これらは、伝送路出力と参照信号という等化器出
力の理想値を一定個数だけ取り扱うことにより上
記自動等化器に於けるタツプ重みを決定する。こ
の場合、タツプ値を求める演算過程が簡単で演算
手数が少いものは入力された情報を生かし来れず
最良のタツプ重みが得られないことが起り、又カ
ルマンフイルタ理論を用いた自動等化器等は情報
を十分生かし最良のタツプ重みが得られるがそれ
に要する演算手数は多く、特に参照信号が理想値
から外れた場合等に於けるように非常に多くの個
数の伝送路出力及び参照信号を取り扱わねばなら
ない場合は殆んど実用不能な程度にまで演算手数
は増加する。
本発明はこれら各種の自動等化器の欠点を取り
除くべく考案されたものであり、入力する情報を
生かし最良のタツプ重みを与え、しかも演算手数
がカルマンフイルタ理論を用いたものよりも少
く、特に取り扱かう入力の個数が増えても演算手
数は殆んど増加しないという特徴を持ち、参照信
号が理想値から外れる場合等多数の入力を取り扱
かう時には大きな効果を発揮する。
以下本発明の説明を行うが、まず本発明の基礎
となるデータ伝送システムに於ける本発明の等化
器の所在および動作理論についてまず説明する。
図１が本発明の等化器に関する説明図である。図
中SYはシンボル発生器、TLは伝送路、Ｓはサン
プラ、RGは参照信号発生部、ＴはＴ秒（あらか
じめ定めた値である）の遅延を発生する遅延素子
であり、TCはタツプ重み計算器である。又C0…
CN-1はそれぞれタツプ重み係数器であり、これら
が集まりさらにタツプ制御機能が加わりCPのタ
ツプ重み制御器を構成する。タツプ重み係数器Cj
（Cj＝１…Ｎ）はその入力にCjなる係数値を乗じ
て出力に出すものである。このようにタツプ重み
係数器の記号とそれが発生する係数値は混同が無
いので同じ記号を用いる。Ｓは総和器であり入力
の総和を出力として発生する部分である。CLは
本発明のタツプ重み係数の計算を説明するための
計算部、OPは本発明の等化器の機能について説
明するための機能部である。
又点Q1はシンボル発生器出力点、Q2は伝送路
TL入力点、Q3は伝送路出力点、P0は等化器入力
点でありこれは第０タツプの点でもある。点P0
…PN-1はそれぞれ第１タツプから第Ｎタツプの点
である。点Q4は参照信号入力点である。なおP0
…PN-1は計算部CLおよび機能部OP双方にある
が、同じ信号を発生する点を同一記号にまとめた
ものである。点Q5は等化器出力点である。
以下図１の構成の動作について説明する。シン
ボル発生器SYは情報を荷うシンボル値をＴ秒毎
に発生する。シンボル電圧はＴ秒毎に発生するの
でその電圧を離散的時刻の関数として表示してよ
くaiと表わすことになる。但しｉは整数値を取る
時間変数である。aiはiTという時刻にシンボル発
生器出力点Q1に発生する電圧である。上記のよ
うにシンボル発生器に於て信号が間けつ的に発生
するため、等化器のタツプ関隔はＴ秒でよく等化
器の解析もＴ秒毎の離散的時刻に於ける解析でよ
い。この点の取り扱いは通常のアダプテイブ形自
動等化器と共通している。上記電圧aiが伝送路
TLに入り、その出力がＴ秒毎にサンプリングす
るサンプラＳに入る。その出力は離散的に表わす
ことが出来それの時刻ｉに於ける値はxiとする。
この信号が各遅延素子にて遅延を受けるため点Pj
に於ける信号値はxi-jとなる。又参照信号発生器
RGは時刻ｉにdiなる参照信号をその出力点Q4に
発生する。これらP0…P(N-1)及びQ4に発生する信
号をある一定個数（ここではｋ個とする）だけ入
力することにより計算部CLはC0…CN-1の最適タ
ツプ重みを計算する。最適タツプ重みは Ｃ＝〔r2I＋k 〓i=1 u〓iuT i〕-1×〔k 〓i=1 u〓idi〕 (1) で与えられる。但しuiは ui＝xi xi-1 〓 xi-(N-1) (2) なる式で与えられるP0…P(N-1)出力それぞれxi…
xi-(N-1)をベクトル的に並べたものである。又Ｃ
はタツプ重み係数値C0C1…CN-1をベクトル的に
並べたもので Ｃ＝C0 C1 〓 CN-1 (3) と書けるものである。式(1)に於て〜の記号は複素
共役値を取ることをあらわし又Ｔは行列及びベク
トルの転置をあらわし、右かたの−１の記号は行
列の逆転をあらわす。又式(1)中のr2は任意に与え
る数値でタツプ重み係数値を安定に得るために加
える数値である。r2の値は例えば被推定伝送路増
幅度周波数特性における最小値の２倍程度に選ぶ
のが適当であるが、この値はトライアンドエラー
的に等化器を動作させつつ人手により変更可能な
ものである。ＩはＮ×Ｎ行単位行列である。式(1)
はこのように通常知られている最適タツプ値を与
える式に動作安定化のための項r2Iを加えて構成
したものである。このため式(1)の第１項に於る行
列の逆転が常に安定的に可能となる。しかしなが
らこのペナルテイとして式(1)はやや最適値からず
れたタツプ値を与えることになる。係数r2の選択
によりこの安定性と最適性の調整を図ることにな
る。式(1)に於て乗算記号の左側の項はＮ×Ｎ行列
となり右側の項はＮ元ベクトルになることは言う
までもない。計算部CLの特にタツプ重み計算器
TCは式(1)(2)(3)の演算を行ない式(3)に示す各タツ
プ重み係数値をタツプ重み係数器に与える。図１
においてタツプ重み計算器TCよりタツプ重み制
御器CPへのびている線がこの情報径路を示す。
参照信号diは等化器出力の理想的な値として入
力されるものである。参照信号diがai-K（Ｋはある
正の整定数）であるとこれをもとに相当数のｋの
値に於て(1)〜(3)の演算行つて得たC0…CN-1の値
を機能部OPに持つ等化器の等化器出力点Q5に於
ける出力yiはai-Kの値を発生するようになる。
本等化器は複素数を許容するものである。この
ことについて以下説明する。シンボル発生器SY
の出力値ai従つて参照信号発生器RG出力値diは複
素数であること、又伝送路TLは複素数インパル
ス応答を持つものであることが許容されている。
これに対応してタツプ重み係数値Cj，（ｊ＝１…
Ｎ）は複素数値を持ち、遅延素子Ｔは複素数値を
遅延させるものでありサンプラＳは複素数をサン
プリングするものとなり又各素子を結ぶ導線は複
素数値を伝送するものでありもちろんタツプ重み
計算器TCは式(1)〜(3)で示される複素数の演算を
行なうものである。
自然界には複素数値が物理的に存在しないので
これは実数値と虚数値に分解して取り扱われる。
すなわち図１に於ける計算部CL、機能部OP内各
点は実数点と虚数点の２点より構成されることに
なり、各素子を結ぶ導線は実数線と虚数線に分解
され又遅延素子Ｔは実数及び虚数の２つの遅延素
子から成ることになりサンプラＳも同様である。
又タツプ重み計算器を含め図１の構成には複素数
の加算（総和も含む）と乗算の演算が含まれる。
一方ａ，ｂ，ｃ，ｄを各実数としｊをこの場合は
虚数単位√−１とした場合ａ＋bjとｃ＋djの２つ
の複素数の乗算及び加算はそれぞれ （ａ＋bj）（ｃ＋dj）＝（ab−bd）＋ｊ（bc＋cd）
(4) 及び （ａ＋bj）＋（ｃ＋dj）＝（ａ＋ｃ）＋ｊ（ｂ＋ｄ）
(5) の２つの式を用い実数に分解して行われる。従つ
て図１の構成に於ける複素数の乗算及び加算はそ
れぞれ式(4)及び(5)を利用して実数に分解して行な
うことが出来る。
以上述べたように演算、信号伝送、遅延及びサ
ンプリング等複素数の処理が実数分解で行えるこ
とがわかつた。このような知識をふまえて今後の
説明を行つていくことにし又このような観点から
図１の構成に対応する今後述べる本発明の説明に
於ては特に複素数の取り扱いを実数、虚数に分解
して行わないことにする。
シンボル発生器SY、参照信号発生器RGが複素
数出力を発生し、又伝送路TLが複素数シンボル
を持つ形式はQAM変調等いわゆる２軸変調が行
われる際の等価回路として発生する。等化器動作
に関してはこのような等価回路に対する動作を考
えればよいので等化回路と実際の伝送システムと
の対応に関してはここでふれないことにする。な
おAM変調等の１軸変調に関しては等化器が取り
扱う数値はタツプ重み係数値を含めて全て実数と
なるが、これは複素数値が縮退して虚数部が無く
なつたものと考えられるので特にこれについては
とり立ててふれない。
なお図１の参照信号発生器RGは送信側に発生
するaiの値がある一定期間判明している場合はそ
れを受信側で再現する手段を用いて、又はaiの値
が不明である場合は入力する等化器入力点P0に
於ける信号xiをある種の固定等化器を通しその出
力を非直線素子から成る判定器に入力して得る手
段を用いて構成される。これらの参照信号発生器
動作は通常のアダプテイブ等化器の場合と同様に
構成される。参照信号発生器RGの動作がどのよ
うなものであろうと図１の構成及びその原理を用
いた本発明の回路は式(1)を基本としてRGの特性
の限界条件下で最良のタツプ値を与えるのでRG
についてもこれ以上ふれない。
結局図１に於ける構成のなかでサンプラＳ、計
算部CL、機能部OPのみが後の本発明に対応しシ
ンボル発生器SY、伝送路TL及び参照信号発生器
RGは本発明の構成外のものとなる。
以上の知識をもとに構成した等化器が図２に示
す本発明のトランスバーサルフイルタ形等化器で
ある。
図中CLはタツプ重みを計算する計算部、OPは
伝達関数を発生する機能部である。CL中のIMは
逆行列を発生する逆行列発生部である。機能部
OP及び計算部CL中のＴはＴ秒の遅延を発生する
遅延素子、機能部OP中のC0…CN-1はそれぞれタ
ツプ重み係数器でありＳは総和器であり、入力の
総和を出力に発生する部分である。又CPはタツ
プ重み制御器である。次に計算部CLの各部につ
いてさらに説明する。MGは行列発生器、MIは
行列積分器、VS1はベクトルスカラ乗算器、
MA1MA2は行列加算器、VIはベクトル積分器、
RGはＲ発生器、MS1〜MS4は行列スカラ乗算
器、UMは単位行列発生器、XRはＸレジスタ、
BRはＢレジスタ、MM1とMM2は行列乗算器、
CG-1とCG2は定数発生器、SWはスイツチ、TR
はトレース演算器MVは行列ベクトル乗算器であ
る。
次に点Q3は伝送路出力点、点P0は等化器入力
点、点Q5は等化器出力点、Q4は参照信号入力点、
さらに点P0…PN-1はそれぞれ第１タツプから第
Ｎタツプの点である。又点M1は行列発生器MG
入力点、点M2は同出力点、点M3，M4はそれぞ
れ行列積分器MI入および出力点、点M5，M6は
ベクトルスカラ乗算器VS1入力点、点M7は同出
力点、点M8およびM9はそれぞれベクトル積分器
VIの入および出力点、点M10はＲ発生器RG出力
点、点M12は単位行列発生器UM出力点、点M11，
M13はそれぞれ行列スカラ乗算器MS1入力点、点
M14は同出力点、点M15及びM16は行列加算器
MA1入力点、点M17は同出力点、点M18逆行列発
生器の入力点とも言うことが出来るＢレジスタ入
力点、点M19は同出力点、点M20はＸレジスタ出
力点、点M21及びM22はそれぞれ行列乗算器MM1
の入力点、点M23は同出力点、点M24及びM25は
それぞれ行列乗算器MM2の入力点、点M26は同
出力点、点M27は定数発生器CG-1の出力点、点
M28，M29は行列スカラ乗算器MS3入力点、M30
は同出力点、点M31は定数発生器CG2出力点、点
M32，M33はそれぞれ行列スカラ乗算器MS4入力
点、点M34同出力点、点M35，M36はそれぞれ行
列加算器MA2入力点、点M37は同出力点、点
M38，M39はスイツチSWの固定接点、点M40は同
可動接点、点M41及びM42はそれぞれトレース演
算器TR入力及び出力点、点M43は単位行列発生
器UM出力点、点M44，M45は行列スカラ乗算器
MS2入力点、点M46は同出力点、点M47，M48は
行列ベクトル乗算器入力、点M49は同出力点であ
る。
図２の構造は計算部CLと機能部OPとにわかれ
ており、CLはタツプ重み係数値を計算する所で
あり、OPはそれを用いて等化を行なう部分であ
る。これら２つの部分は説明のための図である図
１のそれらの部分を具体化したものである。
点Q3には伝送路出力が連続的に入力されてい
るがこれがＴ秒毎にサンプル動作を行うサンプラ
を通つた出力がxiという離散的時間関数であり、
これは等化器入力点P0に発生する。Ｔ秒遅延素
子ＴはＴ秒の遅延を与えるので第ｊタツプの点Pj
はxi-jなる信号を与える。又参照信号入力点Q4に
はdiなる参照信号がＴ秒間隔で入力する。
図２では図を簡単化するため点P0…P(N-1)をま
とめて点Ｐであらわすことを行つている。もちろ
ん点ＰはＮ点の構成要素すなわち上述のP0…
P(N-1)から構成される。点Ｐに発生した信号は行
列発生器MG入力点M1に入る。点M1はもちろん
M1，0…M1,(N-1)のＮ点の構成要素より構成され
る。このように線でつながれている多くの構成要
素から成る２点間の信号伝送は特にことわらない
かぎり２点の構成要素数は等しく添字が同じ構成
要素が互いにつながれるものとする。又これら２
点間の結線のそばに示された“かつこ”の中には
その結線に含まれる単一線数を示すことにする。
点ＰとM1の間に示した（Ｎ）の表示は点ＰとM1
の間の結線がＮ本の単一線を含むことを示す。行
列発生器MGの出力点M2は点M2，ｍ，ｎ（ｍ＝
１…Ｎ，ｎ＝１…Ｎ）と２次元にラベル付けされ
たN2個の点から成る。この点の出力は行列積分
器MI入力点M3にそのまま入る。従つて点M3も
M3，ｍ，ｎ（ｍ＝１…Ｎ，ｎ＝１…Ｎ）と２次元
にラベル付けされたN2個の点から成る、点M2，
M3をむすぶ線の横には２次元ラベル付けされた
N2個の線であることを示す（Ｎ×Ｎ）の表示を
そえることにする。
さて行列発生器MGの構造は図３のように書け
る。図３に於てＣは入力の複素共役値を出力に発
生する複素共役器、Ｍは乗算器である。複素共役
器は複素数を実数と虚数に分解しその虚数部の符
号を反転するものであるから単なる符号反転器か
ら構成できる。M1入力は結局式(2)で与えられる
ベクトルuiであるので図３の構成より、行列発生
器MG出力点M2出力信号はu〓iuT iで与えられるＮ×
Ｎ行列であり自己相関値をその要素とするためこ
こでは自己相関行列と呼ぶものである。その第
mn要素（ｍ＝１…Ｎ，ｎ＝１…Ｎ）はM2，ｍ，
ｎであることがわかる。
行列積分器MIの入力点M3，ｍ，ｎ（ｍ＝１…
Ｎ，ｎ＝１…Ｎ）つながるMIの構成要素は図４
であらわされる。Ｒは単一レジスタでスカラ量を
記憶する部分であり、ADは加算器である。これ
ら２つの部分により積分器が構成される。MIを
構成するにはこのような構成要素がN2個必要で
あることは言うまでもない。図４のループの巡回
すなわち積分は時間変数ｉが１からｋまでの間行
われる。これによりｋ番目のタイムスロツト終了
後、点M4出力としてk 〓i=1 u〓iuT iというＮ×Ｎ行列が
発生する。そしてその構成要素である点M4，ｍ，
ｎにはk 〓i=1 u〓iuT iの第mn要素が発生する。ｋタイム
スロツト後データの取り込みは行わず本発明の等
化器はMI出力であるk 〓i=1 u〓iiuT iと後程説明するベク
トル積分器VI出力をもとにタツプ重み係数値の
計算及びそれを用いた等化動作を行なう。ｋの値
は通常200付近の値に選ばれる。
次にベクトルスカラ乗算器VS1の動作について
述べる。この構造は図５に示すとおりである。図
５に於てＣは複素共役値発生器でありその動作に
関しては行列発生器MGに関する所で既に説明し
た。Ｍは乗算器である。点M5よりuiの値が点M6
よりdiの値が入来するので点M7には〜uidiなベク
トルがこのベクトルの第ｍ要素が点M7,nに発生
するという形式で発生する。この出力はベクトル
積分器VIの入力点M8に導かれる。VIの入力点
M8,n（ｍ＝１…Ｎ）につながるVIの構成要素は図
６であらわされやはり積分器を構成する。図６に
於てＲは単一レジスタ、ADは加算器である。VI
はこのような構成要素をＮ個必要である。行列積
分器MIと同じくVIはｉが１からｋ迄積分を行な
いｋ番目のタイムスロツト終了後M9出力としてk 〓i=1 u〓idiというＮ次元ベクトルを発生する。そして
点M9の構成要素であるM9,n（ｍ＝１…Ｎ）にはk 〓i=1
u〓idiの第ｍ要素が発生する。この部分もｋ回以外
のデータの取り込みは行わない。
本発明の等化器の計算部CLの今迄説明した部
分以外に於ては行列積分器MI出力k 〓i=1 u〓iuT i及びベ
クトル積分器出力k 〓i=1 u〓idiをもとに以後説明するよ
うにタツプ重み係数値を順次求めて行く。
Ｒ発生器RGは、r2なるあらかじめ求められた
スカラ量を発生する。これは回線雑音の発生状態
等から決定される定数である程度任意にきめられ
るものである。RGはROM（リードオンリイメモ
リ）で構成可能であるRG出力は点M10に発生し
これは行列スカラ乗算器MS1の入力端子M11に入
力する。単位行列発生器UMは対角要素が全て１
で他の要素が全て０である単位行列をその出力点
M12に発生する。これは同じくROMで構成可能
である。点M12はN2個の構成要素M12,n,o（ｍ＝１
…Ｎ，ｎ＝１…Ｎ）から成り従つて点M12,n,n（ｍ
＝１…Ｎ）には１が他の点には０が発生する。こ
れが行列スカラ乗算器MS1の入力端子M13に入力
する。M13はもちろんN2個の単一点から成るが
その一つM13,n,o（ｍ＝１…Ｎ，ｎ＝１…Ｎ）につ
ながれるMS1の構成要素は図７のように書ける。
MS1は図７に示す構成要素がN2個必要となる。
行列スカラ乗算器SM1出力はr2Iなる行列であり
もちろんSM1出力点M14の構成要素M14,n,oには前
記行列の第ｍ，ｎ要素が発生する。行列積分器
MI出力は行列加算器MA1の入力点M14に導かれ
又行列スカラ乗算器MS1出力は同じく入力点M15
に導かれる。MA1の出力は点M17でありこれも
M17,n,o（ｍ＝１…Ｎ，ｎ＝１…Ｎ）であらわされ
るN2個の構成要素から成る。行列加算器MA1の
入力端子M15,n,o及びM16,n,oにつながる構成要素は
図８のように書ける。MA1出力はここで行列Ｂ
としてあらわし Ｂ＝r2I＋k 〓i=1 u〓iuT i (6) なる値を持つＮ×Ｎ行列でありこれの第ｍ，ｎ要
素は点M17,n,oに発生する。このＢの値が次に逆行
列発生部IMに入力する。IMの入力は行列Ｂであ
り出力はＢの逆行列B-1である。
IMの動作に入る前に逆行列を求めるための理
論について述べる。これに対する理論として反復
法なる一つの方法が〔古屋茂書、行列と行列式、
培風舘昭和32年（初版）P65〜66〕に記載されて
いる。逆行列を求める方法は色々あるが本発明に
これを求める方法はこの方法に基いているのでこ
れについて以下述べる。
行列Ｂの逆行列B-1を求める場合 Xl+1＝2Xl−XlBXl (7) なる式に従がい任意の行列X0を出発点の行列と
して反復動作を重ねXlを順次求めて行きある程度
例えばＬ（Ｌは20程度の数とする）回反復動作を
重ねた後のXLの値XLはB-1に非常に近いという
ものである。この際X0の選び方は任意で良いが
ただ Ｄ＝Ｉ−BX0 (8) なる行列Ｄの固有値の絶対値が全て１より小さく
なければいけないという条件がある。以上が反復
法の原理であるが本発明に於けるX0の選び方に
ついて以下述べる。
ここで取り扱かう行列Ｂは物理的に現実に存在
する伝送路の実己相関行列であるのでその固有値
は実数で全て正であり、それらは何れも固有値の
総和と同じ値であるＢのトレース（行列の対角要
素の総和）よりは小さいものである。従つてX0
を 0＝（１／trB）Ｉ (9) に選ぶと式(8)のＤの固有値の絶対値が１より小さ
いことが成立する。但しtrBは行列Ｂのトレース
をあらわす。本発明ではこのような理由から式(9)
に示す行列を式(7)の形式の反復動作の出発点の行
列とする。以上の知識をもとに逆行列発生部IM
の動作を説明して行く。なおIMの構成の方法は
以下述べる方法の外に種々の逆行列演算の論理に
対応して種々の方法がある。ここのIMはそのう
ちの一つの例である。
さて行列加算器MA1出力は逆行列発生部IM入
力点であり又ＢレジスタBR入力点である点M18
に入力する。Ｂレジスタは行列Ｂを常時発生する
ためのバツフアレジスタ的なものでこれの点
M18,n,o（ｍ＝１…Ｎ，ｎ＝１…Ｎ）につながる構
成要素は図９のようになる。但しＲは単一レジス
タである。BRはこのような構成要素N2個から成
り立つている。BR出力点M19は従つてM19,n,o（ｍ
＝１…Ｎ，ｎ＝１…Ｎ）でラベル付けされるN2
個の構成要素から成る。
逆行列発生部IMの各構成部分のうち式(7)に於
ける行列Xlの出発点となる行列X0の値を求める
部分であり後で説明するトレース演算器TR、単
位行列発生器UM、行列スカラ乗算器MS2以外の
部分は１つのループを構成する。このループは前
述の式(7)の演算を行ない行列Xlのそえ字ｌの値の
より大きいものを順次計算して行く部分である。
このループが構成するためにはスイツチSWが右
側すなわち点M38側に倒れていることを要する。
このループにはMM1MM2という２つの行列乗
算器が含まれている。MM1とMM2は同じ構造を
持つているので、ループの説明に入る前に少し行
列乗算器に関する説明を行なう。行列乗算器を一
般的にMMであらわすとこれは図１０のようにあ
らわされる。点MX，MYは行列乗算器MMの２つ
の入力点でありそれぞれ点MMX,n,o（ｍ＝１…Ｎ，
ｎ＝１…Ｎ）MY,n,o（ｍ＝１…Ｎ，ｎ＝１…Ｎ）
のN2個の構成要素から成る。点MXおよびMY点
にはそれぞれ行列mXおよびmYが入力するものと
する。MX,n,o，MY,n,oにはそれぞれ行列mX及びmY
の第mn要素が入る。図１０の点MX及びMYには
それぞれｌ，ｒという補助的な表示が付いてい
る。これらはスカラ乗算にはない行列乗算特有の
性質である乗算の方向性に対応するもので点MX
に入力する行列を左から、そして点MYに入力す
る行列を右から乗じることを示している。そして
ｌという補助的な表示を持つ点MXを行列乗算器
の左入力点、ｒという補助的な表示を持つ点MY
を右入力点と呼ぶことにする。出力点MZにはmX
mYなるＮ×Ｎ行列が発生し出力点MZの構成要素
MZ,n,o（ｍ＝１…Ｎ，ｎ＝１…Ｎ）はmXmYの第
ｍ，ｎ要素が発生する。mXmYの表現にあらわれ
るように行列mXは左から行列mYが右から乗じら
れ行列mXmYが構成されていることがわかる。
乗算器MMの構造をそのまま示すのは複雑さの
ために困難であるのでMZ,n,o（ｍ＝１…Ｎ，ｎ＝
１…Ｎ）を発生する部分のみを図１１に示す。
以上の基礎の上に立つてループ部分の説明を行
なう。今ループ部分がｌ回目の巡回を初めようと
している場合について考える。この際Ｘレジスタ
XRはXlなるＮ×Ｎ行列をたくわえている。点
M20はＸレジスタ出力点でありこれはM27,n,o（ｍ
＝１…Ｎ，ｎ＝１…Ｎ）の構成要素から成り
M20,n,oはXlの第mn要素を発生している。
行列乗算器MM1の左入力点M21には、Ｂレジ
スタBR出力である行列Ｂが、又右入力点M22に
は行列Xlが入力する。これの出力点M23には上述
の理由により行列XlＢが発生する。すなわち点２
３の構成要素M23,n,oには行列XlＢの第mn要素が
発生する。次に行列乗算器MM2の左入力点M24
には上記行列XlＢが又右入力点M25にはＸレジス
タXR出力Xlが入力する。このためMM2の出力点
M26にはXlBXlなるＮ×Ｎ行列が発生する。そし
てこの点M26の構成要素M26,n,oには行列XlBXlの
第mn要素が発生する。
定数発生器CG-1は−１というスカラ定数をそ
の出力点M27に発生する部分である。この出力は
行列スカラ乗算器MS3の入力点M28に入力する。
又行列乗算器MM2出力はMS3の入力点M29に入
力する。MS3は行列とスカラの乗算を行うもので
ありそのM29,n,oにつながる構成要素は図１２のよ
うに書ける。MS3はこのような部分N2個から成
る。点M30は行列−XlBXlを出力する部分であり
M30,n,oはその第mn要素を出力する。
定数発生器CG2は２というスカラ定数をその出
力点M31に発生する部分である。この出力は行列
スカラ乗算器MS4の入力点M32に加えられる。又
ＸレジスタXR出力はMS4の入力点M33に入力す
る。MS4は行列とスカラの乗算を行なう部分であ
りその点M33,n,oにつながる構成要素の構造は図１
３に示すようになる。この図に於てＭは乗算器示
す。MS4はこのような部分N2個から構成されて
いる。点M34はMS4出力点であり2XlるＮ×Ｎ行
列を出力する第mn要素は点M34,n,oに発生する。
MA2は行列加算器であり行列スカラ乗算器MS3
出力−XlBXlそ入力点M35に受け入れ又行列スカ
ラ乗算器MS4出力2Xlをそ入力点M36に受け入れ、
出力としてその出力点M37に2XlBXlという行列
を発生する部分である。M37,n,oは上記行列の第
mn要素を発生する。行列加算器MA2の点M35,n,o
およびM36,n,oにつながる構成要素の構造は図１４
のように書ける。ここでADは加算器である。
SWはN2回路２接点のスイツチである。これは２
つの固定接点M38およびM39持ち又加動接点は
M40である。これら各点はそれぞれM38,n,o，
M97,n,oM40,n,oとラベル付けされたN2個の構成要
素から成る。このスイツチSWが前述したように
ループ動作中は右側すなわち点M38側に倒れてい
るので点M38を通じてＸレジスタXRの入力点
M40に、点M37に発生する行列の値2Xl−XlBXlが
入力する。このためレジスタXRの記憶内容がXl
から2Xl−XlBXlとなる。式(7)によりこれはXl+1
であるのでＸレジスタ内容のXlからXl+1への更新
が終つたことになる。
ループは以上過程により巡回重ねＬ回巡回した
時点でその動作を停止する。その際Ｘレジスタ
XRにたくわえられている行列はXLである。Ｌを
余裕を見て20程度に選ぶと行列XLは前述の基本
理論所で述べたように行列B-1に非常に近い値に
なつているはずである。以後ここではこ行列を
B-1として取り扱かう。
以上がループ部分のｌ回目動作及びループの動
作終了に関する説明であつた。次こループ初期動
作について述べる。ＢレジスタBR出力は２分さ
れるがその一方はトレース演算器TR入力点M41
に入る。そ出力は同出力点M42に発生する。これ
はスカラ量である。TRの構造は図１５ように書
ける。図１５に於てＳは総和器INVは逆数発生
器で入力の逆数を出力に発生する部分である。こ
れは電卓類似の回路で構成できる。図１５に示す
ようにトレース演算器TRは点M41に入る入力の
うち点M41,n,n（ｍ＝１…Ｎ）の点、すなわち行列
の対角要素を発生する点に入つた入力のみしか利
用しない。点M41,n,nに発生する信号値の総和の
逆数すなわち式(9)に示されている１／trBの値をTR はその出力点M42に発生する。点４２は単一点か
ら成る。単位行列発生器については前述したがこ
れはＮ×Ｎ単位行列を発生しその出力点M43の構
成要素M43,n,o（ｍ＝１…Ｎ，ｎ＝１…Ｎ）はその
第mn要素を発生する。点M43出力は行列スカラ
乗算器MS2の入力点M44に導かれる。又点M42に
発生するトレース演算器TR出力は同じく入力点
M45に導かれる。MS2の構成要素のうち入力点
M44,n,o（ｍ＝１…Ｎ，ｎ＝１…Ｎ）につながる部
分の構造は図１６のように書ける。図１６に於て
Ｍは乗算器をあらわす。MS2はこのような部分
N2個から成り立つている。MS2の出力は点M46
に発生する。この出力は式(9)で示されるX0なる
行列であり、これがループ巡回開始時のＸレジス
タXRの初期値となるものである。この値はルー
プ巡回開始時は左側に倒れているSWの固定接点
M37を通じてＸレジスタに導かれる。Ｘレジスタ
にX0が入力後スイツチSWは右側点M38側に倒れ
このルー部分は前述の巡回動作を開始するわけで
ある。
さてループ巡回終了時に於てＸレジスタには式
(6)で与えられる行列Ｂの逆数B-1がたくわえられ
ている。この値は行列ベクトル乗算器MVの入力
点M47に入力する。MVの他の入力点M48にはベ
クトル積分器VI出力であるベクトルk 〓i=1 u〓iuT iが入力
する。MVはこのベクトルと行列B-1の積B-1・k 〓i=1 u〓idiなるベクトルをその出力点M49に発生する。
この値式(1)及び(6)で示されるように求める等化器
タツプ重み係数値をベクトル的に表現したＣであ
る。ＣはＮ元ベクトルでありＣ第ｍ要素すなわち
タツプ重みCn-1の値は点M49の第ｍ要素M49,nに
発生する。行列ベクトル乗算器MVの構成要素の
うち上記ベクトルの第ｍ要素を発生する部分を図
１７に示す。MVにはこのような部分がＮ個必要
である。この点M49の出力が機能部OPのタツプ
重み制御器CPに導かれ各タツプ重み係数値C0…
CN-1が同名の各タツプ重み係数器に与えられる。
CPと遅延素子Ｔおよび総和器Ｓから構成される
点P0からQ5迄の伝達関数は伝送路の等化を行な
うことになる。すなわち本発明の等化器は等化動
作を行い初める。
本発明の等化器は一定個数ｋ個のデータ取り込
みを行つた後等化器のタツプ重み係数値を決定す
る一種のプリセツト形等化器である。なおタツプ
重み係数値の発生は１回に限られるわけではなく
伝送路変動のある場合や前回構成した機能部OP
を参照信号di発生の助けとする場合等に於てはタ
ツプ重み係数値を求めなおす必要がある。この場
合は一種のアダプテイブ形等化器となる。
このように本発明の等化器は式(6)の右辺第１項
並びにこれを実現するＲ発生器RG、単位行列発
生器UM、行列スカラ乗算器MS1、行列加算器
MA1の各部の作用によつて安定した等化器動作
が可能となる。
以上詳細に本トランスバーサルフイルタ形等化
器の構成、動作を説明したが本等化器に於てデー
タ取り込み時期に於て必要な乗算回数は約kN2回
であり、行列演算に於て必要なそれは約2LN3回
であり、結局約kN2＋2LN3回の乗算が必要とる。
ｋが200程度、Ｎが15程度、Ｌが20程度の一般的
と思われる場合の総必要乗算量は約18万回程度と
なり、このよう比較的少い乗算手段で正確な等化
が実現出来ることになり高性能な等化器が構成で
きる。なお以上説明した各部の演算は乗算加算逆
数発生から成るが何れも電子卓上計算器類似のデ
ジタル回路で構成可能である。
【図面の簡単な説明】
図１は本発明の等化器に関する説明図、図２は
本発明の構成の一例の図、図３は行列発生器の
図、図４は行列積分器MIの構成要素の図、図５
はベクトルスカラ乗算器VS1の図、図６はベクト
ル積分器VIの構成要素の図、図７は行列スカラ
乗算器MS1の図、図８は行列加算器MA1の構成
要素の図、図９はＢレジスタBRの構成要素の
図、図１０は行列乗算器の一般的表現の図、図１
１は行列乗算器の構成要素の図、図１２は行列ス
カラ乗算器MS3の構成要素の図、図１３は行列ス
カラ乗算器MS4の構成要素の図、図１４は行列加
算器MA2の構成要素の図、図１５はトレース演
算器TRの図、図１６は行列スカラ乗算器MS2の
構成要素の図、及び図１７は行列ベクトル乗算器
MVの構成要素の図、である。

Claims (1)

  1. 【特許請求の範囲】 １ 入力信号をタツプ付遅延素子に通し、各タツ
    プに接続される係数器が遅延の小さい順にC0C1
    …CN-1のＮ個のタツプ重荷を持ち、各係数器の出
    力の総和を出力信号とするAM変調方式を除く
    QAM変調方式用のトランスバーサルフイルタ形
    等化器において、 各タツプ出力をもとに行列発生器MGにより複
    素共役発生器を乗算器の直前に用いて複素数値の
    自己相関関数行列を発生し、これを行列積分器
    MIによりｋ回積分した結果得られる行列、及び
    任意の正数と単位行列発生器UMの出力である単
    位行列の積を行列スカラ乗算器MS1で求めた結果
    得られる行列の和Ｂを求め、これの逆転を逆行列
    発生部IMにて行い行列B-1を得、一方各タツプ
    出力を遅延の少ない順に並べて得たベクトルの複
    素共役値と参照信号の積をベクトル乗算器VS1に
    て発生し、これをベクトル積分器VIにてｋ回積
    分して得たベクトルを求めこれを上記行列B-1の
    右方より乗じて得たベクトルの各要素を上から前
    記C0…CN-1のタツプ重みとすることを特徴とす
    るトランスバーサルフイルタ形等化器。
JP9150981A 1981-06-16 1981-06-16 Transversal filter type equalizer Granted JPS57207414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9150981A JPS57207414A (en) 1981-06-16 1981-06-16 Transversal filter type equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9150981A JPS57207414A (en) 1981-06-16 1981-06-16 Transversal filter type equalizer

Publications (2)

Publication Number Publication Date
JPS57207414A JPS57207414A (en) 1982-12-20
JPH0363252B2 true JPH0363252B2 (ja) 1991-09-30

Family

ID=14028374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9150981A Granted JPS57207414A (en) 1981-06-16 1981-06-16 Transversal filter type equalizer

Country Status (1)

Country Link
JP (1) JPS57207414A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS527653A (en) * 1975-06-24 1977-01-20 Kokusai Denshin Denwa Co Ltd <Kdd> Automatic equalizer with coefficient matrix
US4047013A (en) * 1975-07-09 1977-09-06 International Business Machines Corporation Method and apparatus for fast determination of initial transversal equalizer coefficient values

Also Published As

Publication number Publication date
JPS57207414A (en) 1982-12-20

Similar Documents

Publication Publication Date Title
US3742201A (en) Transformer system for orthogonal digital waveforms
Douglas et al. A pipelined LMS adaptive FIR filter architecture without adaptation delay
JP3621710B2 (ja) 動的適応性等化器システム及び方法
US4141072A (en) Frequency domain automatic equalizer using minimum mean square error correction criteria
US4152649A (en) Channel equalization apparatus and method using the Fourier transform technique
Tsatsanis et al. Subspace methods for blind estimation of time-varying FIR channels
Lindgren et al. Source separation using a criterion based on second-order statistics
KR950704863A (ko) 다중 경로용 내적 회로 및 방법(dot product circuit for multipath receivers)
US4121296A (en) Digital signal processing arrangement
US4027257A (en) Frequency domain automatic equalizer having logic circuitry
EP0152172A1 (en) Adaptive digital filter
Panicker et al. Adaptive parallel-cascade truncated Volterra filters
JPS5827546B2 (ja) エンザンソウチ
JPS6114695B2 (ja)
US4571719A (en) FIR-Type balance filter incorporated in the transmitter-receiver unit in a telecommunication system
JP4002830B2 (ja) 無線チャネル・シミュレーション方法及びチャネル・シミュレータ
Eweda et al. Quadratic mean and almost-sure convergence of unbounded stochastic approximation algorithms with correlated observations
NO157038B (no) En digital to-til-fire trŸds omformerkrets for en telefonabonnentlinje.
Seidner et al. Vector sampling expansion
JPH0363252B2 (ja)
US4020333A (en) Digital filter for filtering complex signals
JPH01258502A (ja) デジタル計算装置
CA1087693A (en) Frequency domain automatic equalizer utilizing the discrete fourier transform
JP3684314B2 (ja) 複素乗算器および複素相関器
JPWO2006106713A1 (ja) 最悪値誤差尺度を最小化する信号近似システム