JPH0363816A - ビット検索装置 - Google Patents
ビット検索装置Info
- Publication number
- JPH0363816A JPH0363816A JP20098389A JP20098389A JPH0363816A JP H0363816 A JPH0363816 A JP H0363816A JP 20098389 A JP20098389 A JP 20098389A JP 20098389 A JP20098389 A JP 20098389A JP H0363816 A JPH0363816 A JP H0363816A
- Authority
- JP
- Japan
- Prior art keywords
- output
- logic
- data
- bit
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「−産業上の利用分野」
この発明は浮動小数点演算における正規化処理、ビット
検索命令、算術シフトのオーバーフローの検出などに利
用され、最上位ビットより、それと反転するビットが初
めて出現するビット位置を検索するビット検索装置に関
する。
検索命令、算術シフトのオーバーフローの検出などに利
用され、最上位ビットより、それと反転するビットが初
めて出現するビット位置を検索するビット検索装置に関
する。
「従来の技術」
３２ビノトの入力データに対してｌサイクルでビット検
索を実行する装置として従来より第３図に示すように３
２ビンＢｕｔ先順位エンコーダが使用されている。これ
は第４図に示すように入力データを最上位ビットＭＳＢ
より順次下位ビットを見て論理”°ｌ゛のビットが初め
て出現するビット位置ｎを、最上位ビット位置を３１
＋ｌｏ） （ｌ Ｏ進数表示）番目として２進コード５
ビツトで出力するものである。
索を実行する装置として従来より第３図に示すように３
２ビンＢｕｔ先順位エンコーダが使用されている。これ
は第４図に示すように入力データを最上位ビットＭＳＢ
より順次下位ビットを見て論理”°ｌ゛のビットが初め
て出現するビット位置ｎを、最上位ビット位置を３１
＋ｌｏ） （ｌ Ｏ進数表示）番目として２進コード５
ビツトで出力するものである。
ビット検索にはこのように最上位ビットから見て最初に
論理“１”が出現するビット位置ｎを検索する“１”ビ
ット検索（第５図Ａ）の他に、第５図Ｂに示すように最
上位ビットから見て最初に論理“０”が出現するビット
位置ｎを検索する“０”ビット検索と、第５図Ｃに示す
ように最上位ビットから見て最上位ビットの論理Ｓ（Ｓ
は“０”又は“１”）と反転した論理Ｓが最初に出現す
るビット位置ｎを検索する最上位反転ビット検索とがあ
る。しかもこれら第５図Ａ−Ｃに示す３つの検索方式に
対し、その検索結果ｎを、第５図りに示すように最上位
ビン）ＭＳＢをｌＯ進数で０番目として２進コード５ビ
ツトＰＢＮで出力する（正論理出力）場合と、第５図已
に示すように最上位ビットＭＳＢを１０進数で３１番目
として２進コード５ビノトＮＢＮ （＝ＰＢＮ）で出力
する（負論理出力）場合とがある。
論理“１”が出現するビット位置ｎを検索する“１”ビ
ット検索（第５図Ａ）の他に、第５図Ｂに示すように最
上位ビットから見て最初に論理“０”が出現するビット
位置ｎを検索する“０”ビット検索と、第５図Ｃに示す
ように最上位ビットから見て最上位ビットの論理Ｓ（Ｓ
は“０”又は“１”）と反転した論理Ｓが最初に出現す
るビット位置ｎを検索する最上位反転ビット検索とがあ
る。しかもこれら第５図Ａ−Ｃに示す３つの検索方式に
対し、その検索結果ｎを、第５図りに示すように最上位
ビン）ＭＳＢをｌＯ進数で０番目として２進コード５ビ
ツトＰＢＮで出力する（正論理出力）場合と、第５図已
に示すように最上位ビットＭＳＢを１０進数で３１番目
として２進コード５ビノトＮＢＮ （＝ＰＢＮ）で出力
する（負論理出力）場合とがある。
従来においてはこれらビット検索方式や出力形式に応じ
て入力データや出力データをソフトウェア処理を行って
おり、そのために数サイクルのデータ整形処理を必要と
していた。
て入力データや出力データをソフトウェア処理を行って
おり、そのために数サイクルのデータ整形処理を必要と
していた。
この発明の目的はビット検索方式や出力形式にかかわら
ずｌサイクルで実行できるビット検索装置を提供するこ
とにある。
ずｌサイクルで実行できるビット検索装置を提供するこ
とにある。
「課題を解決するための手段」
この発明によれば入力データは第１論理回路で正論理デ
ータ及び負論理データとして出力され、これら正論理デ
ータ及び負論理データの各最上位ビットと、第１．第２
．第３制御信号とがマルチプレクサへ供給され、第１制
御信号の状態に応じて第２．第３制御信号又は上記雨量
上位ビットがマルチプレクサから出力され、その出力に
応じて上記正論理データ又は負論理データがデータセレ
クタで選択され、その選択されたデータは優先順位エン
コーダへ供給され、優先順位エンコーダは入力されたデ
ータを最上位ビットから見て初めて論理“１”となるビ
ット位置を２進数で出力し、その出力は第２論理回路で
正論理出力及び負論理出力として出力され、その正論理
出力又は負論理出力が出力セレクタで第４制御信号の状
態に応じて選択出力される。
ータ及び負論理データとして出力され、これら正論理デ
ータ及び負論理データの各最上位ビットと、第１．第２
．第３制御信号とがマルチプレクサへ供給され、第１制
御信号の状態に応じて第２．第３制御信号又は上記雨量
上位ビットがマルチプレクサから出力され、その出力に
応じて上記正論理データ又は負論理データがデータセレ
クタで選択され、その選択されたデータは優先順位エン
コーダへ供給され、優先順位エンコーダは入力されたデ
ータを最上位ビットから見て初めて論理“１”となるビ
ット位置を２進数で出力し、その出力は第２論理回路で
正論理出力及び負論理出力として出力され、その正論理
出力又は負論理出力が出力セレクタで第４制御信号の状
態に応じて選択出力される。
「実施例」
第１図にこの発明の実施例を示す、３２ビツトの入力デ
ータ（ＤＢ）は第１論理回路１１で正論理データ（ＤＢ
）と負論理データ（ＤＢ）として出力される。その正論
理データ（ＤＢ）の最上位ピッ）ＤＢＯＯと負論理デー
タ（ＤＢ）の最上位ビットＤＢＯＯとがマルチプレクサ
１２内のアンド回路１３．１４にそれぞれ供給される。
ータ（ＤＢ）は第１論理回路１１で正論理データ（ＤＢ
）と負論理データ（ＤＢ）として出力される。その正論
理データ（ＤＢ）の最上位ピッ）ＤＢＯＯと負論理デー
タ（ＤＢ）の最上位ビットＤＢＯＯとがマルチプレクサ
１２内のアンド回路１３．１４にそれぞれ供給される。
マルチプレクサ１２内のアンド回路１５．１６の両者に
第１制御信号ＩＡＬＩが供給され、アンド回路１５゜１
６にそれぞれ第２．第３制御信号Ｉ ＡＬ ２゜ＩＡＬ
３が供給され、アンド回路１５．１６の各出力はそれぞ
れオア回路１７．１８へ供給される。
第１制御信号ＩＡＬＩが供給され、アンド回路１５゜１
６にそれぞれ第２．第３制御信号Ｉ ＡＬ ２゜ＩＡＬ
３が供給され、アンド回路１５．１６の各出力はそれぞ
れオア回路１７．１８へ供給される。
アンド回路１３．１４の両者に第１制御信号の反転信号
ＩＡＬＬが供給され、アンド回路１３．１４の各出力は
それぞれオア回路１７．１８へ供給される。
ＩＡＬＬが供給され、アンド回路１３．１４の各出力は
それぞれオア回路１７．１８へ供給される。
オア回路１７．１８の各出力がマルチプレクサ１２の出
力としてデータセレクタ１９へ供給され、これら出力に
応じて第１論理回路１１からの正論理データ（ＤＢ）又
は負論理データ（ＤＢ）が選択される。データセレクタ
１９で選択された３２ビツトのデータはバス２１を通じ
て３２ビット優先順位エンコーダ２２へ供給される。優
先順位エコーダ２２は入力されたデータを最上位ビット
から見て最初に論理“ｌ”となったビット位置を５ビツ
トの２進数として出力するものである。この出力は第２
論理回路２３へ供給され、第２論理回路２３からその正
論理出力ＰＢＮと負論理出力ＮＢＮとが出力されて出力
セレクタ２４へ供給される。出力セレクタ２４は第４制
御信号［ＡＬ４により制御され、第４制御信号ＩＡＬ４
が論理りで正論理出力ＰＢＮが選択され、ＴＡＬ４が論
理Ｈで負論理出力ＮＢＮが選択される。
力としてデータセレクタ１９へ供給され、これら出力に
応じて第１論理回路１１からの正論理データ（ＤＢ）又
は負論理データ（ＤＢ）が選択される。データセレクタ
１９で選択された３２ビツトのデータはバス２１を通じ
て３２ビット優先順位エンコーダ２２へ供給される。優
先順位エコーダ２２は入力されたデータを最上位ビット
から見て最初に論理“ｌ”となったビット位置を５ビツ
トの２進数として出力するものである。この出力は第２
論理回路２３へ供給され、第２論理回路２３からその正
論理出力ＰＢＮと負論理出力ＮＢＮとが出力されて出力
セレクタ２４へ供給される。出力セレクタ２４は第４制
御信号［ＡＬ４により制御され、第４制御信号ＩＡＬ４
が論理りで正論理出力ＰＢＮが選択され、ＴＡＬ４が論
理Ｈで負論理出力ＮＢＮが選択される。
上述の構成において第１１１１ａｌ信号ＩＡＬＩが論理
ｌ、の場合は、アンド回路１３．１４が阻止され、アン
ド回路１５．１６が通過になって、第２．第３制御信号
ＩＡＬ２．ＩＡＬ３がそれぞれオア回路１７．１８より
出力され、第２制御信号ＩＡＬ２が論理りで第３制御信
号ＩＡＬ３が論理Ｈの場合はデータセレクタ１９で負論
理データ（ＤＢ）が選択され、従って優先順位エンコー
ダ２２では入力データ（ＤＢ）に対して“Ｏ″ビツト検
索行ったことになる。第２制御信号ＩＡＬ２が論理Ｈで
第３制御信号ＩＡＬ３が論理りの場合はデータセレクタ
１９で正論理データ（ＤＢ）が選択され、優先順位エン
コーダ２２では入力データ（ＤＢ）に対し″１″ビット
検索を行ったことになる。
ｌ、の場合は、アンド回路１３．１４が阻止され、アン
ド回路１５．１６が通過になって、第２．第３制御信号
ＩＡＬ２．ＩＡＬ３がそれぞれオア回路１７．１８より
出力され、第２制御信号ＩＡＬ２が論理りで第３制御信
号ＩＡＬ３が論理Ｈの場合はデータセレクタ１９で負論
理データ（ＤＢ）が選択され、従って優先順位エンコー
ダ２２では入力データ（ＤＢ）に対して“Ｏ″ビツト検
索行ったことになる。第２制御信号ＩＡＬ２が論理Ｈで
第３制御信号ＩＡＬ３が論理りの場合はデータセレクタ
１９で正論理データ（ＤＢ）が選択され、優先順位エン
コーダ２２では入力データ（ＤＢ）に対し″１″ビット
検索を行ったことになる。
一方策１制御信号ＩＡＬＩが論理Ｈの場合は、アンド回
路１５．１６が阻止され、アンド回路１３゜１４が通過
となり、正論理データ（ＤＢ）と負論理データ（ＤＢ）
との各最上位ピッ［１ＢｏｏとＤＢＯＯとの反転したも
のがオア回路１７．１８より出力され、ＤＢＯＯが論理
りの場合はオア回路１７．１８の各出力はそれぞれ論理
Ｈ，Ｌとなり、データセレクタ１９で正論理データ（Ｄ
Ｂ）が選択され、最上位ピッ）ＤＢＯＯが論理Ｌ（“０
”）に対し、最初に論理“１”となるビット位置を優先
順位エンコーダ２２で検索し、ＤＢＯＯが論理Ｈの場合
はオア回路１７．１８の各出力はそれぞれ論理り、Ｈと
なり、データセレクタ１９で負論理データ（ＤＢ）が選
択され、入力データ（ＤＢ）について最上位ピッ［）Ｂ
ＯＯが論理Ｈ（ｌ″）に対し、最初に論理０”となるビ
ット位置を優先順位エンコーダ２２で検索したことにな
る。つまり第１Ｉ１１御信号ＩＡＬＩが論理Ｈの場合は
入力データ（ＤＢ）に対し最上位反転ビット検索が行わ
れる。
路１５．１６が阻止され、アンド回路１３゜１４が通過
となり、正論理データ（ＤＢ）と負論理データ（ＤＢ）
との各最上位ピッ［１ＢｏｏとＤＢＯＯとの反転したも
のがオア回路１７．１８より出力され、ＤＢＯＯが論理
りの場合はオア回路１７．１８の各出力はそれぞれ論理
Ｈ，Ｌとなり、データセレクタ１９で正論理データ（Ｄ
Ｂ）が選択され、最上位ピッ）ＤＢＯＯが論理Ｌ（“０
”）に対し、最初に論理“１”となるビット位置を優先
順位エンコーダ２２で検索し、ＤＢＯＯが論理Ｈの場合
はオア回路１７．１８の各出力はそれぞれ論理り、Ｈと
なり、データセレクタ１９で負論理データ（ＤＢ）が選
択され、入力データ（ＤＢ）について最上位ピッ［）Ｂ
ＯＯが論理Ｈ（ｌ″）に対し、最初に論理０”となるビ
ット位置を優先順位エンコーダ２２で検索したことにな
る。つまり第１Ｉ１１御信号ＩＡＬＩが論理Ｈの場合は
入力データ（ＤＢ）に対し最上位反転ビット検索が行わ
れる。
このようにして入力データ（ＤＢ）に対して″０″ビッ
ト検索、“１″ビツト検索、最上位反転ビット検索が、
第１．第２．第３制御信号ＴＡＬＬ。
ト検索、“１″ビツト検索、最上位反転ビット検索が、
第１．第２．第３制御信号ＴＡＬＬ。
ＩＡＬ２．ＩＡＬ３の状態により行われ、その結果が優
先順位エンコーダ２２から出力される。この出力は第２
論理回路２３で正論理出力と負論理出力とされ、第４制
御信号ｒＡＬ４が論理りの場合は正論理出力ＰＢＮが出
力セレクタ２４で選択され、ＩＡＬ４が論理Ｈの場合は
負論理出力ＮＢＮが選択され、最上位ビットを０番目と
した場合の検索結果出力と最上位ビットを３１番目とし
た場合の検索結果出力とを選択的に得ることができる。
先順位エンコーダ２２から出力される。この出力は第２
論理回路２３で正論理出力と負論理出力とされ、第４制
御信号ｒＡＬ４が論理りの場合は正論理出力ＰＢＮが出
力セレクタ２４で選択され、ＩＡＬ４が論理Ｈの場合は
負論理出力ＮＢＮが選択され、最上位ビットを０番目と
した場合の検索結果出力と最上位ビットを３１番目とし
た場合の検索結果出力とを選択的に得ることができる。
第１〜第４制御信号ＩＡＬＩ〜ＩＡＬ４の各状態に対す
る、検索方式と出力形式との関係を第２図に示す。
る、検索方式と出力形式との関係を第２図に示す。
なお、入力データ（ＤＢ）が全ビット″０”又は全ビッ
ト″１″でビット検索ができない場合は優先順位エンコ
ーダ２２の端子２５からオーバーフローとして論理Ｈが
出力される。
ト″１″でビット検索ができない場合は優先順位エンコ
ーダ２２の端子２５からオーバーフローとして論理Ｈが
出力される。
「発明の効果」
以上述べたようにこの発明によれば１つの優先順位エン
コーダ２２を使用して、第ｔｔ＊理回路１１、マルチプ
レクサ１２、データセレクタ１９により第１〜第３制御
信号ＩＡＬＩ〜ＩＡＬ３の状態に応じて正論理データ又
は負論理データを優先順位エンコーダ２２へ供給し、第
２論理回路２３と出力セレクタ２４とにより第４制御信
号ＩＡＬ４に応じて優先順位エンコーダ２２の正論理出
力又は負論理出力を出力することにより、１サイクルで
各種のビット検索、各種の出力形式とすることができる
。
コーダ２２を使用して、第ｔｔ＊理回路１１、マルチプ
レクサ１２、データセレクタ１９により第１〜第３制御
信号ＩＡＬＩ〜ＩＡＬ３の状態に応じて正論理データ又
は負論理データを優先順位エンコーダ２２へ供給し、第
２論理回路２３と出力セレクタ２４とにより第４制御信
号ＩＡＬ４に応じて優先順位エンコーダ２２の正論理出
力又は負論理出力を出力することにより、１サイクルで
各種のビット検索、各種の出力形式とすることができる
。
第１図はこの発明の実施例を示すブロック図、第２図は
その制御信号の状態とビット検索方式と出力形式との関
係を示す図、第３図は従来のビット検索装置を示すブロ
ック図、第４図はその入力データと出力データとを示す
図、第５図は各種ビット検索方式と出力形式とを示す図
である。
その制御信号の状態とビット検索方式と出力形式との関
係を示す図、第３図は従来のビット検索装置を示すブロ
ック図、第４図はその入力データと出力データとを示す
図、第５図は各種ビット検索方式と出力形式とを示す図
である。
Claims (1)
- （１）入力データを正論理データ及び負論理データとし
て出力する第１論理回路と、 これら正論理データ及び負論理データの各最上位ビット
と、第１、第２、第３制御信号とが入力され、その第１
制御信号の状態に応じて上記第２、第３制御信号又は上
記両最上位ビットを出力するマルチプレクサと、 そのマルチプレクサの出力に応じて上記正論理データ又
は負論理データを選択するデータセレクタと、 そのデータセレクタの出力データが供給され、その最上
位ビットから見て初めて論理“１”となるビット位置を
２進数で出力する優先順位エンコーダと、 その優先順位エンコーダの出力を正論理出力及び負論理
出力として出力する第２論理回路と、第４制御信号の状
態に応じて上記第２論理回路の正論理出力又は負論理出
力を選択出力する出力セレクタと、 を具備するビット検索装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20098389A JP2761558B2 (ja) | 1989-08-02 | 1989-08-02 | ビット検索装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20098389A JP2761558B2 (ja) | 1989-08-02 | 1989-08-02 | ビット検索装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0363816A true JPH0363816A (ja) | 1991-03-19 |
| JP2761558B2 JP2761558B2 (ja) | 1998-06-04 |
Family
ID=16433561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20098389A Expired - Fee Related JP2761558B2 (ja) | 1989-08-02 | 1989-08-02 | ビット検索装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2761558B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027403A1 (ja) * | 2003-09-11 | 2005-03-24 | Renesas Technology Corp. | 情報処理装置 |
-
1989
- 1989-08-02 JP JP20098389A patent/JP2761558B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027403A1 (ja) * | 2003-09-11 | 2005-03-24 | Renesas Technology Corp. | 情報処理装置 |
| JPWO2005027403A1 (ja) * | 2003-09-11 | 2006-11-24 | 株式会社ルネサステクノロジ | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2761558B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047440A1 (en) | Shift circuit | |
| JPH06236252A (ja) | 浮動小数点数の仮数部の先行ゼロの数を検出する先行ゼロ２段及び多段検出ユニット、浮動小数点左シフト仮数正規化ユニット及び先行ゼロの数を検出する方法 | |
| JPS6188338A (ja) | 単一チツプの３２ビツト拡張機能算術・論理ユニツト | |
| JPS6398729A (ja) | バレルシフタ | |
| JPH1055262A (ja) | シフト回路 | |
| JPH0426731B2 (ja) | ||
| US20030131029A1 (en) | Barrel shifter | |
| US4745569A (en) | Decimal multiplier device and method therefor | |
| JP3507517B2 (ja) | ２進数に於いて最も端にある「１」ビットの位置検出回路 | |
| US5063530A (en) | Method of adding/subtracting floating-point representation data and apparatus for the same | |
| JPH0363816A (ja) | ビット検索装置 | |
| US4773033A (en) | Binary data identification circuit | |
| US4335372A (en) | Digital scaling apparatus | |
| JPS5979495A (ja) | シフト回路 | |
| JP3127654B2 (ja) | 乗除算器 | |
| JP2766133B2 (ja) | パラレル・シリアル・データ変換回路 | |
| JPS62256035A (ja) | 可変のデ−タバス幅をもつプログラム装置におけるプログラム制御のシフト機構 | |
| JP3535670B2 (ja) | 浮動小数点数の仮数正規化回路 | |
| JP2558739B2 (ja) | 絶対値回路 | |
| US5381491A (en) | Bit position encoder improved in operating speed | |
| KR100248976B1 (ko) | 2진수의 2의 보수 연산회로 | |
| JPS63151223A (ja) | デコ−ド回路 | |
| JPH11102284A (ja) | 選別方法および選別回路 | |
| JPH0318926A (ja) | 演算回路 | |
| JPH04192033A (ja) | 補数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |