JPH0363832A - エミュレーションチップ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエミュレーションチップに関する。

〔従来の技術〕

一般ニエミュレーションチップは、マイクロコンピュー
タにおける応用プログラム開発のためのデバ、グ機能を
有するエバリユエーションキット（以下エバキットとい
う）に使用されている。

従来、この種のエバキットはＣＰＵ　（Ｃｅｎｔｒａｌ
Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）として動作するエバ
リユエーションチップ（以下、エバチップ）と、タイマ
ー、シリアルインターフェース、ポートなどの周辺回路
を内蔵したエミュレータ３ンチツプとによって構成され
ていた。

そのためＣＰＵが同じで、周辺回路のみが異なる新たな
マイクロコンピュータを開発する場合、必要な周辺回路
を持ったエミュレーションチップも製作する事になる。

一方第３図ンこ示す様に、事前に製作されたエミュレー
ションチップを複数利用して第１のマイクロコンピユー
タの為に作られたエミュレーションチップ４５と、第２
のマイクロコンピュータの為に作られたエミュレーショ
ンチップ４６に含マれる周辺回路を組み合わせて、第３
のマイクロコンピュータのエバキットを作ることも行な
われている。

その際、例えば、ボートなど両方のエミュレーションチ
ップに含まれていて、かつ、同じアドレス指定でリード
ライトする周辺回路が存在する場合、それらのうちのい
ずれを選択するか決めるため専用の選択アドレスデコー
ダ４１と切り換え回路４３．４４によって必要な周辺回
路を選択している。

例をあげると、エミュレーションチップ４５の内にある
タイマーを動作させ、又エミュレーションチップ４６の
内にあるボートからデータを出力する場合には、まず、
エバチップ１から、タイマーのアドレスがアドレスバス
３に出力される。

そのアドレスを選択アドレスデコーダー４１が読み取る
。

ここでタイマーは、エミュレーションチップ４５の方に
あるので選択信号Ｓ４ｙにより切り換え回路４４を禁止
する。

その結果、エバチップ１から、出力されたデータは、エ
ミュレーションチップ４５にのみ伝えられ、タイマーを
動作させるデータが書き込まれる。

次にタイマーの値をエバチップ１に読む時は、タイマー
のアドレスが出力されるので選択アドレスデコーダ４１
は、上記と同様に切り換え回路４４を禁止するため、エ
ミュレーションチップ４５の中のタイマーの値をエバチ
ップ１は読み取ることができる。

ボートにデータを出力する時は、ボートのアドレスをエ
バチップが出力すると、選択アドレスデコーダ４４はボ
ートのアドレスを受けて、選択信号Ｓ４２により切り換
え回路４３を禁止する。

それでエバチップ１から出力されたデータは、エミュレ
ーションチップ４６の中のボートから出力されることに
なる。

〔発明が解決しようとする課題〕

上述した従来のエミュレーションチップは同じＣＰＵを
使って周辺回路のみ異なるマイクロコンピュータを作る
時に、個々のマイクロコンピュータに対して、個々のエ
ミュレーションチップを作るようにした場合、それぞれ
のエミュレーションチップに対して設計を行い、特性評
価、寿命などの品質試験などを行なわなければならず、
開発コストがかさむという欠点がある。

また、第３図の様に、第１のマイクロコンピュータの周
辺回路を内蔵したエミュレーションチップ４５と第２の
マイクロコンピュータの周辺回路を内蔵したエミュレー
ションチップ４６を組み合わせて、第３のマイクロコン
ピュータのエミュレーションチップとして使う場合、エ
ミュレーションチップ４５とエミュレーションチップ４
６においては、同種の機能を持った周辺回路は同じアド
レスに割り付けられているので２つ以上のエミュレーシ
ョンチップを組み合わせて、使用する際はどちらのエミ
ュレーションチップのどの周辺回路を選択するかを判断
しなければならない。

しかし、エバチップはエミュレーションチップを選択す
る手段を持たないため、選択アドレスデコーダ４１及び
アドレスバスの途中に切り換え回路を入れて切り換える
ことになるため、部品数が増えるという欠点があり、ま
たアドレスが固定されているため、あるエミュレーショ
ンチップに内蔵されている周辺回路を選択すると、他の
エミュレーションチップに内蔵されている同じアドレス
に割り付けされた周辺回路は使用できなくなってしまい
、複数のエミュレーションチップを使用する場合その使
用範囲が狭くなってしまうという欠点があった。

例えばボート数の多いマイクロコンピュータを新たに製
作する場合、エミュレーションチップでアドレスが固定
されている時などは、存在する複数のエミュレーション
チップの中でいちばんボートの多いエミュレーションチ
ップが新しいマイクロコンピュータとして使用できる上
限となってしまうという欠点があった。

〔課題を解決するための手段〕

本発明のエミュレーションチップは、所定アドレスに割
り付けされた複数の周辺回路と、複数の周辺回路のアド
レスを記憶する記憶回路と、記憶回路の内容とエミュレ
ーションチップに入力されるアドレスを比較してアドレ
スの一致検出を行う検出回路と、検出回路の出力を入力
とし、エミュレーションチップの出力を禁止するか否か
を制御する論理和回路とを有して構成されている。

〔実施例〕

次に本発明について、図面を参照して説明する。

第１図は本発明の一実施例を使用するエバリユエーショ
ンキッドのプル、り図、第２図は第１図のエミュレーシ
ョンチップの内部のブロック図である。

まず、第１図について説明する。

エバチップ１はアドレス空間切り換え信号２を出力し、
またアドレスをアドレスバス３に出力し、データバス４
を介してデータの入出力を行う。

また、データ読み出し信号７とデータ書き込み信号Ｓｓ
をエミュレーションチップ５，６に対して、それぞれ出
力する。

エミュレーションチップ５，６は、アドレス空間切り換
え信号Ｓ２を入力し、またアドレスをアドレスバス３か
ら入力してデータバス４を介してデータの入出力を行う
。

また、データ読み出し信号Ｓ７とデータ書き込み信号Ｓ
、をそれぞれ入力する。

次に、第２図について説明する。

入力バッファ１０はアドレスバス３から、アドレスを入
力し、セルフタ１４，１５にアドレスを出力する。

セレクタ１４はアドレス空間切り換え信号２がＨｉｇｈ
の時、入カバッファｌＯが出力したアドレスを入力し、
アドレスデコーダ１８．１９へ出力する。

ここでアドレス空間切り換え信号Ｓ２がＬｏｗの時は周
辺回路に割り付けられたアドレス（以下周辺アドレスと
する）。

空間を指定し、アドレス空間切り換え信号Ｓ２が、旧ｇ
ｈの時は、各周辺回路の周辺アドレスを記憶する記憶回
路（以下アドレス記憶回路とする）の割り付けられたア
ドレス（以下記憶アドレスとする）空間を指定する。

この２つのアドレス空間は同じアドレスに割り当てられ
、アドレス切り換え信号Ｓ、によって切り換えられる。

アドレスデコーダ１８は、周辺回路３１．の周辺アドレ
スを記憶するアドレス記憶回路２０の記憶アドレスが、
セレクタ１４から発生した時にアドレス記憶回路２０に
対し、Ｈｉｇｈを出力する。

アドレスデコーダ１９は周辺回路３０の周辺アドレスを
記憶するアドレス記憶回路２１の記憶アドレスがセレク
タ１４から発生した時に、アドレス記憶回路２１に対し
、旧ｇｈを出力する。

反転回路１３はアドレス空間切り換え信号２を入力し、
セレクタ１５、セレクタ１７へ出カスる。

セレクタ１５は、反転回路１３の出力が旧ｇｈの時、入
力バッファ１０の出力する周辺アドレスをアドレス−数
枚出回路２２．２３へ出力する。

入力バッファ１１は、データバス４の出力するデータを
入力し、セレクタ１６，１７へ出力する。

出力バッファ１２は、ＡＮＤ回路２４の出力がＨｉｇｈ
の時、内部データバス３２のデータをデータバス４へ出
力する。

セレクタ１６はアドレス空間切り換え信号２がＨｉｇｈ
の時、入力バッファ１１の出力するデータをアドレス記
憶回路２０．２１へ出力する。

セレクタ１７は反転回路１３の出力が旧ｇｈ。

時、入力バッファ１１の出力するデータを内部データバ
ス３２へ出力する。

アドレス記憶回路２０は、アドレスデコーダ１８の出力
が旧ｇｈの時セレクタ１６の出力するデータをデータ書
き込み信号Ｓ８により周辺回路３１の周辺アドレスとし
て記憶する。

アドレス記憶回路２１はアドレスデコーダ１９の出力が
旧ｇｈの時、セレクタ１６の出力するデータをデータ書
き込み信号Ｓ、により周辺回路３００周辺アドレスとし
て記憶する。

アドレス−数枚出回路２２はセレクタ１５の出力するア
ドレスとアドレス記憶回路２０に記憶されている周辺ア
ドレスを比較し、一致している時は一致信号８２１を旧
ｇｈにする。

アドレス−数構出回路２３はセレクタ１５の出力する周
辺アドレスと、アドレス記憶回路２１に記憶されている
周辺アドレスを比較し、一致している時は一致信号Ｓ！
、をＨｉｇｈにする。

ＯＲ回路２５は一致信号３２ｍ　＋　８２＠を入力し、
ＡＮＤ回路２４へ出力する。

ＡＮＤ回路２６はＯＲ回路２５の出力と、反転回路１３
の出力を入力し、出力バッファ１２の制御信号を出力す
る。

ＡＮＤ回路３３は、一致信号Ｓ２Ｓとデータ読み出し信
号Ｓ、を入力し、周辺回路３０へ出力する。

ＡＮＤ回路３４は一致信号８２９とデータ書き込み信号
Ｓ、を入力し周辺回路３０へ出力する。

ＡＮＤ回路３５は一致信号８２１とデータ読み出し信号
Ｓ、を入力し、周辺回路３１へ出力する。

ＡＮＤ回路３６は一致信号８２１とデータ書込み信号Ｓ
、を入力し、周辺回路３１へ出力する。

周辺回路３０はＡＮＤ回路３３の出力が旧ｇｈの時、内
部データバス３２ヘデータを出力しＡＮＤ回路３４の出
力が旧ｇｈの時、内部データバス３２からデータを入力
する。

周辺回路３１はＡＮＤ回路３５の出力が旧ｇｈの時、内
部データバス３２ヘデータを出力し、ＡＮＤ回路３６の
出力が旧ｇｈの時、内部データバス３２からデータを入
力する。

次に第１及び第２図の動作について説明する。

まず、エバチップｌは、起動時に、ターゲットとするチ
ップの周辺に合わせて、エミュレーションチップの中に
ある周辺回路の周辺アドレスをすべて設定し、その後通
常のエミュレーション動作に入る。

エミュレーションチップの中にある周辺回路の周辺アド
レスを設定する時は、まずアドレス空間切り換え信号Ｓ
２を旧ｇｈにして、記憶アドレス空間を選択し、セレク
タ１４．１６を開く。

エバチップは、周辺アドレスを設定しようとしている周
辺回路に対応するアドレス記憶回路の記憶アドレスをア
ドレスバス３に出力し、設定しょうとする周辺アドレス
をデータバス４に出力する。

入カバッファｌＯは、アドレスバス３から、アドレスを
入力し、セレクタ１４に出力する。

ここで例えば、周辺回路３０のアドレスを設定する場合
について述べる。

アドレスデコーダ１９はセレクタ１４の出力したアドレ
スを入力する。

セレクタ１４の出力したアドレスが、この時、アドレス
記憶回路に割り付けられたアドレスであれば、アドレス
デコーダ１９は旧ｇｈを出力する。

アドレス記憶回路２１はアドレスデコーダ１９の出力が
旧ｇｈであるので書き込みを許可される。

一方、入力バッファ１１はデータバス４から設定しよう
とする周辺アドレスを入力し、セレクタ１６に出力する
。

セレクタ１６は入力バッファ１１の出力するアドレスを
入力し、アドレス記憶回路２１に出力する。

この時アドレス記憶回路２１は、データ書き込み信号Ｓ
、が旧ｇｈであれば、セレクタ１６から出力された周辺
アドレスはアドレス記憶回路２１に書き込まれる。

以上の様にして、目的のチップに合わせて、周辺回路の
周辺アドレスを設定する。

次に第１図において、エバチップ１がエミュレーション
チップ５のタイマー（例えば第２図において、周辺回路
３０）にデータを送り、その後、タイマーからデータを
読み出して、エミュレーションチップロのボート（例え
ば第２図において、周辺回路３０）へデータを送る場合
について述べる。

まず、エバチップ１は、セレクタ切り換え信号Ｓ！はＬ
ｏｗ　（例えば、通常動作状態）にし、セレクタ１５，
１７を選択する。

また、アドレスバス３に、エミュレーションチップ５の
タイマーの周辺アドレスを出力する。

エミュレータ３ンチツプ５の入力バッファ１゜はアドレ
スバス３から、入力した周辺アドレスをセレクタ、１５
へ出力する。

セレクタ１５は、入力バッファ１５から入力した周辺ア
ドレスをアドレス−数枚出回路２２．２３へ出力する。

アドレス−数枚出回路２２はアドレス記憶回路２０の記
憶している。

周辺アドレスと比較して一致しないので一致信号Ｓ。は
Ｌｏｗ、一方、アドレス−数枚出回路２３はアドレス記
憶回路２１の記憶している周辺アドレスと比較して、一
致しているので旧ｇｈを出力する。

一方エバチツブ１はタイマーにデータを書き込むために
、書き込むデータをデータバス４に出力し、データ書き
込み信号Ｓ、を旧ｇｈにしている。

入力バッファ１１はデータバス４のデータを入力し、セ
レクタ１７へ出力する。

セレクタ１７は入カバ、ファ１１の出力するデータを内
部データバス３２へ出力する。

一方、データ書き込み信号Ｓ、が旧ｇｈであり、一致信
号２９も旧ｇｂであるので、ＡＮＤ回路３４は旧ｇｈを
出力し、タイマーへのデータの、書き込みを許可し、タ
イマーは内部データバス３２からデータを受は取ること
が出来る。

以上の様にして、エバチップ１はタイマーにデータを書
き込むことが出きる。

次にエバチップ１がタイマーからデータを読み出す時は
、まず、エバチップ１はタイマの周辺アドレスをアドレ
スバス３に出力し、データ読み出し信号Ｓ７を旧ｇｈに
する。

ここでタイマーはデータ書き込み時と同様にして選択さ
れる。

一方、データ読み出し信号Ｓｔが旧ｇｈであるので、Ａ
ＮＤ回路３４は旧ｇｈとなりタイマーからのデータの読
み出しを許可する。

以上の様にして、タイマーのデータは内部データバス３
２へ出力される。

この時、一致信号Ｓ２゜が旧ｇｈとなっているためＯＲ
回路２５は旧ｇｈ、一方、セレクタ切り換え信号２はＬ
ｏｗであるので反転回路１３は旧ｇｈとなり、ＡＮＤ回
路は旧ｇｈとなる。

ここで出力バッファ１２は制御信号であるＡＮＤ＠路２
４の出力が旧ｇｈであるので内部データバス３２のデー
タをデータバス４へ出力スル。

また、一方性のエミュレーションチップの中にある周辺
回路はそれぞれ、異なる周辺アドレスが設定されている
ため、それらの周辺回路は、選択されず、他のエミュレ
ーションチップのｏｕ回路２５はＬｏｗ、　ＡＮＤ回路
２４はＬｏｗで出力バッファは禁止され、目的の周辺回
路を内蔵しているエミュレーションチップのみがデータ
バス４にデータを出力できる。

次に、上記によってエバチップ１が読み出したデータを
エミュレーションチップロのボートに出力する場合は、
エミュレーションチップ５のタイマーに書き込む時と同
様に行なわれる。

以上の様にして、複数のエミュレーションチップの中の
周辺回路を選択し、組み合わせて使用することが出来る
。

本実施例において、アドレス空間切り換え信号並びにセ
レクタ群を設けであるのはアドレス空間を別にすること
により、周辺回路の周辺アドレス空間を狭くしない例を
述べているが周辺アドレスと記憶アドレスを変えること
により同一の空間に置きセレクタ群をなくすこともでき
る。

〔発明の効果） 以上説明したように、本発明はエミュレーションチップ
の内部に周辺回路のアドレスを記憶する記憶回路とアド
レス検出回路を持つことにより、複数個のエミュレーシ
ョンチップの中の所定の周辺回路を組み合わせ、目的の
エバキットを外付は回路無しで容易に実現できる効果が
ある。

また、本発明のエミュレーションチップは各周辺回路の
アドレスを自由に設定することが出来る為、目的とする
チップに合わせて、必要な周辺回路を必要なだけ使用す
ることが出来、存在するエミュレーションチップを、新
しいマイクロコンピュータのために利用できる可能性が
犬となるという効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例を使用するエバリユエーショ
ンキットのブロック図、第２図は第１図のエミュレーシ
ョンチップの内部のブロック図、第３図は従来のエミュ
レーションチップの一例を使用するエバリュージョンキ
ットのブロック図である。 １・・・・・・エバチップ、３・・・・・・アドレスバ
ス、４・・・・・・データバス、５・・・・・・エミュ
レーションチップ、６・・・・・・エミュレーションチ
ップ、１０・・・・・・入カハッファ、１１・・・・・
・入カハッファ、１２・・・・・・出力ハッファ、１３
・・・・・・反転回路、１４・・・・・・セレクタ、１
５・・・・・・セレクタ、１６・・・・・・セレクタ、
１７・・・・・・セレクタ、１８・・・・・・アドレス
デコーダ、１９・・・・・・アドレスデコーダ、２０・
・・・・・アドレス記憶回路、２１・・・・・・アドレ
ス記憶回路、２２・・・・・・アドレス−数枚出回路、
２３・・・・・・アドレス−数枚出回路、２４・・・・
・・ＡＮＤ回路、２５・・・・・・ＯＲ回路、３０・・
・・・・周辺回路、３１・・・・・・周辺回路、３２・
・・・・・内部データバス、３３・・・・・・ＡＮＤ回
路、３４・・・・・・ＡＮＤ回路）３５・・・・・・Ａ
ＮＤ回路、３６・・・・・・ＡＮＤ回路、４１・・・・
・・選択アドレスデコーダ、４３・・・・・・切り換え
回路、４４・・・・・・切り換え回路、４５・・・・・
・エミ。 レーシランチップ、４６・・・・・・エミュレーション
チップ、Ｓｌ・・・・・アドレス空間切り換え信号、Ｓ
７・・・・・・データ読み出し信号、Ｓｌ・・・・・デ
ータ書き込み信号、８２＠ｒ　Ｓ２＠’・・・・・一致
信号、８４２・・・・・・選択信号、Ｓａｔ・・・・・
・選択信号。

Claims (1)

【特許請求の範囲】
1. 複数の周辺回路を内蔵し、読み出し要求に応じて前記複
   数の周辺回路から所定の周辺回路のデータをトライステ
   ートバッファから出力するエミュレーションチップにお
   いて、前記おのおのの周辺回路に割り付けられるアドレ
   スを記憶する複数の記憶手段と、前記おのおのの記憶手
   段の内容とエミュレーションチップに入力されるアドレ
   スとを比較しアドレスの一致検出を行う複数の検出手段
   と、該複数の検出手段の出力を入力とする論理和回路と
   を備え、前記論理和回路の出力により前記トライステー
   トバッファを制御することを特徴としたエミュレーショ
   ンチップ。