JPS646489B2 - - Google Patents
Info
- Publication number
- JPS646489B2 JPS646489B2 JP57050069A JP5006982A JPS646489B2 JP S646489 B2 JPS646489 B2 JP S646489B2 JP 57050069 A JP57050069 A JP 57050069A JP 5006982 A JP5006982 A JP 5006982A JP S646489 B2 JPS646489 B2 JP S646489B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- memory
- program
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、ワンチツプマイクロコンピユータに
関し、特に内部プログラムモードの場合における
動作試験を的確に行なうことができるようにした
ワンチツプマイクロコンピユータに関する。
関し、特に内部プログラムモードの場合における
動作試験を的確に行なうことができるようにした
ワンチツプマイクロコンピユータに関する。
(2) 技術の背景
近年、ワンチツプマイクロコンピユータは、そ
の機能の拡大および内蔵するランダムアクセスメ
モリおよびリードオンリメモリ等のメモリ容量の
増大により、その動作試験も種々の条件化で極め
て多くの項目に関して行なう必要が生じてきた。
特に、ワンチツプマイクロコンピユータが実際の
使用状態で的確に動作するか否かを試験するた
め、ユーザープログラムを実行する場合の動作モ
ードである内部プログラムモードの状態における
有効なテスト方法の確立が要望されている。
の機能の拡大および内蔵するランダムアクセスメ
モリおよびリードオンリメモリ等のメモリ容量の
増大により、その動作試験も種々の条件化で極め
て多くの項目に関して行なう必要が生じてきた。
特に、ワンチツプマイクロコンピユータが実際の
使用状態で的確に動作するか否かを試験するた
め、ユーザープログラムを実行する場合の動作モ
ードである内部プログラムモードの状態における
有効なテスト方法の確立が要望されている。
(3) 従来技術と問題点
第１図は、従来形のワンチツプマイクロコンピ
ユータの構成の一部を示す。同図において、１は
ユーザープログラム等を内蔵するリードオンリメ
モリ、２は該ユーザープログラムの実行の際にお
ける作業領域等に用いられるランダムアクセスメ
モリ、３および４は内部バス５からのアドレスデ
ータを格納するアドレスレジスタ、６および７は
アドレスバツフア、８および９はそれぞれリード
オンリメモリ１およびランダムアクセスメモリ２
のためのアドレスデコーダ、１０および１１はア
ンドゲートである。また、第１図のワンチツプマ
イクロコンピユータは図示しないプロセツサ等を
有しており、該プロセツサ等は内部バス５に接続
されている。
ユータの構成の一部を示す。同図において、１は
ユーザープログラム等を内蔵するリードオンリメ
モリ、２は該ユーザープログラムの実行の際にお
ける作業領域等に用いられるランダムアクセスメ
モリ、３および４は内部バス５からのアドレスデ
ータを格納するアドレスレジスタ、６および７は
アドレスバツフア、８および９はそれぞれリード
オンリメモリ１およびランダムアクセスメモリ２
のためのアドレスデコーダ、１０および１１はア
ンドゲートである。また、第１図のワンチツプマ
イクロコンピユータは図示しないプロセツサ等を
有しており、該プロセツサ等は内部バス５に接続
されている。
第１図の構成においては、例えばユーザープロ
グラム等を実行するためにリードオンリメモリ１
に記憶されているプログラムを読出す場合には、
図示しないプロセツサから内部バス５を介してア
ドレスレジスタ３にアドレスデータを転送する。
このアドレスデータはアドレスレジスタ３からア
ドレスバツフア６およびデコーダ８に入力され、
選択信号としてリードオンリメモリ１に入力され
る。該選択信号の入力に応じてリードオンリメモ
リ１から読出しデータがアンドゲート１０に出力
され、該アンドゲート１０の他方の端子にはリー
ドオンリメモリ用イネーブル信号ROMEが入力
される。これにより、アンドゲート１０が開かれ
リードオンリメモリ１からの読出しデータが内部
バス５に送出され、プロセツサに取込まれて処理
が実行される。またランダムアクセスメモリ２か
らデータを読出す場合にも、プロセツサから内部
バス５を介してアドレスレジスタ４にアドレスデ
ータが入力され、該アドレスデータがアドレスバ
ツフア７およびデコーダ９によつて選択信号に変
換されランダムアクセスメモリ２に入力される。
ランダムアクセスメモリ２から読出されたデータ
は、アンドゲート１１がランダムアクセスメモリ
用イネーブル信号RAMEによつて開かれること
により内部バス５に送出され、プロセツサに転送
される。
グラム等を実行するためにリードオンリメモリ１
に記憶されているプログラムを読出す場合には、
図示しないプロセツサから内部バス５を介してア
ドレスレジスタ３にアドレスデータを転送する。
このアドレスデータはアドレスレジスタ３からア
ドレスバツフア６およびデコーダ８に入力され、
選択信号としてリードオンリメモリ１に入力され
る。該選択信号の入力に応じてリードオンリメモ
リ１から読出しデータがアンドゲート１０に出力
され、該アンドゲート１０の他方の端子にはリー
ドオンリメモリ用イネーブル信号ROMEが入力
される。これにより、アンドゲート１０が開かれ
リードオンリメモリ１からの読出しデータが内部
バス５に送出され、プロセツサに取込まれて処理
が実行される。またランダムアクセスメモリ２か
らデータを読出す場合にも、プロセツサから内部
バス５を介してアドレスレジスタ４にアドレスデ
ータが入力され、該アドレスデータがアドレスバ
ツフア７およびデコーダ９によつて選択信号に変
換されランダムアクセスメモリ２に入力される。
ランダムアクセスメモリ２から読出されたデータ
は、アンドゲート１１がランダムアクセスメモリ
用イネーブル信号RAMEによつて開かれること
により内部バス５に送出され、プロセツサに転送
される。
ところで、一般にワンチツプマイクロコンピユ
ータにおいては、その動作試験等のために外部か
ら該マイクロコンピユータの内部バス等に命令を
転送して実行させる外部プログラムモードと、該
マイクロコンピユータが内蔵するリードオンリメ
モリに記憶されたプログラムを実行させる内部プ
ログラムモードがある。そして、従来、ワンチツ
プマイクロコンピユータのテストは外部プログラ
ムモードによつて外部からプロセツサにテストプ
ログラム等の命令を与えて実行させ、内部プログ
ラムモードの試験においては、内蔵するリードオ
ンリメモリ内に記憶されたユーザープログラムを
実行させて行なつていた。
ータにおいては、その動作試験等のために外部か
ら該マイクロコンピユータの内部バス等に命令を
転送して実行させる外部プログラムモードと、該
マイクロコンピユータが内蔵するリードオンリメ
モリに記憶されたプログラムを実行させる内部プ
ログラムモードがある。そして、従来、ワンチツ
プマイクロコンピユータのテストは外部プログラ
ムモードによつて外部からプロセツサにテストプ
ログラム等の命令を与えて実行させ、内部プログ
ラムモードの試験においては、内蔵するリードオ
ンリメモリ内に記憶されたユーザープログラムを
実行させて行なつていた。
しかしながら、前記従来形においては、特に内
部プログラムモードにおけるテストの場合にユー
ザープログラムを実行させて評価するものである
ため、ワンチツプマイクロコンピユータのハード
ウエア各部のテストを充分に行なうことが不可能
であるとともに、テスト内容が各ユーザーごとに
相違し複雑になるため、テストに要する手間が増
大し、したがつてワンチツプマイクロコンピユー
タの製造コストが上昇するという不都合があつ
た。
部プログラムモードにおけるテストの場合にユー
ザープログラムを実行させて評価するものである
ため、ワンチツプマイクロコンピユータのハード
ウエア各部のテストを充分に行なうことが不可能
であるとともに、テスト内容が各ユーザーごとに
相違し複雑になるため、テストに要する手間が増
大し、したがつてワンチツプマイクロコンピユー
タの製造コストが上昇するという不都合があつ
た。
(4) 発明の目的
本発明の目的は、前述の従来形における問題点
に鑑み、リードオンリメモリおよびランダムアク
セスメモリを内蔵するワンチツプマイクロコンピ
ユータにおいて、該ランダムアクセスメモリにテ
ストプログラムを記憶させておきこれを内部プロ
グラムモードにて実行されるという構想に基づ
き、簡単な構成によつて特に内部プログラムモー
ドにおけるマイクロコンピユータの試験をより的
確かつ完全に行なうことができるようにすること
にある。
に鑑み、リードオンリメモリおよびランダムアク
セスメモリを内蔵するワンチツプマイクロコンピ
ユータにおいて、該ランダムアクセスメモリにテ
ストプログラムを記憶させておきこれを内部プロ
グラムモードにて実行されるという構想に基づ
き、簡単な構成によつて特に内部プログラムモー
ドにおけるマイクロコンピユータの試験をより的
確かつ完全に行なうことができるようにすること
にある。
(5) 発明の構成
そしてこの目的は、本発明によれば、内部バス
を介して中央処理装置に接続され、ユーザープロ
グラムが予め格納されているリードオンリメモリ
と、前記内部バスを介して前記中央処理装置に接
続され、所定の条件においてテストプログラムが
書込まれるようになつているランダムアクセスメ
モリと、テストモードの非選択時に前記内部バス
からのリードオンリメモリ用アドレスデータ、ラ
ンダムアクセスメモリ用アドレスデータをそれぞ
れ対応のリードオンリメモリ、ランダムアクセス
メモリに転送し、該テストモードの選択時に該リ
ードオンリメモリ用アドレスデータを該ランダム
アクセスメモリに転送し且つ該リードオンリメモ
リへの該リードオンリメモリ用アドレスデータの
入力を禁止する第１のゲート回路と、前記テスト
モードの非選択時に前記ランダムアクセスメモ
リ、リードオンリメモリから読出されたデータを
それぞれランダムアクセスメモリ用イネーブル信
号、リードオンリメモリ用イネーブル信号に応答
して前記内部バスに転送し、該テストモードの選
択時に該ランダムアクセスメモリから読出された
データを該リードオンリメモリ用イネーブル信号
に応答して前記内部バスに転送する第２のゲート
回路とを具備し、前記ユーザープログラムは、内
部プログラムモードの選択時および前記テストモ
ードの非選択時に実行され、該テストモードの選
択時に実行が禁止され、前記テストプログラム
は、外部プログラムモードの選択時および前記テ
ストモードの非選択時に前記ランダムアクセスメ
モリに書込まれ、該テストモードの選択時および
前記内部プログラムモードの選択時に実行される
ようになつていることを特徴とするワンチツプマ
イクロコンピユータを提供することによつて達成
される。
を介して中央処理装置に接続され、ユーザープロ
グラムが予め格納されているリードオンリメモリ
と、前記内部バスを介して前記中央処理装置に接
続され、所定の条件においてテストプログラムが
書込まれるようになつているランダムアクセスメ
モリと、テストモードの非選択時に前記内部バス
からのリードオンリメモリ用アドレスデータ、ラ
ンダムアクセスメモリ用アドレスデータをそれぞ
れ対応のリードオンリメモリ、ランダムアクセス
メモリに転送し、該テストモードの選択時に該リ
ードオンリメモリ用アドレスデータを該ランダム
アクセスメモリに転送し且つ該リードオンリメモ
リへの該リードオンリメモリ用アドレスデータの
入力を禁止する第１のゲート回路と、前記テスト
モードの非選択時に前記ランダムアクセスメモ
リ、リードオンリメモリから読出されたデータを
それぞれランダムアクセスメモリ用イネーブル信
号、リードオンリメモリ用イネーブル信号に応答
して前記内部バスに転送し、該テストモードの選
択時に該ランダムアクセスメモリから読出された
データを該リードオンリメモリ用イネーブル信号
に応答して前記内部バスに転送する第２のゲート
回路とを具備し、前記ユーザープログラムは、内
部プログラムモードの選択時および前記テストモ
ードの非選択時に実行され、該テストモードの選
択時に実行が禁止され、前記テストプログラム
は、外部プログラムモードの選択時および前記テ
ストモードの非選択時に前記ランダムアクセスメ
モリに書込まれ、該テストモードの選択時および
前記内部プログラムモードの選択時に実行される
ようになつていることを特徴とするワンチツプマ
イクロコンピユータを提供することによつて達成
される。
(6) 発明の実施例
以下、図面を用いて本発明の実施例を説明す
る。第２図は本発明の１実施例に係るワンチツプ
マイクロコンピユータにおける各メモリ付近の構
成を示す。第２図の構成においては、第１図の従
来形の構成にさらにインバータ１２、アンドゲー
ト１３，１４，１６，１７、およびオアゲート１
５等の回路が付加されている。
る。第２図は本発明の１実施例に係るワンチツプ
マイクロコンピユータにおける各メモリ付近の構
成を示す。第２図の構成においては、第１図の従
来形の構成にさらにインバータ１２、アンドゲー
ト１３，１４，１６，１７、およびオアゲート１
５等の回路が付加されている。
第２図の構成において、試験モード信号TEST
が低レベルの場合はアンドゲート１３は閉じられ
アンドゲート１４は開かれ、かつアンドゲート１
６，１７が閉じられている。したがつてこの場合
は、第１図の従来形の構成と全く同じ構成とな
り、したがつてその動作も第１図の構成の場合と
同じである。これに対し試験モード信号TESTが
高レベルの場合は内部バス５を介してアドレスレ
ジスタ３に送られたリードオンリメモリ用アドレ
スデータはアンドゲート１３およびオアゲート１
５を介してランダムアクセスメモリ用デコーダ９
に入力される。これによりランダムアクセスメモ
リ２のアドレス指定が行なわれ、この時もしリー
ドオンリメモリ用イネーブル信号ROMEが高レ
ベルであれば、アンドゲート１６および１７が開
かれランダムアクセスメモリからの読出しデータ
が内部バス５に転送される。したがつて、ランダ
ムアクセスメモリ内にテストプログラムを格納し
ておくことにより、該テストプログラムをあたか
もリードオンリメモリ１内に記憶されたもののご
とく内部プログラムモードによつて実行すること
ができる。なお、この場合アンドゲート１４が閉
じられているのでリードオンリメモリ用アドレス
レジスタ３からのアドレスデータがリードオンリ
メモリ１に入力されることはなく、したがつてリ
ードオンリメモリ１のプログラムが読出されるこ
とはない。
が低レベルの場合はアンドゲート１３は閉じられ
アンドゲート１４は開かれ、かつアンドゲート１
６，１７が閉じられている。したがつてこの場合
は、第１図の従来形の構成と全く同じ構成とな
り、したがつてその動作も第１図の構成の場合と
同じである。これに対し試験モード信号TESTが
高レベルの場合は内部バス５を介してアドレスレ
ジスタ３に送られたリードオンリメモリ用アドレ
スデータはアンドゲート１３およびオアゲート１
５を介してランダムアクセスメモリ用デコーダ９
に入力される。これによりランダムアクセスメモ
リ２のアドレス指定が行なわれ、この時もしリー
ドオンリメモリ用イネーブル信号ROMEが高レ
ベルであれば、アンドゲート１６および１７が開
かれランダムアクセスメモリからの読出しデータ
が内部バス５に転送される。したがつて、ランダ
ムアクセスメモリ内にテストプログラムを格納し
ておくことにより、該テストプログラムをあたか
もリードオンリメモリ１内に記憶されたもののご
とく内部プログラムモードによつて実行すること
ができる。なお、この場合アンドゲート１４が閉
じられているのでリードオンリメモリ用アドレス
レジスタ３からのアドレスデータがリードオンリ
メモリ１に入力されることはなく、したがつてリ
ードオンリメモリ１のプログラムが読出されるこ
とはない。
第３図は、１例として通常動作時および本発明
によるテスト時における各メモリの利用状況を示
すものである。第３図ａに示すように、通常動作
時においては例えば256バイトの容量を有するラ
ンダムアクセスメモリはユーザープログラムを実
行するための作業領域およびデータメモリとして
使用される。この場合、例えば4kバイトのリー
ドオンリメモリはユーザープログラムが格納され
ており、該ユーザープログラムは内部プログラム
モードの場合に実行される。これに対し第３図ｂ
に示すように、本発明に係るテストを行なう場合
にはリードオンリメモリ内のプログラムの実行は
禁止され、ランダムアクセスメモリの１部または
全部がプログラムエリアとして用いられ該プログ
ラムエリアにテストプログラムを格納して該テス
トプログラムが内部プログラムモードによつて実
行される。
によるテスト時における各メモリの利用状況を示
すものである。第３図ａに示すように、通常動作
時においては例えば256バイトの容量を有するラ
ンダムアクセスメモリはユーザープログラムを実
行するための作業領域およびデータメモリとして
使用される。この場合、例えば4kバイトのリー
ドオンリメモリはユーザープログラムが格納され
ており、該ユーザープログラムは内部プログラム
モードの場合に実行される。これに対し第３図ｂ
に示すように、本発明に係るテストを行なう場合
にはリードオンリメモリ内のプログラムの実行は
禁止され、ランダムアクセスメモリの１部または
全部がプログラムエリアとして用いられ該プログ
ラムエリアにテストプログラムを格納して該テス
トプログラムが内部プログラムモードによつて実
行される。
第４図は、上述のテスト回路を用いてワンチツ
プマイクロコンピユータのテストを行なう場合の
手順を示すフローチヤートである。同図に示すよ
うに、まず、試験モード信号TESTを０にしかつ
モード切換信号MOD（図示せず）を１にして外
部プログラムモードの状態にする。この状態で外
部プログラムモードによる試験すなわち、外部の
メモリからマイクロコンピユータの内部バス等を
介してプロセツサに命令を入力し、該命令をプロ
セツサに実行させることによつてマイクロコンピ
ユータ各部の動作の試験を行なう。この試験が終
了したのち、外部プログラムモードの状態でワン
チツプマイクロコンピユータ内のランダムアクセ
スメモリに外部から標準テストプログラムを書き
込む。この場合、第３図ｂに示すように、ランダ
ムアクセスメモリ内の１部または全部の領域がプ
ログラムエリアとして用いられ、該プログラムエ
リアに標準テストプログラムが書き込まれる。次
に試験モード信号TESTを１にし、かつモード切
換信号MODを０にして内部プログラムモードの
状態とし、この状態でランダムアクセスメモリ内
に書き込まれた標準テストプログラムを実行して
マイクロコンピユータ各部の試験が行なわれる。
これにより、ユーザープログラムを実行する場合
と同じモードである内部プログラムモードによつ
ててマイクロコンピユータの試験を行なうことが
できる。なお、ユーザープログラムを実行する通
常動作状態においては、テストモード信号TEST
は０とされかつモード信号MODは０とされる。
プマイクロコンピユータのテストを行なう場合の
手順を示すフローチヤートである。同図に示すよ
うに、まず、試験モード信号TESTを０にしかつ
モード切換信号MOD（図示せず）を１にして外
部プログラムモードの状態にする。この状態で外
部プログラムモードによる試験すなわち、外部の
メモリからマイクロコンピユータの内部バス等を
介してプロセツサに命令を入力し、該命令をプロ
セツサに実行させることによつてマイクロコンピ
ユータ各部の動作の試験を行なう。この試験が終
了したのち、外部プログラムモードの状態でワン
チツプマイクロコンピユータ内のランダムアクセ
スメモリに外部から標準テストプログラムを書き
込む。この場合、第３図ｂに示すように、ランダ
ムアクセスメモリ内の１部または全部の領域がプ
ログラムエリアとして用いられ、該プログラムエ
リアに標準テストプログラムが書き込まれる。次
に試験モード信号TESTを１にし、かつモード切
換信号MODを０にして内部プログラムモードの
状態とし、この状態でランダムアクセスメモリ内
に書き込まれた標準テストプログラムを実行して
マイクロコンピユータ各部の試験が行なわれる。
これにより、ユーザープログラムを実行する場合
と同じモードである内部プログラムモードによつ
ててマイクロコンピユータの試験を行なうことが
できる。なお、ユーザープログラムを実行する通
常動作状態においては、テストモード信号TEST
は０とされかつモード信号MODは０とされる。
(7) 発明の効果
このように、本発明によれば、簡単なハードウ
エアを追加するのみで、ワンチツプマイクロコン
ピユータの実際の使用状態に相当する内部プログ
ラムモードで試験を行なうことができ、ワンチツ
プマイクロコンピユータの試験をより完全に行な
うことができ試験精度を向上させることができる
とともに、ワンチツプマイクロコンピユータ内に
すでに組込まれているランダムアクセスメモリを
有効に利用し試験用に特別のメモリを設ける必要
がなくなる。さらに、本発明によれば、ユーザー
プログラムを利用して行なうテストと異なり、各
ユーザーに共通の標準テストプログラムによつて
試験を行なうことができ、試験に要する手数が軽
減され、したがつてワンチツプマイクロコンピユ
ータのコストの上昇が防止できる。
エアを追加するのみで、ワンチツプマイクロコン
ピユータの実際の使用状態に相当する内部プログ
ラムモードで試験を行なうことができ、ワンチツ
プマイクロコンピユータの試験をより完全に行な
うことができ試験精度を向上させることができる
とともに、ワンチツプマイクロコンピユータ内に
すでに組込まれているランダムアクセスメモリを
有効に利用し試験用に特別のメモリを設ける必要
がなくなる。さらに、本発明によれば、ユーザー
プログラムを利用して行なうテストと異なり、各
ユーザーに共通の標準テストプログラムによつて
試験を行なうことができ、試験に要する手数が軽
減され、したがつてワンチツプマイクロコンピユ
ータのコストの上昇が防止できる。
第１図は、従来形のワンチツプマイクロコンピ
ユータの各メモリ付近の構成を示す部分的ブロツ
ク回路図、第２図は、本発明の１実施例に係るマ
イクロコンピユータのテスト回路近辺の構成を示
す部分的ブロツク回路図、第３図は、第２図の構
成におけるランダムアクセスメモリおよびリード
オンリメモリの利用状況を示す説明図、そして第
４図は、第２図の構成によつて行なわれる試験手
順を示すフローチヤートである。 １…リードオンリメモリ、２…ランダムアクセ
スメモリ、３，４…アドレスレジスタ、５…内部
バス、６，７…アドレスバツフア、８，９…アド
レスデコーダ、１０，１１…アンドゲート、１２
…インバータ、１３，１４…アンドゲート、１５
…オアゲート、１６，１７…アンドゲート。
ユータの各メモリ付近の構成を示す部分的ブロツ
ク回路図、第２図は、本発明の１実施例に係るマ
イクロコンピユータのテスト回路近辺の構成を示
す部分的ブロツク回路図、第３図は、第２図の構
成におけるランダムアクセスメモリおよびリード
オンリメモリの利用状況を示す説明図、そして第
４図は、第２図の構成によつて行なわれる試験手
順を示すフローチヤートである。 １…リードオンリメモリ、２…ランダムアクセ
スメモリ、３，４…アドレスレジスタ、５…内部
バス、６，７…アドレスバツフア、８，９…アド
レスデコーダ、１０，１１…アンドゲート、１２
…インバータ、１３，１４…アンドゲート、１５
…オアゲート、１６，１７…アンドゲート。
Claims (1)
- 【特許請求の範囲】 １ 内部バス５を介して中央処理装置に接続さ
れ、ユーザープログラムが予め格納されているリ
ードオンリメモリ１と、 前記内部バスを介して前記中央処理装置に接続
され、所定の条件においてテストプログラムが書
込まれるようになつているランダムアクセスメモ
リ２と、 テストモードの非選択時に前記内部バスからの
リードオンリメモリ用アドレスデータ、ランダム
アクセスメモリ用アドレスデータをそれぞれ対応
のリードオンリメモリ、ランダムアクセスメモリ
に転送し、該テストモードの選択時に該リードオ
ンリメモリ用アドレスデータを該ランダムアクセ
スメモリに転送し且つ該リードオンリメモリへの
該リードオンリメモリ用アドレスデータの入力を
禁止する第１のゲート回路１２，１３，１４，１
５と、 前記テストモードの非選択時に前記ランダムア
クセスメモリ、リードオンリメモリから読出され
たデータをそれぞれランダムアクセスメモリ用イ
ネーブル信号（RAME）、リードオンリメモリ用
イネーブル信号（ROME）に応答して前記内部
バスに転送し、該テストモードの選択時に該ラン
ダムアクセスメモリから読出されたデータを該リ
ードオンリメモリ用イネーブル信号に応答して前
記内部バスに転送する第２のゲート回路１０，１
１，１６，１７とを具備し、 前記ユーザープログラムは、内部プログラムモ
ードの選択時および前記テストモードの非選択時
に実行され、該テストモードの選択時に実行が禁
止され、 前記テストプログラムは、外部プログラムモー
ドの選択時および前記テストモードの非選択時に
前記ランダムアクセスメモリに書込まれ、該テス
トモードの選択時および前記内部プログラムモー
ドの選択時に実行されるようになつていることを
特徴とするワンチツプマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050069A JPS58168157A (ja) | 1982-03-30 | 1982-03-30 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050069A JPS58168157A (ja) | 1982-03-30 | 1982-03-30 | ワンチップマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58168157A JPS58168157A (ja) | 1983-10-04 |
| JPS646489B2 true JPS646489B2 (ja) | 1989-02-03 |
Family
ID=12848704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57050069A Granted JPS58168157A (ja) | 1982-03-30 | 1982-03-30 | ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198394U (ja) * | 1987-12-21 | 1989-06-30 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0658642B2 (ja) * | 1984-05-29 | 1994-08-03 | 三菱農機株式会社 | マイコンのチェック制御方法 |
| JP2768677B2 (ja) * | 1988-01-19 | 1998-06-25 | 株式会社リコー | シングルチップマイクロコンピュータのテスト制御回路 |
| JP2604203B2 (ja) * | 1988-07-18 | 1997-04-30 | 三洋電機株式会社 | ワンチップデジタル信号処理装置のデバック装置 |
| JPH0336636A (ja) * | 1989-07-03 | 1991-02-18 | Ricoh Co Ltd | シングルチップマイクロコンピュータのテスト方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573151A (en) * | 1980-06-05 | 1982-01-08 | Matsushita Electric Ind Co Ltd | Test system for 1-chip microcomputer |
-
1982
- 1982-03-30 JP JP57050069A patent/JPS58168157A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198394U (ja) * | 1987-12-21 | 1989-06-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58168157A (ja) | 1983-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
| US5168559A (en) | Emulation system capable of complying with microcomputers having different on-chip memory capacities | |
| JPS6125173B2 (ja) | ||
| US4995037A (en) | Adjustment method and apparatus of a computer | |
| JPS58168157A (ja) | ワンチップマイクロコンピュータ | |
| KR20030055150A (ko) | 마이크로프로세서 및 마이크로프로세서의 처리 방법 | |
| US5826059A (en) | Microcomputer for emulation | |
| JP3119474B2 (ja) | Ｌｓｉテスト方法 | |
| US5991212A (en) | Semi-conductor integrated circuit device having an external memory and a test method therefor | |
| JPH1040130A (ja) | マイクロコンピュータ | |
| JPH10214206A (ja) | 情報処理装置 | |
| JPH0370055A (ja) | 半導体集積回路装置 | |
| JPH0679278B2 (ja) | マイクロコンピュ−タ開発装置 | |
| JPS6220960Y2 (ja) | ||
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JPS6117027B2 (ja) | ||
| JP3105881B2 (ja) | マイクロコンピュータ及びその試験方法 | |
| JPS634500A (ja) | テスト回路付きｒａｍ装置 | |
| JPS645342B2 (ja) | ||
| JPS61261900A (ja) | 半導体集積回路装置 | |
| JPS6398052A (ja) | 記憶装置 | |
| JPH06222917A (ja) | 電子装置 | |
| JPH0746317B2 (ja) | マイクロコンピュータ | |
| JPS6212542B2 (ja) | ||
| JPH0120453B2 (ja) |