JPH0363854B2 - - Google Patents
Info
- Publication number
- JPH0363854B2 JPH0363854B2 JP12524384A JP12524384A JPH0363854B2 JP H0363854 B2 JPH0363854 B2 JP H0363854B2 JP 12524384 A JP12524384 A JP 12524384A JP 12524384 A JP12524384 A JP 12524384A JP H0363854 B2 JPH0363854 B2 JP H0363854B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- capacitor
- demodulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 description 23
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 7
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 7
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 108010062804 fibroblast migration inhibitory factor Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
この発明はFM受信機に関し、特にFM検波出
力をステレオ復調回路に供給する際に利用して有
効な技術に関するものである。
力をステレオ復調回路に供給する際に利用して有
効な技術に関するものである。
第１図は、本願発明に先立ち本発明者等によつ
て検討されたFM検波器１とステレオ復調回路２
との関連を示す回路図である。FM検波器１から
は、いわゆるＳ字カーブとして知られた検波出力
が得られるが、この検波出力については「FMチ
ユーナ・マニユアル」（昭和54年９月１日再版第
１刷発行、(株)ラジオ技術社・黒川川晃著）におい
て詳細に述べられている。
て検討されたFM検波器１とステレオ復調回路２
との関連を示す回路図である。FM検波器１から
は、いわゆるＳ字カーブとして知られた検波出力
が得られるが、この検波出力については「FMチ
ユーナ・マニユアル」（昭和54年９月１日再版第
１刷発行、(株)ラジオ技術社・黒川川晃著）におい
て詳細に述べられている。
上記FM検波出力はＳカーブを有しているの
で、例えば離調状態などによつてFM周波数が高
い周波数1にとどまつているような場合、図示の
Ｓカーブであれば直流電圧が見掛上高レベルにな
つたようになる。従つて、FM検波出力をそのま
ま次段の復調回路２に供給することはできず、直
流分をカツトするためのコンデンサが必要にな
る。
で、例えば離調状態などによつてFM周波数が高
い周波数1にとどまつているような場合、図示の
Ｓカーブであれば直流電圧が見掛上高レベルにな
つたようになる。従つて、FM検波出力をそのま
ま次段の復調回路２に供給することはできず、直
流分をカツトするためのコンデンサが必要にな
る。
ところで、FM検波器１の電源電圧と復調回路
２の電源電圧とが比較的低電圧で、かつ近接した
電圧レベルである場合は、初めに復調回路２のバ
イアス電圧が特定の範囲に制限される。そして、
FM検波器１の出力端子と復調回路２の入力端子
とを１個のコンデンサで接続しようとすれば、接
続の極性に対応して検波出力の電圧スイング、言
い換えれば負電圧から正電圧までの電圧レベルが
制限されてしまう。これでは、高出力が得られな
いため、第１図の如き極性で２個の電解コンデン
サC1，C2を接続し、検波出力が如何なるレベル
の正電圧であつてもコンデンサC1，C2の破壊な
どの問題が発生せず、かつ復調回路の入力バイア
ス電圧が如何なるレベルの正電圧に設定されて問
題なく動作させるようにしている。
２の電源電圧とが比較的低電圧で、かつ近接した
電圧レベルである場合は、初めに復調回路２のバ
イアス電圧が特定の範囲に制限される。そして、
FM検波器１の出力端子と復調回路２の入力端子
とを１個のコンデンサで接続しようとすれば、接
続の極性に対応して検波出力の電圧スイング、言
い換えれば負電圧から正電圧までの電圧レベルが
制限されてしまう。これでは、高出力が得られな
いため、第１図の如き極性で２個の電解コンデン
サC1，C2を接続し、検波出力が如何なるレベル
の正電圧であつてもコンデンサC1，C2の破壊な
どの問題が発生せず、かつ復調回路の入力バイア
ス電圧が如何なるレベルの正電圧に設定されて問
題なく動作させるようにしている。
しかし、かかる回路構成では、大容量かつ大型
の２個の電解コンデンサが必要であるため、FM
受信機等の半導体集積回路化する際に上記電解コ
ンデンサを外付け部品にしなければならない。こ
のため、外部接続端子が増大することと相まつて
生産コストが上昇し、しかし実装密度が低下する
という問題点が本発明者等の検討により明らかに
された。
の２個の電解コンデンサが必要であるため、FM
受信機等の半導体集積回路化する際に上記電解コ
ンデンサを外付け部品にしなければならない。こ
のため、外部接続端子が増大することと相まつて
生産コストが上昇し、しかし実装密度が低下する
という問題点が本発明者等の検討により明らかに
された。
本発明は上述の如き実状からなされたものであ
り、その目的とするところは、FM検波器とステ
レオ復調回路との間に設けられる直流阻止用コン
デンサの数を削減して検波出力を伝達し得るよう
にしたFM受信機を提供することにある。
り、その目的とするところは、FM検波器とステ
レオ復調回路との間に設けられる直流阻止用コン
デンサの数を削減して検波出力を伝達し得るよう
にしたFM受信機を提供することにある。
本発明の上記ならびのその他の目的と新規な特
徴は、本明細書の記述および添付図面から明らか
になるであろう。
徴は、本明細書の記述および添付図面から明らか
になるであろう。
本願において開示される発明の概要を簡単に述
べれば、下記のとおりである。
べれば、下記のとおりである。
すなわち、互いに逆位相でＡ点とＢ点とに供給
されるFM検波出力の何れか一方の交流成分をス
イツチSWとコンデンサCAとにより除去し、直流
成分と他方の交流成分を伝達して加算した後に増
幅回路A1に供給し、後段のFM復調回路のバイア
ス電圧との関連で設定される上記増幅回路A1の
所望のバイアス電圧に上記加算されたFM検波出
力を重畳することにより、FM検波器とFM復調
回路との間に結合コンデンサを削減するという、
本発明の目的を達成するものである。
されるFM検波出力の何れか一方の交流成分をス
イツチSWとコンデンサCAとにより除去し、直流
成分と他方の交流成分を伝達して加算した後に増
幅回路A1に供給し、後段のFM復調回路のバイア
ス電圧との関連で設定される上記増幅回路A1の
所望のバイアス電圧に上記加算されたFM検波出
力を重畳することにより、FM検波器とFM復調
回路との間に結合コンデンサを削減するという、
本発明の目的を達成するものである。
実施例 １
次に、本発明を適用したFM受信機の第１実施
例を第２図及び第３図を参照して照明する。
例を第２図及び第３図を参照して照明する。
第２図はIC化されたFM受信機の受信アンテナ
からFM検波器までの回路構成を示すものであ
り、数字を囲んだ丸は外部接続端子とする。そし
て、上記FM受信機において本発明はFM検波器
の後段に回路ブロツクで示されており、FM検波
器と第３図に示すステレオ復調回路との間に、上
記回路ブロツクが介在することになる。従つて、
実施例の説明にあたつては、説明の便宜のためア
ンテナ入力から順次述ることにする。
からFM検波器までの回路構成を示すものであ
り、数字を囲んだ丸は外部接続端子とする。そし
て、上記FM受信機において本発明はFM検波器
の後段に回路ブロツクで示されており、FM検波
器と第３図に示すステレオ復調回路との間に、上
記回路ブロツクが介在することになる。従つて、
実施例の説明にあたつては、説明の便宜のためア
ンテナ入力から順次述ることにする。
アンテナ１１、高周波増幅回路１２、周波数混
合回路１３、局部発振回路１４の回路構成ならび
に回路動作は、当業者間において周知のものであ
る。上記混合回路１３の出力信号は、結合コンデ
ンサC11を介してIC内に導入され、多段接続され
た差動増幅器DA1〜DA5により構成されたFMIFリ
ミツタにより電圧増幅、振幅制限され、不所望な
AM成分が除去される。
合回路１３、局部発振回路１４の回路構成ならび
に回路動作は、当業者間において周知のものであ
る。上記混合回路１３の出力信号は、結合コンデ
ンサC11を介してIC内に導入され、多段接続され
た差動増幅器DA1〜DA5により構成されたFMIFリ
ミツタにより電圧増幅、振幅制限され、不所望な
AM成分が除去される。
一方、差動増幅器DA5の出力から差動増幅器
DA1には、コンデンサC11、抵抗R11により所定の
直流NFBがかけられ、上記差動増幅器DA1〜DA5
のバイアス安定化が行われている。また、差動増
幅器DA5とDA6との間には、所定の通過帯域を有
するセラミツクフイルタ１５が接続されている。
DA1には、コンデンサC11、抵抗R11により所定の
直流NFBがかけられ、上記差動増幅器DA1〜DA5
のバイアス安定化が行われている。また、差動増
幅器DA5とDA6との間には、所定の通過帯域を有
するセラミツクフイルタ１５が接続されている。
かくして、バツフアアンプとしての差動増幅器
DA6から得られる互いに逆位相の二つの出力信号
は、バツフアアンプとして動作するトランジスタ
Q1，Q2の各ベースに供給される。トランジスタ
Q1，Q2の出力電圧は、エミツタ抵抗R12，R13の
電圧降下として得られ、次段の２重平衝型差動増
幅回路３１に供給される。そして、トランジスタ
Q3〜Q8からなる上記２重平衝型差動増幅器３１
と、コイルL1、コンデンサC12，C13，C14とによ
つて構成された移相器３０（例えば周波数10.7M
Hzの中心周波数で90゜位相シフトする）とは、周
知のクオドラチユア検波器を構成し、ノードN1，
N2に互いに逆位相のＳ字検波出力S1，S2を発生
する。なお、基準電圧VRFF1は抵抗R16，R17を介
してトランジスタQ5〜Q8のバイアス電圧を決定
する。
DA6から得られる互いに逆位相の二つの出力信号
は、バツフアアンプとして動作するトランジスタ
Q1，Q2の各ベースに供給される。トランジスタ
Q1，Q2の出力電圧は、エミツタ抵抗R12，R13の
電圧降下として得られ、次段の２重平衝型差動増
幅回路３１に供給される。そして、トランジスタ
Q3〜Q8からなる上記２重平衝型差動増幅器３１
と、コイルL1、コンデンサC12，C13，C14とによ
つて構成された移相器３０（例えば周波数10.7M
Hzの中心周波数で90゜位相シフトする）とは、周
知のクオドラチユア検波器を構成し、ノードN1，
N2に互いに逆位相のＳ字検波出力S1，S2を発生
する。なお、基準電圧VRFF1は抵抗R16，R17を介
してトランジスタQ5〜Q8のバイアス電圧を決定
する。
トランジスタQ9，Q10，Q11はカレントミラー
回路を構成し、トランジスタQ12，Q13，Q14もカ
レントミラー回路を構成する。また、トランジス
タQ15，Q16はカレントミラー回路CS1を構成し、
トランジスタQ17，Q18も同様にカレントミラー
回路を構成し、これら各カレントミラー回路は上
記クオドラチユア検波器の出力回路として動作す
る。そして、ノードN1が例えばハイレベルでノ
ードN2が例えばローレベルのとき、Ａ点及びＢ
点には図示の如きＳ字検波出力S1，S2が得られ
る。
回路を構成し、トランジスタQ12，Q13，Q14もカ
レントミラー回路を構成する。また、トランジス
タQ15，Q16はカレントミラー回路CS1を構成し、
トランジスタQ17，Q18も同様にカレントミラー
回路を構成し、これら各カレントミラー回路は上
記クオドラチユア検波器の出力回路として動作す
る。そして、ノードN1が例えばハイレベルでノ
ードN2が例えばローレベルのとき、Ａ点及びＢ
点には図示の如きＳ字検波出力S1，S2が得られ
る。
ここで注目すべきは、回路ブロツク３２の回路
動作である。
動作である。
先ず、スイツチSWを接点ａに接続した場合の
回路動作を述べる。上述の如きＳ字検波出力S1，
S2が得られ、矢印の如く流れる電流の電流変化が
直流に近いような低周波または直流である場合、
Ａ点に接続されたコンデンサCAは何等の応答も
しない。従つて、抵抗RA＝RBであれば、抵抗
RA，RBの共通接続点Ｘであるアナログ加算出力
は、一定の基準電圧VREF2に等しく、矢印方向に
示した電流の影響は受けない。すなわち演算増幅
器A1の出力にはVREF2しか現れない。
回路動作を述べる。上述の如きＳ字検波出力S1，
S2が得られ、矢印の如く流れる電流の電流変化が
直流に近いような低周波または直流である場合、
Ａ点に接続されたコンデンサCAは何等の応答も
しない。従つて、抵抗RA＝RBであれば、抵抗
RA，RBの共通接続点Ｘであるアナログ加算出力
は、一定の基準電圧VREF2に等しく、矢印方向に
示した電流の影響は受けない。すなわち演算増幅
器A1の出力にはVREF2しか現れない。
次に、矢印で示した電流がオーデイオ周波数帯
の場合の回路動作を述べる。
の場合の回路動作を述べる。
この場合、Ａ点の電流変化はコンデンサCAを
介してGNDにバイパスされ、Ｘ点には伝達され
ない。従つて、演算増幅器A1は抵抗RB，RCによ
つてＢ点の電圧を増幅するようになり、抵抗RB
＝RLであれば出力端子ＺにＢ点と同振幅で逆位
相の出力信力V0が得られる。かくして、オーデ
イオ信号に応答した出力信号V0が、演算増幅器
A1から得られる。
介してGNDにバイパスされ、Ｘ点には伝達され
ない。従つて、演算増幅器A1は抵抗RB，RCによ
つてＢ点の電圧を増幅するようになり、抵抗RB
＝RLであれば出力端子ＺにＢ点と同振幅で逆位
相の出力信力V0が得られる。かくして、オーデ
イオ信号に応答した出力信号V0が、演算増幅器
A1から得られる。
そして、上記回路動作が行われている間、コン
デンサCAの一端に発生した電圧が、AFC
（Automatic Freqency Control）信号として局
部発振回路１４に供給される。この場合、ローカ
ル信号fLの周波数がキヤリア信号の周波数よりも
大のとき好適である。
デンサCAの一端に発生した電圧が、AFC
（Automatic Freqency Control）信号として局
部発振回路１４に供給される。この場合、ローカ
ル信号fLの周波数がキヤリア信号の周波数よりも
大のとき好適である。
一方、スイツチSWが接点ｂに切換えられた場
合は、コンデンサCAが上記Ｂ点に表われるオー
デイオ信号について上記同様に動作し、この場合
は出力端子ＺにＡ点と同振幅で逆位相の出力信号
V0が得られる。
合は、コンデンサCAが上記Ｂ点に表われるオー
デイオ信号について上記同様に動作し、この場合
は出力端子ＺにＡ点と同振幅で逆位相の出力信号
V0が得られる。
そして、上記回路動作が行われている間、コン
デンサCAの一端に発生した電圧が、AFC信号と
して局部発振回路１４に供給される。この場合、
ローカル信号fLの周波数がキヤリア信号の周波数
よりも小のとき好適である。
デンサCAの一端に発生した電圧が、AFC信号と
して局部発振回路１４に供給される。この場合、
ローカル信号fLの周波数がキヤリア信号の周波数
よりも小のとき好適である。
次に、第３図を参照して上記出力信号V0をス
テレオ復調回路（以下においてMPXという）に
供給する場合について述べる。なお、第３図の左
方に示すICは、第２図に示すICと同一の回路構
成であり、７番端子から得られる出力信号V0が
結合コンデンサCCを介して右方に示すFM復調回
路４０に供給される。
テレオ復調回路（以下においてMPXという）に
供給する場合について述べる。なお、第３図の左
方に示すICは、第２図に示すICと同一の回路構
成であり、７番端子から得られる出力信号V0が
結合コンデンサCCを介して右方に示すFM復調回
路４０に供給される。
ツエナダイオードDZ、トランジスタQ41，Q42，
Q43，抵抗R41，R42，R43，R44は、ツエナー安定
化電源回路４１を構成する。電圧VBBは、バツフ
アアンプとして設けられた増幅器４３のバイアス
電圧となり、上記出力信号V0の交流成分は電圧
VBBに重畳増幅器４３に供給される。
Q43，抵抗R41，R42，R43，R44は、ツエナー安定
化電源回路４１を構成する。電圧VBBは、バツフ
アアンプとして設けられた増幅器４３のバイアス
電圧となり、上記出力信号V0の交流成分は電圧
VBBに重畳増幅器４３に供給される。
ステレオ復調回路４０を構成するPLL回路４
２、デコーダ４３等の回路構成及び回路動作等は
当業者において周知のものであり、デコーダ４３
からは復調されたＲ信号とＬ信号とが得られる。
２、デコーダ４３等の回路構成及び回路動作等は
当業者において周知のものであり、デコーダ４３
からは復調されたＲ信号とＬ信号とが得られる。
ところで、上記回路構成によれば、上述の如く
Ｚの直流電圧レベルがVREF2に等しいので基準電
圧VREF2とバイアス電圧VBBとがVREF2＜VBBのとき
１個のコンデンサCCを図示の如く接続すればよ
い。また、VREF2＞VBBであれば１個のコンデンサ
CCの極性を逆にして接続すればよい。
Ｚの直流電圧レベルがVREF2に等しいので基準電
圧VREF2とバイアス電圧VBBとがVREF2＜VBBのとき
１個のコンデンサCCを図示の如く接続すればよ
い。また、VREF2＞VBBであれば１個のコンデンサ
CCの極性を逆にして接続すればよい。
実施例 ２
次に、本発明の第２実施例を第４図を参照して
説明する。
説明する。
本実施例においては、演算増幅器A1のバイア
ス電圧として上記バイアス電圧VBBが用いられて
いる。従つて、出力信号V0はコンデンサを介す
ることなく直結にてバツフアアンプ４３に供給す
ることができ、この場合は第１実施例で述べた
FM受信機とステレオ復調回路４０とを同一ICに
て構成する際のピン数削減に有効である。
ス電圧として上記バイアス電圧VBBが用いられて
いる。従つて、出力信号V0はコンデンサを介す
ることなく直結にてバツフアアンプ４３に供給す
ることができ、この場合は第１実施例で述べた
FM受信機とステレオ復調回路４０とを同一ICに
て構成する際のピン数削減に有効である。
(1) 互いに逆位相のFM検波出力と基準電圧とに
より、この基準電圧にもとづく直流レベルで上
記FM検波出力の何れか一方のＳ字検波出力が
得られるので、ステレオ復調回路のバイアス電
圧との関連で検波出力を伝達するコンデンサの
数を削減することができる。
より、この基準電圧にもとづく直流レベルで上
記FM検波出力の何れか一方のＳ字検波出力が
得られるので、ステレオ復調回路のバイアス電
圧との関連で検波出力を伝達するコンデンサの
数を削減することができる。
(2) 上記(1)により、上記基準電圧を上記バイアス
電圧と同一にして、上記コンデンサを用いるこ
となく直結にすることができる。
電圧と同一にして、上記コンデンサを用いるこ
となく直結にすることができる。
(3) 上記(2)により、FM検波回路とステレオ復調
回路とを同一IC内に構成することができ、IC
の外部接続端子数を削減することができる。
回路とを同一IC内に構成することができ、IC
の外部接続端子数を削減することができる。
(4) 上記(3)により、FM受信機の生産コストを大
幅に低減することができる。
幅に低減することができる。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
例えば、FM検波回路はクオドラチユア検波回
路に限定されず、他の回路構成のものでよい。ま
た、ツエナーダイオード安定化電源回路も、他の
各種定電圧回路でよい。
路に限定されず、他の回路構成のものでよい。ま
た、ツエナーダイオード安定化電源回路も、他の
各種定電圧回路でよい。
以上の説明では、主として本発明者によつてな
された発明をその背景となつた利用分野である
FM受信機について説明したが、それに限定され
るものではない。
された発明をその背景となつた利用分野である
FM受信機について説明したが、それに限定され
るものではない。
例えば、FMチユーナに利用することができ
る。
る。
本発明は少なくともFM検波を行うすべての電
子機器に利用することができる。
子機器に利用することができる。
第１図は本発明に先立つて検討されたFM検波
器とステレオ復調回路の接続関係を示すブロツク
ダイアグラムを示し、第２図は本発明の第１の実
施例を示すFM受信機の回路図を示し、第３図は
FM検波器とステレオ復調回路との接続関係を示
す回路図を示し、第４図は本発明の第２実施例を
示すFM検波器とステレオ復調回路との接続関係
を示す回路図である。 S1，S2……Ｓ字検波出力、V0……出力信号、
RA，RB，RC……抵抗、A1……演算増幅器、
VREF2……基準電圧、VBB……バイアス電圧、SW
……スイツチ、CA，CC……コンデンサ、３０…
…移相器、３１……FM検波器、４０……ステレ
オ復調回路。
器とステレオ復調回路の接続関係を示すブロツク
ダイアグラムを示し、第２図は本発明の第１の実
施例を示すFM受信機の回路図を示し、第３図は
FM検波器とステレオ復調回路との接続関係を示
す回路図を示し、第４図は本発明の第２実施例を
示すFM検波器とステレオ復調回路との接続関係
を示す回路図である。 S1，S2……Ｓ字検波出力、V0……出力信号、
RA，RB，RC……抵抗、A1……演算増幅器、
VREF2……基準電圧、VBB……バイアス電圧、SW
……スイツチ、CA，CC……コンデンサ、３０…
…移相器、３１……FM検波器、４０……ステレ
オ復調回路。
Claims (1)
- １ 互いに逆位相で供給されるFM検波出力の何
れか一方の交流成分を選択的に除去するととも
に、他方のFM検波出力を伝達するスイツチ回路
と、上記交流成分が除去された一方のFM検波出
力と上記他方のFM検波出力とを加算する加算回
路と、上記加算回路の出力信号を所望のバイアス
電圧に重畳して増幅し、次段のFMステレオ復調
回路他に供給する増幅回路とをそれぞれ具備した
ことを特徴とするFM受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12524384A JPS615630A (ja) | 1984-06-20 | 1984-06-20 | Ｆｍ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12524384A JPS615630A (ja) | 1984-06-20 | 1984-06-20 | Ｆｍ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615630A JPS615630A (ja) | 1986-01-11 |
| JPH0363854B2 true JPH0363854B2 (ja) | 1991-10-02 |
Family
ID=14905321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12524384A Granted JPS615630A (ja) | 1984-06-20 | 1984-06-20 | Ｆｍ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615630A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3754029B2 (ja) | 2003-03-24 | 2006-03-08 | 株式会社東芝 | 受信回路及び受信装置 |
-
1984
- 1984-06-20 JP JP12524384A patent/JPS615630A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615630A (ja) | 1986-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5606731A (en) | Zerox-IF receiver with tracking second local oscillator and demodulator phase locked loop oscillator | |
| US4058771A (en) | Double-balanced frequency converter | |
| US5436931A (en) | FSK receiver | |
| US4748683A (en) | Electronic tuning type FM receiver | |
| US4688263A (en) | Integrated AM-FM mixer | |
| US5793799A (en) | Switchable circuit for processing and demodulating digital and analog signals | |
| US4100500A (en) | Angle-modulation detector having push-pull input applied through high-pass filters | |
| CA1095128A (en) | Integrated front end circuit for vhf receiver | |
| JPH0363854B2 (ja) | ||
| US4463317A (en) | FM demodulator with regulation of the output D.C. component | |
| JP3141900B2 (ja) | Ａｆｃ回路及びそのｉｃ | |
| US4063184A (en) | Signal transfer circuit | |
| US4410979A (en) | Multiplexed signal receiver | |
| US4361728A (en) | Multiplex signal receiver | |
| US3112446A (en) | Combination radio transmitter and receiver | |
| JP2961175B2 (ja) | 多モード復調回路 | |
| JPH0427229Y2 (ja) | ||
| US4602217A (en) | FM demodulator capable of shifting demodulation-band center frequency | |
| JPH0127301Y2 (ja) | ||
| US4766391A (en) | Video demodulator system | |
| JP3388700B2 (ja) | Ａｍラジオ受信機 | |
| JP3351700B2 (ja) | ラジオ受信機 | |
| JPS6228889B2 (ja) | ||
| JP3101477B2 (ja) | Ｐｌｌ集積回路 | |
| JPH0787345B2 (ja) | 局部発振装置 |