JPH0363968A - Cosine equalizer - Google Patents

Cosine equalizer

Info

Publication number
JPH0363968A
JPH0363968A JP20104389A JP20104389A JPH0363968A JP H0363968 A JPH0363968 A JP H0363968A JP 20104389 A JP20104389 A JP 20104389A JP 20104389 A JP20104389 A JP 20104389A JP H0363968 A JPH0363968 A JP H0363968A
Authority
JP
Japan
Prior art keywords
signal
frequency
equalizer
output
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20104389A
Other languages
Japanese (ja)
Inventor
Seiji Nagasawa
長沢 誠司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP20104389A priority Critical patent/JPH0363968A/en
Publication of JPH0363968A publication Critical patent/JPH0363968A/en
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Abstract

PURPOSE:To applicably execute amplitude correction corresponding to the frequency of a signal component included in an input signal by controlling the length of delay time while responding to the FM modulated input signal. CONSTITUTION:A signal S1 is outputted from a head amplifier 20 while responding to an FM signal from a video head and signals S2 and S3, which are delayed rather than the signal S1, are outputted by two variable time delay elements 2. The delay time is changed corresponding to a clock pulse to be outputted from a PLL circuit 10, and added by an adder 3 to obtain a signal S4. The signal S4 is amplified by an amplifier 4 and afterwards, it is inverted by a phase inverter 5. Then, the inverted signal and the signal S2 are added by an adder 6 to constitute a cosine equalizer. The FM signal, for which the amplitude correction is executed in an FM video band by the cosine equalizer 1, is inputted through a spurious removing equalizer 30 to an FM detector 40. Thus, the amplitude correction is applicably executed to the amplitude correcting frequency while responding to the frequency of the FM signal.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、一般にコサインイコライザに関し、特に、
FM変調された入力信号に応答して適用的に振幅補正が
可能なコサインイコライザに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention generally relates to a cosine equalizer, and in particular,
The present invention relates to a cosine equalizer that can adaptively perform amplitude correction in response to an FM modulated input signal.

[従来の技術] 第4図は、VTRなどのFM再生装置に使用される従来
のコサインイコライザを含むFM復調回路を示すブロッ
ク図である。第3図を参照して、このFM復調回路は、
FM信号を出力するためのヘッドアンプ20と、ヘッド
アンプ20から出力されるFM信号の振幅補正を行なう
ためのコサインイコライザ50と、コサインイコライザ
50により振幅補正されたFM信号の第2高調波などの
余分の成分を除去するためのスプリアス除去イコライザ
30と、スプリアス除去イコライザ30により余分な成
分が除去されたFM信号を検波するためのFM検波器4
0とを含む。
[Prior Art] FIG. 4 is a block diagram showing an FM demodulation circuit including a conventional cosine equalizer used in an FM playback device such as a VTR. Referring to FIG. 3, this FM demodulation circuit is as follows:
A head amplifier 20 for outputting an FM signal, a cosine equalizer 50 for performing amplitude correction of the FM signal output from the head amplifier 20, and a second harmonic of the FM signal whose amplitude has been corrected by the cosine equalizer 50. A spurious removal equalizer 30 for removing extra components, and an FM detector 4 for detecting the FM signal from which extra components have been removed by the spurious removal equalizer 30.
Including 0.

上記コサインイコライザ50は、振幅補正周波数を設定
するための2つの遅延素子7と、2つの遅延素子7から
出力されたFM信号とヘッドアンプ20から出力された
FM信号とを加算するための加算器3と、加算器3によ
り加算されたFM信号を増幅するための増幅器4と、増
幅器4により増幅されたFM信号の位相を反転するため
の位相反転器5と、2つの遅延素子7のうち最初の1つ
から出力されるFM信号と位相反転器5から出力される
FM信号とを加算するための加算器6とを含む。
The cosine equalizer 50 includes two delay elements 7 for setting amplitude correction frequencies, and an adder for adding the FM signals output from the two delay elements 7 and the FM signal output from the head amplifier 20. 3, an amplifier 4 for amplifying the FM signal added by the adder 3, a phase inverter 5 for inverting the phase of the FM signal amplified by the amplifier 4, and the first of the two delay elements 7. and an adder 6 for adding the FM signal output from one of the phase inverters and the FM signal output from the phase inverter 5.

第5図は、コサインイコライザ50の特性図である。第
5図を参照して、横軸はFM信号の周波数を示し、縦軸
はゲインを示す。Kは増幅器4により増幅される増幅率
、τは遅延素子7により設定される遅延時間を示す。な
お、コサインイコライザ50により振幅補正される振幅
補正周波数fは遅延素子7によりf−1/2τに固定さ
れている。また、第4図の位相線が示すようにコサイン
イコライザ50では、FM信号の振幅補正を行なっても
位相は変化しない。このように、従来のコサインイコラ
イザでは、位相歪なく振幅補正が可能であるため、電磁
変換系の高域ロスを振幅補正するFMI調回調心路用さ
れている。たとえば、5−VH8においては、コサイン
イコライザの遅延素子をτ−70〜801secに設定
することでf−6,5〜8.0MHzの振幅補正周波数
で振幅補正を行なっている。
FIG. 5 is a characteristic diagram of the cosine equalizer 50. Referring to FIG. 5, the horizontal axis indicates the frequency of the FM signal, and the vertical axis indicates the gain. K represents the amplification factor amplified by the amplifier 4, and τ represents the delay time set by the delay element 7. Note that the amplitude correction frequency f whose amplitude is corrected by the cosine equalizer 50 is fixed to f-1/2τ by the delay element 7. Further, as shown by the phase line in FIG. 4, in the cosine equalizer 50, the phase does not change even if the amplitude of the FM signal is corrected. As described above, since the conventional cosine equalizer is capable of amplitude correction without phase distortion, it is used in an FMI adjustment path for amplitude correction of high-frequency loss in an electromagnetic conversion system. For example, in 5-VH8, amplitude correction is performed at an amplitude correction frequency of f-6, 5 to 8.0 MHz by setting the delay element of the cosine equalizer to τ-70 to 801 seconds.

一方、FM信号の周波数は映像信号のレベルによって変
化する。第6A図は、ヘッドアンプ20から低周波のF
M信号が出力されているときの特性図である。第6B図
は、ヘッドアンプ20から高周波のFM信号が出力され
ているときの特性図である。第7A図および第7B図は
、第6A図および第6B図に示したFM信号をそれぞれ
従来のコサインイコライザ50により振幅補正したとき
の特性図である。
On the other hand, the frequency of the FM signal changes depending on the level of the video signal. FIG. 6A shows the low frequency F from the head amplifier 20.
FIG. 6 is a characteristic diagram when an M signal is output. FIG. 6B is a characteristic diagram when a high frequency FM signal is output from the head amplifier 20. FIGS. 7A and 7B are characteristic diagrams when the FM signals shown in FIGS. 6A and 6B are amplitude-corrected by the conventional cosine equalizer 50, respectively.

第6A図および第7A図を参照して、低周波のFM信号
の振幅補正について説明する。矢印Aから明らかなよう
に、ヘッドアンプから出力されるFM信号は、電磁変換
系の損失により周波数が高くなるに従ってゲインが低下
する。このFM信号がコサインイコライザ50によって
振幅補正されると矢印A′に示すようになる。
Amplitude correction of a low frequency FM signal will be described with reference to FIGS. 6A and 7A. As is clear from arrow A, the gain of the FM signal output from the head amplifier decreases as the frequency increases due to loss in the electromagnetic conversion system. When this FM signal is amplitude corrected by the cosine equalizer 50, it becomes as shown by arrow A'.

第6B図および第7B図を参照して、高周波のFM信号
が振幅補正される場合について説明する。
A case where a high frequency FM signal is amplitude corrected will be described with reference to FIGS. 6B and 7B.

ヘッドアンプ20から出力されるFM信号の周波数が低
い場合には矢印Bに示すように、ゲインは低下しない。
When the frequency of the FM signal output from the head amplifier 20 is low, as shown by arrow B, the gain does not decrease.

このFM信号がコサインイコライザ50によって振幅補
正されると、C/N (キャリアパワーノイズ)が劣化
するとともに、矢印A′に示すようにアッパサイドバン
ドが持ち上がった状態になる。
When this FM signal is amplitude corrected by the cosine equalizer 50, the C/N (carrier power noise) is degraded and the upper side band is raised as shown by arrow A'.

[発明が解決しようとする課WU] 前述のように、従来のコサインイコライザでは、振幅補
正周波数が遅延素子7により、高周波数に固定的に設定
されている。この結果、FM信号が低い周波数の信号成
分を含む場合に、FM信号が振幅補正されると、C/N
が劣化するとともにアッパサイドバンドが持ち上がった
状態になる。これを復調すると、S/Nの劣化、反転現
象(白破け)などが起こるという課題があった。
[Problem WU to be Solved by the Invention] As described above, in the conventional cosine equalizer, the amplitude correction frequency is fixedly set to a high frequency by the delay element 7. As a result, when the FM signal includes signal components with low frequencies, when the FM signal is amplitude corrected, the C/N
As the upper side band deteriorates, the upper side band becomes lifted. When demodulating this, there were problems such as deterioration of S/N and inversion phenomenon (white breakage).

この発明は、上記のような課題を解決するためになされ
たもので、入力成分に含まれる信号成分の周波数に応じ
て適応的に振幅補正を行なうことのできるコサインイコ
ライザを提供することを目的とする。
The present invention was made to solve the above-mentioned problems, and an object of the present invention is to provide a cosine equalizer that can adaptively perform amplitude correction according to the frequency of a signal component included in an input component. do.

[課題を解決するための手段] この発明に係るコサインイコライザは、入力信号の遅延
時間長さを制御することができる第1の遅延手段と、第
1の遅延手段の出力信号の遅延時間長さを制御すること
ができる第2の遅延手段と、入力信号と第2の遅延手段
の出力信号とを加算する第1の加算手段と、第1の加算
手段から出力された信号を反転させる反転手段と、第1
の遅延手段からの出力信号と反転手段からの出力信号と
を加算する第2の加算手段と、入力信号に応答して第1
および第2の遅延手段による遅延時間長さを制御する制
御手段とを含む。
[Means for Solving the Problems] A cosine equalizer according to the present invention includes a first delay means that can control the delay time length of an input signal, and a delay time length of an output signal of the first delay means. a second delay means capable of controlling the output signal; a first addition means for adding the input signal and an output signal of the second delay means; and an inversion means for inverting the signal output from the first addition means. and the first
a second adding means for adding the output signal from the delay means and the output signal from the inverting means;
and control means for controlling the delay time length by the second delay means.

[作用] この発明におけるコサインイコライザでは、制御手段に
より、FM変調された入力信号に応答して遅延時間長さ
が制御されるので、入力信号の周波数成分に応じた振幅
補正周波数が設定される。
[Operation] In the cosine equalizer according to the present invention, the delay time length is controlled by the control means in response to the FM-modulated input signal, so that the amplitude correction frequency is set according to the frequency component of the input signal.

[考案の実施例] 第1図は、本発明の一実施例を示したコサインイコライ
ザを含むFM復調回路のブロック図である。第1図を参
照して、このFM復調回路は、FM信号を出力するため
のヘッドアンプ20と、ヘッドアンプ20から出力され
るFM信号の振幅補正を行なうためのコサインイコライ
ザ1と、コサインイコライザ1により振幅補正されたF
M信号の第2高調波などの余分な成分を除去するための
スプリアス除去イコライザ30と、スプリアス除去イコ
ライザ30により余分な成分が除去されたFM信号を検
波するためのFM検波器40とを含む。
[Embodiment of the invention] FIG. 1 is a block diagram of an FM demodulation circuit including a cosine equalizer showing an embodiment of the present invention. Referring to FIG. 1, this FM demodulation circuit includes a head amplifier 20 for outputting an FM signal, a cosine equalizer 1 for performing amplitude correction of the FM signal output from the head amplifier 20, and a cosine equalizer 1 for performing amplitude correction of the FM signal output from the head amplifier 20. F with amplitude correction by
It includes a spurious removal equalizer 30 for removing extra components such as the second harmonic of the M signal, and an FM detector 40 for detecting the FM signal from which the extra components have been removed by the spurious removal equalizer 30.

コサインイコライザ1は、ヘッドアンプ20から出力さ
れるFM信号の周波数と同期したクロックパルスを出力
するためのPLL回路(Phase  1ocked 
 1oop)10と、PLL回路10から出力されるク
ロックパルスに基づいて振幅補正のための周波数を変化
させるための2つの時間可変遅延素子2と、2つの遅延
素子2から出力されたFM信号とヘッドアンプ20から
出力されたFM信号とを加算するための加算器3と、加
算器3により加算されたFM信号を増幅するための増幅
器4と、増幅器4により増幅されたFM信号の位相を反
転するための位相反転器5と、2つの遅延素子2の最初
の1つから出力されたFM信号と位相反転器5から出力
されたFM信号とを加算するための加算器6とを含む。
The cosine equalizer 1 includes a PLL circuit (Phase 1 locked) for outputting clock pulses synchronized with the frequency of the FM signal output from the head amplifier 20.
1oop) 10, two time variable delay elements 2 for changing the frequency for amplitude correction based on the clock pulse output from the PLL circuit 10, and the FM signal output from the two delay elements 2 and the head. An adder 3 for adding the FM signal output from the amplifier 20, an amplifier 4 for amplifying the FM signal added by the adder 3, and an inverting phase of the FM signal amplified by the amplifier 4. and an adder 6 for adding the FM signal output from the first one of the two delay elements 2 and the FM signal output from the phase inverter 5.

時間可変遅延素子2は、クロックパルスの周波数に応答
して遅延時間が変化するCCDなどにより構成される。
The time variable delay element 2 is composed of a CCD or the like whose delay time changes in response to the frequency of the clock pulse.

PLL回路10は、FM信号の位相を比較するための位
相比較器(PD)11と位相比較器11から出力される
信号を受けるように接続されたローパスフィルタ(LP
F)12と、ローパスフィルタ12から出力される電圧
に応答してクロックパルスを発生するための電圧制御発
振器(V C0)13とを含む。
The PLL circuit 10 includes a phase comparator (PD) 11 for comparing the phases of FM signals, and a low-pass filter (LP) connected to receive a signal output from the phase comparator 11.
F) 12 and a voltage controlled oscillator (VC0) 13 for generating clock pulses in response to the voltage output from the low-pass filter 12.

PLL回路10と時間可変遅延素子2との関係を説明す
る。FM信号の周波数に応答して電圧制御発振器(VC
O)から出力されるクロックパルスの周波数が変化する
。クロックパルスの周波数が高くなると、時間可変遅延
素子2の転送レートが上がるので、時間可変遅延素子2
の遅延時間が短くなる。このように、FM信号の周波数
に応じて遅延時間が変化する時間可変遅延素子2が実現
できる。
The relationship between the PLL circuit 10 and the time variable delay element 2 will be explained. A voltage controlled oscillator (VC) responds to the frequency of the FM signal.
The frequency of the clock pulse output from O) changes. As the frequency of the clock pulse increases, the transfer rate of the time variable delay element 2 increases.
delay time becomes shorter. In this way, the time variable delay element 2 whose delay time changes depending on the frequency of the FM signal can be realized.

次に、動作について説明する。ビデオヘッドからのFM
信号に応答して、ヘッドアンプ20から信号S、が出力
される。2つの時間可変遅延素子2(遅延時間τn5e
c)によって、信号S、よりもて。Sec遅れた信号S
2および2τ。Sec遅れた信号S、が出力される。遅
延時間τ。Secは前述のように、PLL回路10から
出力されるクロックパルスに応答して変化する。信号S
、と信号S、は加算器3により加算されて信号S4が得
られる。信号S4は、所定の増幅率(K)に設定された
増幅器4により増幅された後、位相反転器5により反転
される。反転信号と信号S2とが加算器6により加算さ
れコサインイコライザを構成する。そして、コサインイ
コライザ1により映像FM帯域内の振幅補正が行なわれ
たFM信号は、第2高調波など映像FM帯域外の信号成
分を除去するスプリアス除去イコライザ30を介して、
FM検波器40に人力される。FM検波器40に入力さ
れたFM信号はビデオ処理回路へ送られる。このように
、本実施例のコサインイコライザでは、ヘッドアンプ2
0から出力されるFM信号の周波数に応答して振幅補正
周波数が適用的に制御される。
Next, the operation will be explained. FM from video head
In response to the signal, the head amplifier 20 outputs a signal S. Two time variable delay elements 2 (delay time τn5e
c) by the signal S. Sec delayed signal S
2 and 2τ. A signal S delayed by Sec is output. Delay time τ. Sec changes in response to the clock pulse output from the PLL circuit 10, as described above. Signal S
, and signal S are added by adder 3 to obtain signal S4. The signal S4 is amplified by an amplifier 4 set to a predetermined amplification factor (K), and then inverted by a phase inverter 5. The inverted signal and the signal S2 are added by an adder 6 to form a cosine equalizer. The FM signal whose amplitude within the video FM band has been corrected by the cosine equalizer 1 is then passed through a spurious removal equalizer 30 that removes signal components outside the video FM band, such as second harmonics.
The FM detector 40 is manually powered. The FM signal input to the FM detector 40 is sent to a video processing circuit. In this way, in the cosine equalizer of this embodiment, the head amplifier 2
The amplitude correction frequency is adaptively controlled in response to the frequency of the FM signal output from 0.

第2図は、第1図のコサインイコライザ1における振幅
補正特性を示す特性図である。
FIG. 2 is a characteristic diagram showing the amplitude correction characteristics of the cosine equalizer 1 of FIG. 1.

第3A図は、第6A図に示した高周波のFM信号が振幅
補正された場合のFM信号の特性図である。第3B図は
、第6B図に示した低周波のFM信号が振幅補正された
場合のFM信号の特性図である。第3A図および第3B
図を参照し、本実施例では、FM信号の周波数に応答し
て振幅補正周波数が制御されるので、FM信号が低周波
の場合にも、C/Nの劣化やアッパサイド部の持ち上が
り状態が生じることがない。したがって、本実施例では
FM信号を復調する際に、従来のようなS/Nの劣化、
反転現象(白破け)などの不都合が生じることがない。
FIG. 3A is a characteristic diagram of the FM signal when the high frequency FM signal shown in FIG. 6A is subjected to amplitude correction. FIG. 3B is a characteristic diagram of the FM signal when the low frequency FM signal shown in FIG. 6B is subjected to amplitude correction. Figures 3A and 3B
Referring to the figure, in this embodiment, the amplitude correction frequency is controlled in response to the frequency of the FM signal, so even when the FM signal is low frequency, C/N deterioration and upper side lifting state are prevented. It never occurs. Therefore, in this embodiment, when demodulating the FM signal, the deterioration of S/N as in the conventional case,
Inconveniences such as a reversal phenomenon (white breakage) do not occur.

[発明の効果] 以上のように、この発明によれば、制御手段がFM変調
された入力信号に応答して遅延時間長さを制御すること
により、入力信号の周波数成分に応じた振幅補正周波数
が制御されるので、入力信号に含まれる信号成分の周波
数に応じて適用的に振幅補正を行なうことができる。
[Effects of the Invention] As described above, according to the present invention, the control means controls the delay time length in response to the FM modulated input signal, thereby adjusting the amplitude correction frequency according to the frequency component of the input signal. is controlled, it is possible to adaptively perform amplitude correction according to the frequency of the signal component included in the input signal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示したコサインイコライザ
を含むFM復調回路のブロック図、第2図は第1図に示
したコサインイコライザによる振幅補正特性を示す特性
図、第3A図は高周波のFM信号が振幅補正された場合
の振幅−周波数特性図、第3B図は低周波のFM信号が
振幅補正された場合の振幅−周波数特性図、第4図は従
来のコサインイコライザを含むFM復調回路を示すブロ
ック図、第5図は第4図に示したコサインイコライザの
特性図、第6A図は低周波のFM信号が出力されている
ときの特性図、第6B図は高周波のFM信号が出力され
ているときの特性図、第7A図は第6A図に示したFM
信号を振幅補正した場合の特性図、第7B図は第6B図
に示したFM信号を振幅補正した場合の特性図である。 図において、1はコサインイコライザ、2は時間可変遅
延素子、3は加算器、4は増幅器、5は位相反転器、6
は加算器、10はPLL回路である。 なお、図中、同一符号は同一または相当内容を示す。 11図 II2図 第3A図 Jli6A図 第68図 第4図 第5図 諸 テξ =L t +f(MHz) 第7B図
Fig. 1 is a block diagram of an FM demodulation circuit including a cosine equalizer showing an embodiment of the present invention, Fig. 2 is a characteristic diagram showing amplitude correction characteristics by the cosine equalizer shown in Fig. 1, and Fig. 3A is a high frequency Figure 3B is an amplitude-frequency characteristic diagram when a low frequency FM signal is amplitude corrected, Figure 4 is an FM demodulation diagram including a conventional cosine equalizer. A block diagram showing the circuit, Fig. 5 is a characteristic diagram of the cosine equalizer shown in Fig. 4, Fig. 6A is a characteristic diagram when a low frequency FM signal is output, and Fig. 6B is a characteristic diagram when a high frequency FM signal is output. The characteristic diagram when output, Figure 7A, is the FM shown in Figure 6A.
FIG. 7B is a characteristic diagram when the amplitude of the FM signal shown in FIG. 6B is corrected. In the figure, 1 is a cosine equalizer, 2 is a time variable delay element, 3 is an adder, 4 is an amplifier, 5 is a phase inverter, and 6
is an adder, and 10 is a PLL circuit. In addition, in the figures, the same reference numerals indicate the same or equivalent contents. Figure 11 Figure II Figure 3

Claims (1)

【特許請求の範囲】 FM変調された入力信号の歪を補正するためのコサイン
イコライザであって、 入力信号を受けるように接続され、入力信号の遅延時間
長さを制御することができる第1の遅延手段と、 前記第1の遅延手段の出力に接続され、前記第1の遅延
手段の出力信号の遅延時間長さを制御することができる
第2の遅延手段と、 入力信号および前記第2の遅延手段からの出力信号を受
けるように接続され、入力信号と前記第2の遅延手段の
出力信号とを加算する第1の加算手段と、 前記第1の加算手段の出力に接続され、前記第1の加算
手段から出力された信号を反転させる反転手段と、 前記第1の遅延手段の出力手段および前記反転手段から
の出力信号を受けるように接続され、前記第1の遅延手
段からの出力信号と前記反転手段からの出力信号とを加
算する第2の加算手段と、前記入力信号に応答して前記
第1および第2の遅延手段による遅延時間長さを制御す
る制御手段とを含む、コサインイコライザ。
[Claims] A cosine equalizer for correcting distortion of an FM-modulated input signal, the cosine equalizer comprising: a first cosine equalizer connected to receive the input signal and capable of controlling the delay time length of the input signal; delay means; a second delay means connected to the output of the first delay means and capable of controlling the delay time length of the output signal of the first delay means; first adding means connected to receive the output signal from the delay means and adding the input signal and the output signal of the second delay means; an inverting means for inverting the signal output from the first adding means; and an inverting means connected to receive the output signal from the output means of the first delay means and the inverting means, and the output signal from the first delay means. and a second addition means for adding the output signal from the inversion means; and a control means for controlling the length of delay time by the first and second delay means in response to the input signal. equalizer.
JP20104389A 1989-08-01 1989-08-01 Cosine equalizer Pending JPH0363968A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20104389A JPH0363968A (en) 1989-08-01 1989-08-01 Cosine equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20104389A JPH0363968A (en) 1989-08-01 1989-08-01 Cosine equalizer

Publications (1)

Publication Number Publication Date
JPH0363968A true JPH0363968A (en) 1991-03-19

Family

ID=16434471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20104389A Pending JPH0363968A (en) 1989-08-01 1989-08-01 Cosine equalizer

Country Status (1)

Country Link
JP (1) JPH0363968A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269947B1 (en) * 1997-09-13 2000-10-16 윤종용 Printed circuit board and LCD module using it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269947B1 (en) * 1997-09-13 2000-10-16 윤종용 Printed circuit board and LCD module using it

Similar Documents

Publication Publication Date Title
US10868574B2 (en) Signal cancellation of amplitude/angle modulation noise using feedforward and feedback topologies
JPS6369315A (en) Variable delay using cmos circuit
JPH0363968A (en) Cosine equalizer
US5323242A (en) Carrier signal generating circuit in video signal recording/reproducing apparatus
JPS5945273B2 (en) television receiver
FI74177C (en) PILOTTON DEMODULATOR FOR STEREOTELEVISIONSMOTTAGNING.
JP3936073B2 (en) Device comprising phase-locked loop, electronic device comprising this device, and method for modulating frequency of oscillator
JP2842349B2 (en) Demodulator
JP3630741B2 (en) Data processing device
JPH01106507A (en) Frequency modulation circuit
JP2833932B2 (en) Non-linear emphasis circuit
JPS60117926A (en) Fm tuner
JPS59131248A (en) Fs demodulating circuit
JPH05161162A (en) Automatic phase control circuit
JPH044778B2 (en)
JP2811133B2 (en) Comb type Y / C separation circuit
JPH0671212B2 (en) Video signal receiving circuit
JPH05291986A (en) Automatic gain control circuit
JPS6077526A (en) Phase synchronism circuit
JPS63254807A (en) FM demodulator
JP2001339293A (en) PLL circuit
JPH06164433A (en) Fm receiver using cyclic filter
JPH08125580A (en) Spread spectrum signal receiver
JPH0786856A (en) FM receiver
JPS61125287A (en) Outline correction circuit