JPH0363997A - スイッチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はスイッチング回路に関するものであり、特にサ
ンプル・ホールド回路として適しており、第１ダイオー
ド及び第２ダイオードを有する第１直列ブランチと、こ
れに並列に接続された第３ダイオード及び第４ダイオー
ドを有する第２直列ブランチとを備え、少なくとも前記
２つの直列ブランチに共通の第１共通端子を、第１の状
態では第１共通端子に結合され、第２の状態では第１共
通端子から切り離される第１切替え可能電流源に接続し
て威るダイオード・ブリッジを備え、前記第１ブランチ
は第１及び第２ダイオードの接続点に入力端子を有し入
力電圧を受信させ、前記第２直列ブランチは第３及び第
４ダイオードの接続点に出力端子を有している。前記ス
イッチング回路をサンプル・ホールド回路として用いる
場合、前記出力端子を記憶キャパシタに接続し、第１状
態がサンプリング状態であり、第２状態が非導通状態で
ある。

（従来の技術） 従来のサンプル・ホールド回路は、一方がＰＮＰトラン
ジスタで実現され他方がＮＰＮ　）ランジスタ実現され
た２つの電流源を同時に切替えることを特徴としている
。

集積回路の通常の製造方法においては、ＰＮＰ　）ラン
ジスタの方が明らかに動作速度が遅い。さらに、種々の
トランジスタのスイッチングの同期を完全にとることは
困難である。

米国特許第３．５９７，６３３号により、シングル・ス
イッチング動作がなされる特にサンプル・ホールド回路
として適しているトランジスタによるスイッチング回路
が開示されているが、このスイッチング回路は電流源を
スイッチングするものではない。

（課題を解決するための手段） 本発明によれば、サンプル・ホールド回路として適した
スイッチング回路が提案されており、この中のＮＰＮ　
）ランジスタを用いて好適になされるシングル電流源の
スイッチングにより主な所望の目的を十分に達成しうる
。

本発明によるスイッチング回路は前記第３ダイオードを
第１トランジスタのベース・エミッタ通路によって構成
し、このトランジスタのコレクタを電源電圧源に接続し
、かつ、 前記２つのブランチの第２共通端子が第１ダイオード及
び第３ダイオードの接続点であり、かつ、当該スイッチ
ング回路はこの第２共通端子と前記供給電圧源との間に
挿入された第１抵抗を有し、かつ、 前記第１切替え可能電流源は、第２状態において第２共
通端子に結合されるように構成されていることを特徴と
する。

前記第１切替え可能電流源が、コントロール信号に応答
して前記サンプリング状態、前記非導通状態それぞれに
おいて、所定の強度の第２電流源を前記第１共通端子と
前記第２共通端子との間で切替えるようにした第１差動
段を有することができる。

本発明によるスイッチング回路は、第１実施例において
、前記入力電圧と無関係に前記ブリッジを前記平衡状態
にするように入力電圧に応じて変化する等化電流を前記
第２共通端子に注入するように構成された電流発生器を
有する。

従って、前記電流発生器が所定の強度を有する第３電流
源から前記等化電流を発生するように構成された第２切
替え可能差動段である。前記第２差動段が第３トランジ
スタ及び第４トランジスタを有し、それらのエミッタ同
士を直列接続した第２抵抗及び第３抵抗を介して結合し
、第２抵抗及び第３抵抗の接続点に前記第３１１流源を
接続し、前記第３トランジスタのベースが前記入力電圧
を受信するように配置し、また、これらのトランジスタ
のコレクタを電圧源に接続し、前記第４トランジスタの
前記ベースが基準電圧を受信するように配置し、このト
ランジスタのコレクタを前記第２共通端子に接続した。

後者の実施例により、等化において優れた線型性が得ら
れる。

第２電流源が大きさ ２ 但し、Ｒ”　　　　（Ｖｃｃ　　Ｖｓ＋ｔ　　ＶＨ）■ ＶＨ：入力信号Ｖｅの最大値 ■、：入力信号Ｖｅの最小値 Ｒ：第１抵抗の値 Ｖ＋＋ｚ：）ランジスタのベース・工壽ツタ電圧Ｖｃｃ
　：電源電圧 Ｉ　：第１電流源の電流強度 を有するようにできる。

この方法で、所望の等化を実現するために全電流Ｉ′を
用いる。

従って、 の場合に、この補正の線型性が最適となる。

望ましい実施例によれば、前記ブリッジの前記平衡状態
が入力端子及び供給電圧に無関係であり、そして、この
目的のため、前記第２電流源は、その電流が所定の法則
、すなわち、 に従って変化するように構成されている。

この実施例の有効な変形例によれば、前記第２電流源は
電源電圧の関数である強度を有する第４電流源に対し比
例係数Ｋを有する電流もう一回路として構成して、その
電流の一部を入力電圧の関数である強度を有す度を有す
る第４１ｆ流源に対し比例係数Ｋを有する電流源の電流
強度が前記請求項４に記載の法則に従うようにした。

前記第４電流源が第４抵抗を有し、このの第１端子を電
圧源に接続し第２端子を第５電流源に接続し、前記第４
電流源の前記電流が前記第４抵抗の値に線型的に依存す
るように前記第４抵抗を設定した。

第２電流源と第４電流源との間の比例定数にの値か に＝　２□ ここで、Ｒ４は前記第４抵抗の値である。

前記第５電流源が、ベースに前記入力電圧が供給されコ
レクタが前記電圧源に接続されエミッタが第５抵抗及び
第７ダイオードに直列に接続された第５トランジスタと
、コレクタが所望の電流を流すために第４抵抗の第２端
子に接続された第６トランジスタとを備え、第５抵抗及
び第７ダイオードの接続点を第６トランジスタのベース
に接続する。

第６トランジスタ及び第７ダイオードの寸法は、これら
が電流を比Ｎで流すよ うに定めてあり、かつ、比Ｎは ４ ここで、は前記第５抵抗の値である。

第１差動段にトランジェント電流が流れるように、前記
サンプリング状態から前記非導通状態へと変化する間に
、前記第１共通端子にトランジェント電流を流すように
第２電流発生器を構成し得る。

好適変形例によれば、前記第２電流発生器は、前記第２
電流発生器が第７トランジスタを有し、このトランジス
タのコレクタ　を電圧源に接続し工壽ツタを第１共通端
子に接続しベースを第６抵抗と直列接続した第８ダイオ
ードを介して前記電圧源に接続するとともに、さらに前
記ベースを第６電流源に接続するよう構成された第３ス
イッチング回路の出力端子にも接続し、この第６電流源
の電流強度が前記第１状態から前記第２状態へ変化が起
こる時に、第４電流源の電流値に比例するように構成す
る。第２、第４ダイオードは、シッットキイ・タイプで
ある方が有利である。

（実施例） 第１図は、サンプル・ホールド回路の典型的な回路図を
示す、ここでは、２つのブランチを有するダイオード・
ブリッジを示しており、そのブランチの一方はダイオー
ドＤ、及びり、から或っており、他方はダイオードＤ２
及びＤ４から成っている。ダイオードＤ、及びＤ２の接
続点Ａをスイッチ２を介して電流源Ｉ２に接続する。ダ
イオードＤ３及びＤ４の接続点Ｂをスイッチ１を介して
電流源りに接続する。

ダイオードＤ、及びり、の接続点は、サンプル化される
べき入力信号Ｖｅを受信するサンプリング装置の入力端
子を構成する。ダイオードＤ２及びＤ４の接続点は、サ
ンプリング装置の出力端子Ｓを構成する。

この出力端子Ｓを、電圧ＶｓをたくわえるコンデンサＣ
に接続する。

サンプリング・モードでは、スイッチ１及び２は閉じて
いる。電圧Ｖｓにより、コンデンサＣの端子間に電圧Ｖ
ｅをコピーする。キャパシタＣ中の電流がゼロであり、
ダイオードＤ、及びＤ４と同様にダイオードＤ、及びＤ
ｔが同一であり、かつ、電流：／ｌＡＩ　＋及びＩ２が
同じ値の電流を供給する場合には、Ｖｅ＝Ｖｓである。

スイッチ１及び２を同時に開くことにより得られる阻止
状態では、前記ブリッジはハイ・インピーダンス状態と
なり　（各ダイオードが完全であると仮定すれば、イン
ピーダンスは無限大となる）、前述したサンプル化され
た電圧ＶｓがコンデンサＣ中にたくわえられる。

この種の装置では、いくつかの不利な点を伴う。

すなわち、 ・電流源り及びＩ２をベアリングする必要があること、 ・電流源り及びＩ２を同時に切替える必要があること、 ・ＰＮＰ　）ランジスタ電流源（電流源Ｉｚ）を実際上
用いなけれならないこと （このＰＮＰ　）ランジスタ電流源は通常の集積回路の
製造方法の場合、スイッチング速度を制限するものであ
り、ＰＮＰ　）ランジスタは、ＮＰＮ　）ランジスタよ
りもスイッチング速度が遅い）。

第２図の回路は、わずかに１つの電流源を切替える一実
施例を示しており、この実施例は、前記の通常の製造方
法の場合にさらにスイッチング速度の速いＮＰＮ　ｌ−
ランジスタを基礎にして作動しうる。

電流源Ｉ！及びスイッチ２の代わりに、抵抗Ｒを挿入す
る。ダイオードＤｔをこの−ＴＩのベースとコレクタを
短絡させたＮＰＮ　）ランジスタＴ、の形態で実現し、
その工ごツタを入力端子已に接続する。ダイオードＤ２
をＮＰＮ　）　’２ンジスタｈで置き替え、このエミッ
タを出力端子Ｓに接続し、このコレクタ・ベース通路を
抵抗Ｒと並列に接続する。ダイオードＤ、は他の方法で
構成し得るが、この実施例は前記ダイオードＤｔとの特
性に関して最良の一致を保証する。最後に、電流源■を
挿入し、ダイオードＤ、及びＤ４の接続点（点Ｂ）、あ
るいは、トランジスタＴＩ及びＩ２のベース間の接続点
Ａのいずれかで切り替え得るようにする。

ＮＰＮタイプのトランジスタＴ、は点Ｂに接続したコレ
クタを有しており、スイッチング信号Ｖをベースで受信
する。トランジスタＩ４もＮＰＮタイプであり、点Ａに
接続したコレクタ、トランジスタＴ。

のエミッタに接続した工逅ツタを有し、ベースに基準電
圧Ｖｒ＊ｆｌを受信する。

サンプリング・モード（Ｖ＞Ｖｒ＊□）では、トランジ
スタＴ、を導通とし、トランジスタＩ４を阻止する。抵
抗Ｒを流れる電流の値は、 である。

Ｖ□１．はトランジスタＴ、のベース・工累ツタ電圧を
示しており、ＶＣＣは供給電圧を示している。

電圧Ｖｅを完全にコピーするためには、４つのブリッジ
素子（トランジスタＴｌｓ　　）ランジスタＴ２のコレ
クタ・エミッタ・パス、ダイオードＤ３及びＤ４）に流
れる電流が１／２に等しい電流が流れなければならない
。従って抵抗ＲにはＩ／２に等しい電流が流れなければ
ならない、（トランジスタＩ２のベース電流は無視して
いる）。従って、 となる。

トランジスタＩ２存在により、コンデンサＣの加速充電
が得られることがわかる。

阻止状態（Ｖ＜Ｖｒ−ｒ＋）では、トランジスタＴ４を
導通とし、トランジスタＴ３を阻止する。このとき、抵
抗ＲにはＩと等しい大きさの電流が流れる。この抵抗Ｒ
には、この電流によりサンプリング・モードの時の２倍
の大きさの電圧降下が生じ、トランジスタＴ、及びＴ！
を非導通にする。もはや、ダイオードＤ、及びＤ４には
電流が流れない。このようにして、前記ブリッジはすば
やくハイ・インピーダンス状態となる。

前述した構造より、１つの近似式（１）が導き出される
。というのは、コピー条件がコピーされるべき電圧Ｖｅ
に依存しているからである。

第３図で、等化回路を備える改良回路を提案する。この
等化回路は他の素子には変更を加えることなく付加する
ことができる。

この等化回路はＮＰＮタイプの２つのトランジスタＴＳ
及びＴ、を有しており、このＴ、及びＴ、のエミッタを
２つの直列接続された線形抵抗Ｒ１及びＲ３で接続し、
このＲｔ及びＲ４の接続点に電流源■′を接続する。ト
ランジスタＴ、のベースを入力端子已に接続し、Ｔ、の
コレクタを電源電圧ＶＣＣに接続する。

トランジスタＴ、のベースは基準電圧ｖ、１０ｆ２を受
信し、Ｔ、のコレクタを点Ａに接続する。この等化回路
の機能は、入力端子電圧ＶｅＯいかんにかかわらず、ト
ランジスタＴ１中の電流をＩ／２に等しい一定値に保ち
、かつ、このようにしてブリッジの２つのブランチに流
れる電流が等しくするために、抵抗Ｒを流れる電流の過
剰部分を除去することにある。■、を、サンプリングす
べき最小電圧であると仮定する。

ｖ、ｌを、サンプリングすべき最大電圧であると仮定す
る。

■、を、Ｖｅ＝Ｖｎのときに、トランジスタＴ、を流れ
る電流であると仮定する。そして１．を、Ｖｅ＝■、の
ときにトランジスタＴ、を流れる電流であると仮定する
。

以上より、 Ｒ２ これより、 Ｖｅ　＝　ＶＷの場合、■′の全ての電流がトランジス
タＴ、を流れるように選択できる。すなわちｌ６）１＝
０になるようにすることができる。従って、■ Ｖｅ−Ｖ、Ｈの場合、■′の全電流がトランジスタＴ、
を流れるように選択でき、すなわち１．、＝　１　’と
なるようにすることができる。これら２つの計算結果と
ともに、 抵抗Ｒ２及びＲ５は、同じ抵抗値を有しており、線型性
を改善するよう機能する。

このＲ２及びＲ３の値は、前記電流Ｉ′をトランジスタ
Ｔ、及びＴ、に１／４　：　３／４の割合で分配する動
作点で計算することができる。

すなわち、 構造の対称性より、２つの動作点のうち、いずれか一方
の計算をすれば十分であろう。

であると仮定する。

ｒｉｇが抵抗Ｒ１を流れる電流であり、■や、が抵抗Ｒ
３を流れる電流であると仮定する。

前述した動作点、すなわち、 が得られる。

Ｉｓ＋ｚ＝３／４　　Ｉ　’　　、　　Ｉ＊ｓ＝１／４
　　Ｉ　’においては、線型性が保証される。結果とし
て、Ｒ２及びＲ３の共通点での電圧が等しいことから、
と書き表すことができる。

Ｖ□７．及びＶｌｔＴ＆は、トランジスタＴ、及びＴ、
のベース・エミッタ間圧を示している。

これより、 であると仮定すると、これより、 ＶＷ−ｖ。

となる。

シフト・ダイオードを導入することにより、サンプリン
グ装置の許容ダイチック・レンジを大きくすることがで
きる。第４図は一実施例を示しており、本例ではトラン
ジスタＴ、及びＴ、は工ごツタ・ホロワとして配置して
おり、それぞれのエミッタに接続された電流源Ｉ、及び
１．を有している。これらのトランジスタＴｙ、　Ｔｓ
をトランジスタＴｓ及びＴ、のベースと出力端子との間
に挿入し、それぞれの入力信号Ｖｅ及びｖｒｅｒｚを伝
達する。

第５図によれば、電流源Ｉを、２つのブランチに流れる
電流を平衡させ、電圧コピーの質がいかなる変化にも依
存せず、特に温度の関数として１０入力電圧あるいは、
電源電圧ＶＣＣの値のいずれにも依存していないように
実現する。

この目的はトランジスタＱ、〜ロ、、Ｔ、およびＴＩ６
を用い、電流■の所望の変化法則を得ることにより達成
される。

入力電圧ＶｅをトランジスタＴＩＳによってベース・エ
ミッタ電圧Ｖｂａだけシフトさせ、その工ごツタに電流
源り、を接続する。

これらの条件の下で、方程式（１）は、となる。

電流■は、トランジスタＱ、が生じさせる。このトラン
ジスタＱ１のコレクタをトランジスタＴ３及びＴ４の結
合エミッタに接続しＱ、の工壽ツタを共通電位点に接続
する。トランジスタＱ１は、トランジスタＱ８とともに
比例係数Ｋを有する電流藁う−回路を形成する。前記ト
ランジスタＱ２はそのベースをトランジスタＱ、のベー
スに接続し、そのコレクタを抵抗Ｒ４を介して電源電圧
ＶＣＣに接続し、そのエミッタを共通電位点に接続する
。トランジスタＴ。

は、そのコレクタを電源電圧ＶＣＣに接続し、そのベー
スをトランジスタＱ２のコレクタに接続し、その工逅ツ
タをトランジスタＱｌ及びＱ２の相互接続ベースに接続
する。トランジスタＱ２のコレクタを流れる電流は、抵
抗Ｒ４（及び電源電圧Ｖｃｃ）の値に直線的に依存して
いる。抵抗Ｒ４を流れる電流を計算するために、抵抗Ｒ
４は２つのダイオードと直列接続されているものとみな
す。トランジスタＱ３は、そのコレクタをトランジスタ
Ｑ２のコレクタに接続し、その工くツタを共通電位点に
接続し、そのベースをトランジスタＱ４のベースに接続
する。このＱ４は、ベース・コレクタを短絡し、ダイオ
ードとして構成している。Ｑ３とＱ４は比例係数Ｎを有
する第２電流ごラー回路を形成している。トランジスタ
Ｔ１０は、そのベースに入力信号Ｖｅを受信し、そのコ
レクタを電源電圧ＶＣＣにに接続し、そのエミッタを抵
抗Ｒ１＋１を介してトランジスタＱ４のベースに接続す
る。ＫがトランジスタＱ、及びＱ２の工５７タ寸法の比
であり、Ｎがトランジスタ（１，及びＱ４の工ξツタ寸
法の比であると仮定する。

１１１１＋　ＩＱ！　ＩＱ３１　ｒｏｍｒ　１１４は、
それぞれトランジス５０８ロ□Ｑｓ、　Ｑ４のコレクタ
を流れる電流、抵抗Ｒ４を流れる電流であるものとする
。

ここで Ｉａ＋＝Ｉ 従って、 Ｉｏ＋　”ＫＩｏｚ＝　Ｋ　（Ｉ□−Ｉｏｎ）　＝　Ｋ
　（Ｉｍａ　　ＮｉＯ２）ところで、 ここで、 この式は、方程式（４）と同一にすべきである。

ここで、 ４ １１１ ＲＩＯ＝ＮＲ４、かつ、Ｒ，＝−であると仮定すると、 ＮＲ Ｒ１１＋　＝ これらの条件の下で、ブリッジの平衡状態は、電圧Ｖｅ
及び電源電圧ＶＣＣと無関係であり、従って、これらの
パラメータの温度の時間的変化を抑えられる。

第５図に示されている回路は、トランジスタＴ。

及びＴ！さらにダイオードＤ３及びＤ４を同時に非導通
とすることを保証する一方で、ダイナミック動作を改善
するための手段をも有している。電流■２がトランジス
タＴ４を流れる場合、トランジスタＴ、及びＴ！が非導
通となる。実際、その瞬間、点Ａの電位がＶｅＣ−Ｖ、
となり、抵抗Ｒを流れる全ての電流が同様にトランジス
タＴ４にも流れる。これに対して、トランジスタＴ、の
コレクタ電流は、トランジスタＴ３が非導通となるまで
一時的にダイオードＤ３及びＤ４に流れ続ける。

この−時的な状態中に、ダイオードＤ４を経て流れる電
流がコンデンサＣにより生じ、これによりコンデンサＣ
がわずかに放電し、記憶された電圧の値にわずかなシス
テマティック・エラーを生じる。前記同時非導通状態を
保証し、前記−時的なコンデンサＣの放電を避けるため
に、コレクタを電源電圧源ＶＣＣに接続し、エミッタを
点Ｂ（ダイオードＤ３及びＤ４のカソード及びトランジ
スタＴ３のコレクタの接続点）に接続するトランジスタ
ＴｌｌはトランジスタＴ３のコレクタに前記トランジェ
ント電流を供給する機能を有している。このことを実現
するために、トランジスタＴｌｌのベースを、抵抗Ｒｓ
及びダイオードＤ、からなる直列ブランチの一端に接続
し、このブランチの他端を電源電圧源ＶＣＣに接続する
。エミッタを前記ブリッジの入力端子已に接続したトラ
ンジスタＴｌｌを用いて、入力信号Ｖｅのレベルをｖｏ
だけシフトする。電流源Ｉｌｓにより連続電流をトラン
ジスタＴｌｌのエミッタに供給する。ダイオードＤ、及
びＤ４はショットキィ・ダイオードである。トランジス
タＴｌｌのベースをトランジスタＴ、のコレクタに接続
し、Ｔ。

のエミッタをトランジスタＴ１．のエミッタに結合し、
ＴＩｚのコレクタを電源電圧源ＶＣＣに接続する。

トランジスタＴ１１及びＬｘのベースが、それぞれ電圧
ｖ０□及びＶを受信する。すなわち、これらの動作は、
トランジスタ対Ｔ、及びＴ４のベースと同時に起こる。

電流源（トランジスタＴ１）をトランジスタＴ１１及び
ＴＩｚのエミッタに接続する。トランジスタＴ１のベー
スをトランジスタロ２のベースに接続し、これにより、
トランジスタが同じ寸法ならば、２つのトランジスタの
コレクタに同じ大きさの電流が流れる。このブリッジが
導通しているならば、Ｖｅがロー・レベルとなり、前記
トランジスタＴ、が導通し、トランジスタＴ１３が非導
通となる。このブリッジが非導通ならば、前記トランジ
スタＴｌｌが導通し、前記トランジスタＴ、のコレクタ
が必要とする前記トランジェント電流を発生する。

動作条件は、次のとおりである。

すなわち、ブリッジが導通しているなば、トランジスタ
Ｔｌｌのベース（点Ｃ）はＶ、　−Ｖ、、となるはずで
ある。

従って、Ｔｌ３のベース・工ξツタ電圧は事実上ＶＤＳ
（直流ショットキィ・ダイオードの電圧（０，５Ｖ））
　となり、前記トランジスタＴｌ３が非導通となる。Ｑ
２とＱ、が同じ寸法であるならば、ＩＱ！＝ＩＱ３とな
り、ここで、ＩｏｓはＱ、のコレクタ電流を示している
。

これより、 １　　　２（Ｖｃｃ　　Ｖ５）　　　　ＲＶｃｃ　　Ｖ
。

１（Ｉｓ””　　　　　　　　　　　＝□・　　　　　
　＝Ｋ　　　　　　　　ＲＲ，Ｒ 従って、トランジスタＴｌ３のベースの電位は、ｓ ＶＣＣ− （Ｖｃｃ　　Ｖ−）　　ＶＱｔ＜Ｖ、　　Ｖｓｗ４ ここでＲ３≧Ｒ４ 前記ブリッジが非導通の場合、前記電圧■が増大し、ト
ランジスタＴ１１が導通し、トランジスタＴ、が非導通
となる。

前記トランジスタＴ１１のベース電位が増大し、ＶＣＣ
−Ｖ。

４ 従って、Ｔｌ３によりトランジスタＴ３にトランジェン
ト電流が供給される。

ダイオードＤ３及びＤ４がショットキィ・タイプである
ので（直流電圧ｖ、３（〜０．５Ｖ））、トランジスタ
Ｔｌｌ　のコレクタの電圧スウィングが（Ｖｍえ−ｖ０
３）−〇、３Ｖに等しくなるため、トランジスタＴ１３
が導通する。

スウィングが小さいために、応答速度がとても速くなる
。

Ｒｓ　＞　Ｒａを選択し、ベース入力電圧Ｖ、を受信し
、コレクタを供給電圧源ＶＣＣに接続し、エミッタを点
Ｃに接続したトランジスタＴｌ４を追加することにより
前記ブリッジを給電するとトランジスタＴ１３の非導通
状態にける安全性が改善することができる。

本発明は、以上既述し、説明した実施例に限定されるも
のではない。特にトランジスタＴ１３をダイナミック動
作補正回路に用いた場合、ダイオードＤ、及びＤ４がシ
ョットキィ・ダイオードである必要は必ずしもない。事
実例えばこの前提に基づき実現されるトランジスタＴｌ
３及びダイオードＤ、及びＤ４の寸法の比は、前記ブリ
ッジが導通の場合、トランジスタＴ１１を流れる小電流
を無視してよい。

前記すべての機能及び特にダイナごツタ動作の改善につ
いては、同種類のトランジスタ、なるべくならばＮＰＮ
タイプのトランジスタを用いて実現することができ、こ
れにより様々な種類のトランジスタの特にトランジェン
ト状態における特性相違による特性の不一致を避けるこ
とができること明らかである。

特にダイナミック動作の改善は、第１切替え可能電流源
、特に第２電流源及び第１差動段を切替えるのに用いら
れるトランジスタと同じタイプのトランジスタを用いて
実現できる。

【図面の簡単な説明】

第１図は、従来のサンプル・ホールド回路を示す回路図
、 第２図は、本発明によるスイッチング回路から成るサン
プル・ホールド回路を示す回路図、第３図は、入力電圧
の値が記憶電圧に及ぼす影響を補正するようにした本発
明による変形例を示す回路図、 第４図は、線型性を改良した第３図の変形例を示す回路
図、 第５図はスタテック補正及びダイナミック補正を提供す
る本発明による好適実施例を示す回路図である。 Ｄ１〜Ｄ４・・・ダイオード・ブリッジＤ、、　ｎｌ・
・第１ブランチ Ｄ□Ｄ４・・・第２ブランチ Ｂ・・・第１共通端子 Ａ・・・第２共通端子 Ｅ・・・入力端子 Ｓ・・・出力端子 Ｃ・・・記憶コンデンサ Ｔ２・・・トランジスタ Ｔ３＋　Ｔ４＋　　Ｉ・・・第１切替え可能電流源■・
・・電流源 Ｔ、、　Ｔ４・・・差動段 １　’　、　Ｔｓ、　Ｔｂ、　Ｒｔ、　Ｒｘ’・・等化
回路Ｑ□口２・・・第１電流ミラー回路

Claims (1)

1. 【特許請求の範囲】 １、第１ダイオード及び第２ダイオードを有する第１直
   列ブランチと、これに並列に接続された第３ダイオード
   及び第４ダイオードを有する第２直列ブランチとを備え
   、少なくとも前記２つの直列ブランチに共通の第１共通
   端子を、第１の状態では第１共通端子に結合され、第２
   の状態では第１共通端子から切り離される第１切替え可
   能電流源に接続して成るダイオード・ブリッジを備え、 前記第１ブランチは第１及び第２ダイオー ドの接続点に入力端子を有し入力電圧を受信させ、前記
   第２直列ブランチは第３及び第４ダイオードの接続点に
   出力端子を有しているスイッチング回路において、 前記第３ダイオードを第１トランジスタ （Ｔ＿２）のベース・エミッタ通路によって構成し、こ
   のトランジスタのコレクタを電源電圧源に接続し、かつ
   、 前記２つのブランチの第２共通端子（Ａ）が第１ダイオ
   ード（Ｔ＿１）及び第３ダイオード（Ｔ＿２）の接続点
   であり、かつ、 当該スイッチング回路はこの第２共通端子 （Ａ）と前記供給電圧源（Ｖ＿ｃ＿ｃ）との間に挿入さ
   れた第１抵抗（Ｒ）を有し、かつ、 前記第１切替え可能電流源は、第２状態に おいて第２共通端子（Ａ）に結合されるように構成され
   ていることを特徴とするスイッチング回路。 請求項１に記載のスイッチング回路におい て、 前記第１切替え可能電流源が、コントロー ル信号（Ｖ）に応答して前記第１状態、前記第２状態そ
   れぞれにおいて、所定の強度の第２電流源を前記第１共
   通端子と前記第２共通端子との間で切替えるようにした
   第１差動段を有することを特徴とするスイッチング回路
   。 請求項２に記載のスイッチング回路におい て、 この回路が、前記入力電圧と無関係に前記 ブリッジを前記平衡状態にするように入力電圧に応じて
   変化する等化電流を前記第２共通端子に注入するように
   構成された電流発生器を有することを特徴とするスイッ
   チング回路。 ４、請求項３に記載のスイッチング回路において、 前記電流発生器が所定の強度（Ｉ′）を有する第３電流
   源から前記等化電流を発生するように構成された第２切
   替え可能差動段であることを特徴とするスイッチング回
   路。 ５、請求項４に記載のスイッチング回路において、 前記第２差動段が第３トランジスタ（Ｔ＿５）及び第４
   トランジスタ（Ｔ＿６）を有し、それらのエミッタ同士
   を直列接続した第２抵抗及び第３抵抗を介して結合し、
   第２抵抗及び第３抵抗の接続点に前記第３電流源を接続
   し、前記第３トランジスタ（Ｔ＿５）のベースが前記入
   力電圧を受信するように配置し、また、これらのトラン
   ジスタのコレクタを電圧源に接続し、前記第４トランジ
   スタ（Ｔ＿６）の前記ベースが基準電圧を受信するよう
   に配置し、このトランジスタ（Ｔ＿６）のコレクタを前
   記第２共通端子（Ａ）に接続したことを特徴とするスイ
   ッチング回路。 請求項５に記載のスイッチング回路におい て、 第３トランジスタ（Ｔ＿５）及び第４トランジスタ（Ｔ
   ＿６）のベース・エミッタ通路を、それぞれ直列に第５
   レベル・シフト・ダイオード（Ｔ＿７）及び第６レベル
   ・シフト・ダイオード（Ｔ＿８）に接続したことを特徴
   とするスイッチング回路。 請求項４、５又は６のいずれかに記載のス イッチング回路において、 第２電流源が大きさ Ｉ′＝（Ｖ＿Ｋ−Ｖ＿Ｂ）／Ｒ 但し、Ｒ＝２／Ｉ（Ｖ＿ｃ＿ｃ−Ｖ＿Ｂ＿Ｅ−Ｖ＿Ｋ）
   Ｖ＿Ｍ：入力信号Ｖｅの最大値 Ｖ＿Ｂ：入力信号Ｖｅの最小値 Ｒ：第１抵抗の値 Ｖ＿Ｂ＿Ｅ：トランジスタのベース・エミッタ電圧Ｖ＿
   ｃ＿ｃ：電源電圧 Ｉ：第１電流源の電流強度 を有していることを特徴とするスイッチング回路。 ８、請求項７に記載のスイッチング回路において、 第２抵抗（Ｒ＿２）及び第３抵抗（Ｒ＿３）とが同じ値
   、すなわち、 Ｒ＿２＝Ｒ＿３＝Ｒ／２−２ＫＴ／ｑ・Ｒ／（Ｖ＿Ｋ−
   Ｖ＿Ｂ）ｌｏｇ３を有することを特徴とするスイッチン
   グ回路。 ９、請求項２に記載のスイッチング回路において、 前記第２電流源は、その電流（Ｉ）が所定の則、すなわ
   ち、 Ｉ＝（Ｖ＿ｃ＿ｃ−Ｖ＿ａ）／Ｒ に従って変化するように構成されていることを特徴とす
   るスイッチング回路。 １０、請求項９に記載のスイッチング回路において、 前記第２電流源は電源電圧の関数である強 度を有する第４電流源に対し比例係数Ｋを有する電流ミ
   ラー回路として構成して、その電流の一部を入力電圧の
   関数である強度を有する第５電流源に供給して前記第２
   電流源の電流強度が前記請求項４に記載の法則に従うよ
   うにしたことを特徴とするスイッチング回路。 １１、請求項１０に記載のスイッチング回路において、 前記第４電流源が第４抵抗（Ｒ＿４）を有し、この（Ｒ
   ＿４）の第１端子を電圧源に接続し第２端子を第５電流
   源（Ｑ＿３）に接続し、前記第４電流源の前記電流が前
   記第４抵抗（Ｒ＿４）の値に線型的に依存するように前
   記第４抵抗（Ｒ＿４）を設定したことを特徴とするスイ
   ッチング回路。 １２、請求項１１に記載のスイッチング回路において、 第２電流源と第４電流源との間の比例定数 Ｋの値が Ｋ＝２Ｒ＿４／Ｒ ここで、Ｒ＿４は前記第４抵抗の値であることを特徴と
   するスイッチング回路。 １３、請求項１０、１１又は１２のいずれかに記載のス
   イッチング回路において、 前記第５電流源が、ベースに前記入力電圧 （Ｖ＿ａ）が供給されコレクタが前記電圧源に接続され
   エミッタが第５抵抗（Ｒ＿１＿０）及び第７ダイオード
   （Ｑ＿４）に直列に接続された第５トランジスタ（Ｔ＿
   １＿０）と、コレクタが所望の電流を流すために第４抵
   抗（Ｒ＿４）の第２端子に接続された第６トランジスタ
   （Ｑ＿３）とを備え、第５抵抗（Ｒ＿１＿０）及び第７
   ダイオード（Ｑ＿４）の接続点を第６トランジスタ（Ｑ
   ＿３）のベースに接続することを特徴とするスイッチン
   グ回路。 １４、請求項１３に記載のスイッチング回路において、 第６トランジスタ（Ｑ＿３）及び第７ダイオード（Ｑ＿
   ４）の寸法は、これらが電流を比Ｎで流すように定めて
   あり、かつ、比Ｎは Ｎ＝Ｒ＿１＿０／Ｒ＿４ ここで、Ｒ＿１＿０は前記第５抵抗の値であることを特
   徴とするスイッチング回路。 １５、請求項１〜１４のいずれかに記載のスイッチング
   回路において、 前記第１状態から前記第２状態へと変化す る間に、前記第１共通端子（Ｂ）へトランジェント電流
   を流すようにした第２電流発生器を有することを特徴と
   するスイッチング回路。 １６、請求項１５に記載のスイッチング回路において、 前記第２電流発生器が第７トランジスタ （Ｔ＿１＿３）を有し、このトランジスタのコレクタを
   電圧源に接続しエミッタを第１共通端子 （Ｂ）に接続しベースを第６抵抗（Ｒ＿３）と直列接続
   した第８ダイオード（Ｄ＿５）を介して前記電圧源に接
   続するとともに、さらに前記ベースを第６電流源（Ｑ＿
   ５）に接続するよう構成された第３スイッチング回路の
   出力端子にも接続し、この第６電流源の電流強度が前記
   第１状態から前記第２状態へ変化が起こる時に、第４電
   流源（Ｑ＿２）の電流値に比例するように構成したこと
   を特徴とするスイッチング回路。 １７、請求項１６に記載のスイッチング回路において、 前記第２ダイオード（Ｄ＿３）及び前記第４ダイオード
   （Ｄ＿４）がショットキィ・ダイオードであることを特
   徴とするスイッチング回路。 １８、請求項１６あるいは１７のいずれかに記載のスイ
   ッチング回路において、 第４電流源及び第６電流源とが同じ大きさ の電流値を有しており、 Ｒ＿５≧Ｒ＿４ ここで、Ｒ＿５は第６抵抗の値であることを特徴とする
   スイッチング回路。 １９、請求項１５〜１８のいずれかに記載のスイッチン
   グ回路において、 第１切替え可能電流源及び第２電流発生器 が同じタイプ（ＮＰＮ）の半導体素子を有することを特
   徴とするスイッチング回路。 ２０、前記請求項のいずれかに記載のスイッチング回路
   及び前記出力端子に接続された記憶コンデンサ（Ｃ）を
   有し、 前記第１状態がサンプリング状態であり、 前記第２状態が非導通状態であることを特徴とするサン
   プル・ホールド回路。