JP3103154B2 - サンプル・ホールド回路 - Google Patents

サンプル・ホールド回路

Info

Publication number
JP3103154B2
JP3103154B2 JP03241524A JP24152491A JP3103154B2 JP 3103154 B2 JP3103154 B2 JP 3103154B2 JP 03241524 A JP03241524 A JP 03241524A JP 24152491 A JP24152491 A JP 24152491A JP 3103154 B2 JP3103154 B2 JP 3103154B2
Authority
JP
Japan
Prior art keywords
current
circuit
input
diode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03241524A
Other languages
English (en)
Other versions
JPH0512897A (ja
Inventor
エイチ ワカヤマ マイルズ
洋 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03241524A priority Critical patent/JP3103154B2/ja
Priority to DE69127050T priority patent/DE69127050T2/de
Priority to US07/784,872 priority patent/US5243235A/en
Priority to KR1019910019383A priority patent/KR950012937B1/ko
Priority to EP91310021A priority patent/EP0484129B1/en
Publication of JPH0512897A publication Critical patent/JPH0512897A/ja
Application granted granted Critical
Publication of JP3103154B2 publication Critical patent/JP3103154B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はサンプル・ホールド回路
（以下、Ｓ／Ｈ回路という。）に関する。
【０００２】
【従来の技術】従来のＳ／Ｈ回路技術の中で、ダイオー
ドブリッジＳ／Ｈ回路技術は非常に高い速度性能ならび
に精密度性能を提供する。図１０は、この従来のダイオ
ードブリッジ形Ｓ／Ｈ回路を示すものである。
【０００３】この図において、５０１〜５０４はブリッ
ジを構成するダイオードである。ダイオード５０１，５
０２の直列回路とダイオード５０３，５０４の直列回路
とが並列に接続されてブリッジを形成している。ダイオ
ード５０１，５０２の共通接続点が入力端子５０５とさ
れ、ダイオード５０３，５０４の共通接続点が出力端子
５０６とされている。出力端子５０６にはホールド容量
となるコンデンサ５０７が接続されている。
【０００４】５０８〜５１０は定電流源回路、５１１，
５１２はスイッチングトランジスタである。定電流源回
路５０８はｎｐｎ形トランジスタ５１１のコレクターエ
ミッタを介し、定電流源回路５０９はｎｐｎ形トランジ
スタ５１２のコレクターエミッタを介して定電流源回路
５１０に対し共通に接続されている。これによってトラ
ンジスタ５１１は定電流源回路５０８，５１０によりバ
イアスされ、トランジスタ５１２は定電流源回路５０
９，５１０によりバイアスされている。トランジスタ５
１１，５１２のベースは互いに位相が１８０度ずれたク
ロック信号が入力されるタイミング信号の入力端子５１
３，５１４となっており、トランジスタ５１１，５１２
は互いに逆位相で動作し、これによってサンプルモード
とホールドモードとが切換るようになっている。
【０００５】まず、そのクロック信号がトランジスタ５
１３をオフ、トランジスタ５１４をオンにするものであ
るときにはサンプルモードとなる。すなわち、トランジ
スタ５１１がオフ、トランジスタ５１２がオンの場合、
定電流源回路５１０からの電流Ｉbiasがトランジスタ５
１２に流れ、タイオード５０１〜５０４がバイアスされ
る。
【０００６】入力端子５０５への入力レベルが“０”で
ある場合には、定電流源回路５０８からの電流Ｉbias／
２がダイオードＤ1 ，Ｄ2 およびダイオードＤ3 ，Ｄ4
を夫々流れた後、定電流源回路５０９からの電流Ｉbias
／２とトランジスタ５１２において合流する。その結
果、出力の電流Ｉs は流れず、コンデンサ５０７の電位
は変化しない。
【０００７】入力端子５０５への入力レベルが上昇する
と、ダイオード５０２が入力信号によってもバイアスさ
れ、その分、ダイオード５０２を流れる電流値が増大す
る。トランジスタ５１２を流れる電流値はＩbiasに制限
されているため、タイオード５０２を流れる電流が増大
すると定電流源回路５０８からの電流の一部はダイオー
ド５０３から出力端子５０６へ向かって電流Ｉs となっ
て流れ、コンデンサ５０７が充電されてその電位が上昇
することとなる。
【０００８】また、入力端子５０５への入力レベルが出
力レベルより下降すると、ダイオード５０３，５０４の
共通接続ノードの電位が出力端子５０６の電位よりも低
下するので、コンデンサ５０７の電位がその電位と等し
くなるまで放電するためにコンデンサ５０７の電位が入
力レベルの低下に伴って下降する。このように、トラン
ジスタ５１１をオフ、トランジスタ５１２をオンにする
ものであるときにはサンプルモードとなる。
【０００９】逆に、トランジスタ５１１がオン、トラン
ジスタ５１２がオフの場合には、ダイオード５０１〜５
０４がオフとなるために、コンデンサ５０７の電位は保
持されることとなり、ホールドモードとなる。
【００１０】しかしながら、このダイオードブリッジを
用いた従来のＳ／Ｈ回路に次のような問題があった。第
１に、スリューレート特性が十分ではない。ダイオード
ブリッジＳ／Ｈ回路のスリューレート特性はスイッチン
グダイオードのバイアス電流で制限される。一般に、消
費電力を小さくするために、そして、それより更に重要
にはＤＣオフセットを小さくするために、バイアス電流
は小さくしており、そのため、十分に高いスリューレー
ト特性を得ることができないのである。
【００１１】第２に、ブリッジ回路は、サンプルモード
時にオンとなっているダイオードがホールドモード時に
は完全にオフとなるため、入力インピーダンスが両モー
ド間で激しく変化するという問題がある。従来、このこ
とにより、Ｓ／Ｈ回路の前段にバッファ回路が必要とな
り、それがあっても両モードの切換え時の雑音が信号源
側へ洩れ込んだりする欠点があった。
【００１２】
【発明が解決しようとする課題】このように、従来のダ
イオードブリッジ形のＳ／Ｈ回路にあっては、消費電力
やＤＣオフセットとの関係で高スリューレートが得られ
ず、また入力インピーダンスがサンプル／ホールド両モ
ード間で激しく変化するという問題があった。
【００１３】本発明は、このような問題点に鑑みてなさ
れたもので、その目的とするところは、消費電力やＣＤ
オフセットとに関連するダイオードのバイアス電流を増
大させることなく高スリューレートを得ることができ、
また入力インピーダンスがサンプル／ホールド両モード
間で変化しないようにしたサンプル・ホールド回路を提
供することにある。
【００１４】
【課題を解決するための手段】本発明のＳ／Ｈ回路は、
複数のダイオードが直列に接続されてなるダイオード回
路と、入力信号のレベルに応じた電流を出力する第１，
第２の入力段トランジスタと、上記ダイオード回路にお
けるダイオード同士の共通接続点とグランドとの間に接
続されたホールド容量と、上記ダイオード回路と第１の
入力段トランジスタとの電流合流ノード、および第２の
入力段トランジスタとにバイアス電流を供給する定電流
源回路と、上記電流合流ノードと定電流源回路との間に
介在された第１のスイッチトランジスタ、および上記第
２の入力段トランジスタと定電流源回路との間に介在さ
れた第２のスイッチトランジスタからなる差動回路と、
基準電流入力端子と、第１、第２の電流出力端子とを備
え、基準電流入力端子は第１の入力段トランジスタの出
力端子に接続され、第１の電流出力端子は上記電流合流
ノードに接続され、前記第２の電流出力端子は前記ダイ
オード回路の入力端子に接続されたカレントミラー回路
とを備えている。
【００１５】
【作用】本発明のＳ／Ｈ回路によれば、第１のスイッチ
トランジスタがオン、第２のスイッチトランジスタがオ
フのときサンプルモードとなる。すなわち、定電流源回
路からの電流が第１のスイッチトランジスタの方を流
れ、第１の入力段トランジスタおよびダイオード回路が
バイアスされることとなる。これにより、第１の入力段
トランジスタから入力信号に応じた電流が出力され、こ
れが基準電流としてカレントミラー回路に与えられる。
すると、カレントミラー回路の第１、第２の電流出力端
子から基準電流に応じた電流が出力される。
【００１６】カレントミラー回路の第１の電流出力端子
からの電流は第１の入力段トランジスタからの電流と直
接合流し、第２の電流出力端子からの電流はダイオード
回路を通して第１の入力段トランジスタからの電流と合
流することとなる。
【００１７】ここで、その合流路における電流値は定電
流源回路によって一定電流に規定されるため、入力信号
のレベル上昇下降に応じてダイオード回路からホールド
容量素子へ電流が流れ込み或いはこのホールド容量素子
からダイオード回路への放電がなされることとなる。カ
レントミラー回路からダイオード回路に流れ込む電流
は、入力信号レベル変動に応じた値を取るため、これに
よりホールド容量素子での充放電速度が制御され、高ス
リューレートが得られることとなる。
【００１８】このように本発明によれば、ダイオード回
路のダイオードのバイアス電流に依存することなしに高
スリューレートが得られるため、そのダイオードのバイ
アス電流を小さく押さえ、消費電力やＤＣオフセットの
低減を図ることができる。
【００１９】次に、本発明のＳ／Ｈ回路は、第１のスイ
ッチトランジスタがオフ、第２のスイッチトランジスタ
がオンのときホールドモードとなる。すなわち、定電流
源回路からの直流バイアス電流は、第２のスイッチトラ
ンジスタに流れ、第１スイッチトランジスタには流れな
い。よって、ダイオード回路のダイオードはオフとな
り、ホールド容量素子の電位が保持されることとなる。
【００２０】このとき、入力信号はサンプルモードのと
きと同様、入力段トランジスタ（第２の入力段トランジ
スタ）により負担されるため、サンプルモードおよびホ
ールドモードを通じて入力インピーダンスの変化がな
い。
【００２１】
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。図１は、本発明の一実施例に係るＳ／Ｈ
回路を示すものである。
【００２２】この図において、１０１〜１０４はサンプ
ル／ホールド用のスイッチング回路を構成するダイオー
ドであり、これらダイオード１０１〜１０４は「１０
２，１０１，１０３，１０４」の順に全て直列に且つル
ープを形成するように接続されている。このスイッチン
グ回路においてはダイオード１０１とダイオード１０３
とが一つの対を成し、ダイオード１０４とダイオード１
０２とがもう一つの対を成しており、後述するように両
ダイオード対が逆位相で交互にサンプル機能とホールド
機能とを果たすように構成されている。
【００２３】ダイオード１０１とダイオード１０３との
接続ノード１０５はｎｐｎ形トランジスタ１０９のエミ
ッターベース接合を介してサンプリング入力端子１１１
に接続され、ダイオード１０２とダイオード１０４との
接合ノード１０６はｎｐｎ形トランジスタ１１０のエミ
ッターベース接合を介してサンプリング入力端子１１１
に接続されており、これらトランジスタ１０９，１１０
がサンプリングホールド回路の入力段デバイスを構成し
ている。
【００２４】ダイオード１０１とダイオード１０２との
接続ノード１０７は第１ホールド出力端子１１２に接続
されており、この第１ホールド出力端子１１２にはホー
ルド容量となるコンデンサ１１３が接続されている。ダ
イオード１０３とダイオード１０４との接続ノード１０
８は第２ホールド出力端子１１４に接続されており、こ
の第２ホールド出力端子１１４にはホールド容量となる
コンデンサ１１５が接続されている。
【００２５】１１６はカレントミラー回路であり、この
カレントミラー回路１１６は一つの基準電流入力端子１
１７および第１、第２の２つの出力端子１１８，１１９
を備えている。基準電流入力端子１１７にはトランジス
タ１０９のコレクタが接続され、第１出力端子１１８は
スイッチング回路の第１入力端子１０５に接続され、第
２出力端子１１９は同第２入力端子１０６に接続されて
いる。
【００２６】１２０，１２１は互いに差動的に動作する
ｎｐｎ形トランジスタである。トランジスタ１２０のベ
ースは第１クロック入力端子１２２に接続され、コレク
タはスイッチング回路の第１入力端子１０５に接続さ
れ、エミッタは定電流源回路１２４でバイアスされるよ
うになっている。トランジスタ１２１のベースは第２ク
ロック入力端子１２３に接続され、同コレクタはスイッ
チング回路の第２入力端子１０６に接続され、エミッタ
は定電流源回路１２４によりバイアスされるようになっ
ている。第１クロック入力端子１２２および第２クロッ
ク入力端子１２３には互いに逆位相のクロック信号が入
力され、これによりトランジスタ１２０，１２１が差動
的に動作するようになっている。以上のように構成され
た本実施例のＳ／Ｈ回路は、クロック入力端子１２２，
１２３へのクロック信号の状態によって２つの動作モー
ドに切換る。
【００２７】まず、第１、第２クロック入力端子１２
２，１２３へのクロックがトランジスタ１２０をオン、
トランジスタ１２１をオフさせるものであるとする。す
ると、定電流源回路１２４からのバイアス電流Ｉbiasが
トランジスタ１２０に流れ、トランジスタ１０９のベー
ス・エミッタ間が順バイアスされると共に、ダイオード
１０１，１０２が順方向にバイアスされる。トランジス
タ１２１はオフであるためにトランジスタ１１０は順バ
イアスされずオフとなり、ダイオード１０３，１０４も
逆バイアスとなるためにこれらはオフとなる。この状態
で図１に示す回路は、等価的に図３に示すような回路構
造となる。
【００２８】図３において、入力端子１１１への入力レ
ベルに応じた電流がトランジスタ１０９のコレクタより
カレントミラー回路１１６の基準電流入力端子１１７に
基準電流Ｉref として供給される。これにより、カレン
トミラー回路１１６の出力端子１１８，１１９からは基
準電流Ｉref と等しい電流が出力電流Ｉout1，Ｉout2と
して流れる。ここで、まず、第１ホールド出力端子１１
２について考える。
【００２９】Ｉref ＝Ｉout1＝Ｉout2となるため、Ｉre
f ＝Ｉbias／３となる場合には、Ｉbias＝（Ｉref ＋Ｉ
out1＋Ｉout2）となり、コンデンサ１１３に対する電流
Ｉslは流れず、出力端子１１２の電位は０電位となる。
Ｉref がＩbias／３と異なるような入力信号が入力端子
１１１に入力されたときには、電流Ｉs1が流れて、コン
デンサ１１３の電位が変化する。
【００３０】まず、Ｉref ＞Ｉbias／３となる入力信号
が入力端子１１１に入力されたときには、（Ｉref ＋Ｉ
out1＋Ｉout2）＞Ｉbiasとなるために、｛（Ｉref ＋Ｉ
out1＋Ｉout2）−Ｉbias｝分の電流が電流Ｉs1となり、
コンデンサ１１３が充電されて出力端子１１２の電位が
上昇する。そして、ノード１０６とノード１０７とが同
電位になると、ダイオード１０２がオフとなるためにコ
ンデンサ１１３への充電は止まり、出力端子１１２の電
位上昇はそこで停止する。
【００３１】また、Ｉref ＜Ｉbias／３となる入力信号
が入力端子１１１に入力されたときには、（Ｉref ＋Ｉ
out1＋Ｉout2）＜Ｉbiasとなるために、｛Ｉbias−（Ｉ
ref＋Ｉout1＋Ｉout2）｝分の電流が電流Ｉs1となって
ダイオード１０１を流れ、コンデンサ１１３が放電し出
力端子１１２の電位が下降する。そして、ノード１０５
とノード１０７とが同電位になるとダイオード１０１が
オフとなるためにコンデンサ１１３の放電は止まり、そ
こで出力端子１１２の電位下降は停止する。
【００３２】このようにして、第１出力端子１１２はそ
の電位が入力端子１１１の電位と追従するようにコンデ
ンサ１１３における充放電がなされ、動作モードはサン
プル（トラック）モードとなる。
【００３３】一方、第２ホールド出力端子１１４は、ダ
イオード１０３，１０４が逆バイアス状態でオフとなっ
ているために、ここに接続されているコンデンサ１１５
の電位はホールドされ一定値を保つ状態となる。したが
って、出力端子１１４はホールドモードとなっている。
【００３４】図１に戻って、第１、第２クロック入力端
子１２２，１２３へのクロックがトランジスタ１２０を
オン、トランジスタ１２１をオフさせるものであるとす
る。すると、定電流源回路１２４からのバイアス電流Ｉ
biasがトランジスタ１２１に流れ、トランジスタ１１０
が順バイアスされると共に、ダイオード１０３，１０４
が順バイアスされる。トランジスタ１２０はオフである
ためにトランジスタ１０９は順バイアスされずオフとな
り、ダイオード１０１，１０２も逆バイアスとなるため
にこれらはオフとなる。これによって、図１に示す回路
は図４に示すような回路構造となる。
【００３５】図４において、入力端子１１１への入力レ
ベルに応じた電流がトランジスタ１１０のコレクタより
カレントミラー回路１１６の基準電流入力端子１１７に
基準電流Ｉref として供給されるため、図３のときと同
様、カレントミラー回路１１６の出力端子１１８，１１
９からは基準電流Ｉref と等しい電流が出力電流Ｉout
1，Ｉout2として流れる。
【００３６】まず、第１ホールド出力端子１１２につい
て考えると、ダイオード１０１，１０２が逆バイアス状
態でオフとなっているために、ここに接続されているコ
ンデンサ１１３の電位はホールドされ一定値を保つ状態
となる。したがって、出力端子１１２はホールドモード
となっている。次に、第２ホールド出力端子１１４につ
いて考える。
【００３７】Ｉref ＝Ｉout1＝Ｉout2となるため、Ｉre
f ＝Ｉbias／３となる場合には、Ｉbias＝（Ｉref ＋Ｉ
out1＋Ｉout2）となり、コンデンサ１１５に対する電流
Ｉs2は流れず、出力端子１１４の電位は０電位となる。
ところが、Ｉref がＩbias／３と異なるような入力信号
が入力端子１１１に入力されたときには、電流Ｉs2が流
れて、コンデンサ１１５の電位が変化する。
【００３８】まず、Ｉref ＞Ｉbias／３となる入力信号
が入力端子１１１に入力されたときには、（Ｉref ＋Ｉ
out1＋Ｉout2）＞Ｉbiasとなるために、｛（Ｉref ＋Ｉ
out1＋Ｉout2）−Ｉbias｝分の電流が電流Ｉs2となり、
コンデンサ１１５が充電されて出力端子１１４の電位が
上昇する。そして、ノード１０５とノード１０８とが同
電位になるとダイオード１０３がオフとなるためにコン
デンサ１１５への充電は止まり、出力端子１１４の電位
上昇はそこで停止する。
【００３９】また、Ｉref ＜Ｉbias／３となる入力信号
が入力端子１１１に入力されたときには、（Ｉref ＋Ｉ
out1＋Ｉout2）＜Ｉbiasとなるために、｛Ｉbias−（Ｉ
ref＋Ｉout1＋Ｉout2）｝分の電流が電流Ｉs2となって
ダイオード１０４を流れ、コンデンサ１１５が放電し出
力端子１１４の電位が下降する。そして、ノード１０６
とノード１０８とが同電位になるとダイオード１０４が
オフとなるためにコンデンサ１１５の放電は止まり、そ
こで出力端子１１４の電位下降は停止する。
【００４０】このようにして、第２出力端子１１４はそ
の電位が入力端子１１１の電位と等しくなるようにコン
デンサ１１５における充放電がなされ、動作モードはサ
ンプル（トラック）モードとなる。
【００４１】以上のように、本実施例の回路において
は、第１ホールド出力端子１１２および第２ホールド出
力端子１１４の一方がサンプルモードのとき他方がホー
ルドモードとなるように構成され、サンプリングをその
分精密に行うことができる。そして、本実施例によれ
ば、カレントミラー回路の使用によってスリューレート
特性を格段と向上させている。
【００４２】ここで、カレントミラー回路１１６を定電
流源回路と置換え、上記入力トランジスタ１０９，１１
０のコレクタをその定電流源回路に接続した場合につい
て考える。
【００４３】まず、クロック信号によって第１ホールド
出力端子１１２がサンプルモードになっていると仮定す
ると、コンデンサ１１３に流れ込む最大電流はダイオー
ド１０１，１０２における立上がり電流（Ｉbias／３）
である。
【００４４】これに対し、上記実施例のように、カレン
トミラー回路１１６を使用すれば、Ｉbiasが一定なのに
対し、（Ｉref ＋Ｉout1＋Ｉout2）は入力端子１１１に
入力される信号のレベルに応じた値となるために、コン
デンサ１１３の電位を変化させる電流Ｉs1は入力信号レ
ベルの変化の幅に応じて増加することとなる。
【００４５】これにより、ダイオード１０１〜１０４の
バイアス電流に依存することなしに高スリューレートが
得られるために、ダイオード１０１〜１０４のバイアス
電流を小さくすることができる。これにより、消費電力
の低減を図ることができると共に、ダイオード１０１〜
１０４の寄生抵抗や寄生容量が原因のインピーダンス不
整合によるＤＣオフセットを減少させることができ、サ
ンプリング値の精度が向上する。
【００４６】ここで、入力トランジスタ１０９，１１０
のベース−エミッタ間には寄生容量が存在し、この寄生
容量は入力トランジスタ１０９，１１０のベース電位を
高く保持するために、入力信号レベル以上にコンデンサ
１１３，１１５にホールドされる値が高くなってしま
う。この寄生容量によるサンプル値への影響はコンデン
サ１１３，１１５の容量が小さいほど大きくなる。コン
デンサ１１３，１１５の容量は大きくするほどサンプリ
ングの高速性が失われることになるため、是非とも改善
したい問題である。
【００４７】この寄生容量は基板とコレクタ領域との間
に存在するものであり、これは２個のスイッチングデバ
イスを組合わせて１個のダブルベース素子として構成す
ることにより改善される。
【００４８】例えば、ダイオード１０３とトランジスタ
１２０とを組合わせることができる。すなわち、両デバ
イスで共通のコレクタ領域を形成し、このコレクタ領域
上に２個のベース領域を形成し、各ベース領域上に一つ
ずつエミッタ領域を形成する。そして、一方のベース領
域をコレクタ領域と短絡し、その短絡したほうのコレク
タ領域をアノード、同エミッタ領域をカソードにしてダ
イオード１０３とし、ベースーコレクタを短絡していな
い方の素子をトランジスタ１２０とするものである。
【００４９】このようにすることにより、本来なら両素
子１０３，１２０間に存在する素子分離領域を省略する
ことができ、その分、基板とコレクタ領域との接する部
分を少なくすることができるために、寄生容量を減少さ
せることができる。したがって、可能な限り、このよう
な素子を組めば、かなりの効果が期待できる。
【００５０】また、本発明のＳ／Ｈ回路への入力は、サ
ンプルモードおよびホールドモードの両モードにおいて
オフ状態の素子と定電流源回路１２４からの電流Ｉbias
によりバイアスされている素子とにより決まるために、
入力インピーダンスはサンプルモードおよびホールドモ
ードにおいて不変である。
【００５１】つまり、第１ホールド出力端子１１２に着
目すると、そのサンプルモードのときにはオフ状態であ
るダイオード１０３，１０４と電流Ｉbas により順バイ
アスされているダイオード１０１，１０２とにより入力
インピーダンスが決まる。ホールドモードのときにはオ
フ状態であるダイオード１０１，１０２と電流Ｉbiasに
より順バイアスされているダイオード１０３，１０４と
により入力インピーダンスが決まる。ダイオード１０１
〜１０４は同一仕様のものであることから、結局入力イ
ンピーダンスはサンプルモードおよびホールドモードに
おいて不変となる。なお、第２ホールド出力端子１１４
について着目したときも同様である。図２は、図１に示
すカレントミラー回路の具体例を示すものである。
【００５２】図２において、Ｍ1 は入力素子となるＭＯ
Ｓトランジスタ、Ｍ2 ，Ｍ3 は出力素子となるＭＯＳト
ランジスタである。トランジスタＭ1 のゲートとトラン
ジスタＭ2 ，Ｍ3 のゲートとは抵抗器Ｒを直列に介して
接続されており、この抵抗器ＲとトランジスタＭ1 の寄
生容量ＣＺとで決まる時定数により出力端子１１８，１
１９からの出力電流は入力周波数が低いほど小さくな
り、逆に入力周波数が高いほど大きくなる、という周波
数特性を持つものとなっている。これにより、サンプリ
ング入力端子１１１に入力される信号のレベル変動が高
周波であるほど高スリューレートが得られることとな
る。ここで、上記周波数特性について換言すれば、ＤＣ
ゲインよりも大きなＡＣゲインを持つことになり、この
ＡＣゲインＡIAC は次式のように表される。 ＡIAC ＝（１＋（Ｒ／Ｇm ）） この式中、Ｇm はトランジスタＭ1 ，Ｍ2 ，Ｍ3 のトラ
ンスコンダクタンス値である。
【００５３】図５は、図２のカレントミラー回路を構成
するトランジスタＭ1〜Ｍ3 をカスコード接続として、
回路精度をより向上させたカレントミラー回路の例であ
る。端子１１７〜１１９は図２と同じであり、トランジ
スタＭ1 〜Ｍ3 に対応するトランジスタがそれぞれＭ1
a，Ｍ1b〜Ｍ3a，Ｍ3bと、二つのトランジスタをカスコ
ード接続したものに変えてある。カスコード接続化に伴
って、カスコードトランジスタにバイアス電圧を印加す
るための端子２００や全体としてカレントミラー回路を
構成するための追加素子であるバイポーラトランジスタ
Ｑ1 ，ＭＯＳトランジスタＭ4 ，Ｍ6 が増える等の変化
があるが、ＤＣゲインよりもＡＣゲインを大きくしたカ
レントミラー回路を実現していることに変わりはない。
【００５４】図６は、本発明のＳ／Ｈ回路を用いて完全
なサンプルホールド装置を構成した実施例を示すブロッ
ク図である。全体は大まかに、入力端子６０１からの信
号入力と出力端子６０６からの出力信号を選択して端子
６０５に出力するマルチプレクサ（ＭＵＸ）７００と、
その出力信号を入力とする本発明のＳ／Ｈ回路１００
と、その出力１１２を最終出力端子６０６に出力するた
めの中間バッファ（ＭＯＳバッファ）８００および出力
バッファ９００とから構成されている。
【００５５】これらの他に周辺回路として、外部からの
クロック信号６１０，６１１を内部回路に供給するため
のクロックバッファ６０９、サンプル／ホールド状態を
切り替えるためのＳ／Ｈ駆動回路６０８、マルチプレク
サ７００に切り替え信号を供給するためのＭＵＸ駆動回
路６０７、ＭＯＳバッファ８００と出力バッファ９００
で発生する直流オフセットを補正するための増幅器６１
２、全体回路に対して周囲温度に影響されないバイアス
を与えるためのバイアス回路６１３がある。
【００５６】図７は、マルチプレクサ７００の好適な回
路例である。カレントミラー回路を負荷に持つ差動ｎｐ
ｎトランジスタ対（Ｑ5 ，Ｑ6 ），（Ｑ7 ，Ｑ8 ）、お
よびこれらの差動トランジスタ対の共通エミッタに接続
されてサンプル／ホールドの切り替えに用いられる差動
ｎｐｎトランジスタ対（Ｑ9 ，Ｑ10）等により構成され
ている。信号入力端子６０１，６０２に加えられた二つ
の入力は、切り替え信号入力端子６０３，６０４に印加
されたサンプル／ホールド状態を切り替えるための差動
信号に応じて出力端子６０５に出力される。
【００５７】図８は、ＭＯＳバッファ８００の好適な回
路例である。これは、信号入力端子８０１に印加された
信号電圧を高インピーダンスで受け、ほぼ１倍のゲイン
で出力端子８０２に低インピーダンスに変換して出力す
る。このバッファは、Ｓ／Ｈ回路１００に出力にあるホ
ールド用キャパシタの値が小さいため、精度を保つべく
高インピーダンスが必要とされるために設けられたお
り、この例ではＭＯＳトランジスタＭＵＢ1 が初段に用
いられている。基本的にはこの回路はソースフォロアで
ある。ブートストラップ信号入力端子８０３は、後続の
出力バッファ９００からのブートストラップ信号を受け
て正帰還ループを構成し、出力バッファ９００と一体に
なって高速に信号を伝達するためのものである。
【００５８】図９は、出力バッファ９００の好適な回路
例である。信号入力端子９０１に印加された信号電圧
は、ほぼ１倍のゲインで出力端子９０３に低インピーダ
ンスで出力される。この出力バッファは基本的に２段の
縦続接続されたエミッタフォロアであるが、低インピー
ダンスの負荷を高速に駆動するため、出力段のエミッタ
フォロアにブートストラップの手法を用いている。端子
９０２は、前述のＭＯＳバッファ８００へのブートスト
ラップ信号のための出力端子である。
【００５９】以上の構成において、マルチプレクサ７０
０は、Ｓ／Ｈ回路１００がホールド状態の時の過大入力
によって誤動作しないように設けられている。すなわち
ホールド状態では、その時点の端子６０６の出力値がサ
ンプルホールド回路１００の入力端子１１１に与えられ
る。換言すれば、ホールド時には現在ホールドされてい
る値そのものが入力されることになり、過大入力となる
ことが防止される。しかし、ホールド時の過大入力が避
けられるならば、この部分は必ずしもマルチプレクサで
ある必要はなく、他の回路を用いることができる。
【００６０】なお図６の実施例では、Ｓ／Ｈ回路１００
は一つの出力端子（図では、端子１１２）だけを用いて
いるが、マルチプレンサ７００を除いて、もう一つの端
子１１４をも用い、これにＭＯＳバッファ８００，出力
バッファ９００と同じものを同じ構成で接続してもよ
い。これにより、２系統のホールド出力が得られ、入力
信号を上記実施例の２倍の速度でサンプリングすること
ができる。
【００６１】
【発明の効果】以上説明したように本発明によれば、ダ
イオード回路のダイオードのバイアス電流に依存するこ
となしに高スリューレートが得られるため、そのダイオ
ードのバイアス電流を小さく押さえ、消費電力の低減や
ＤＣオフセットの防止化を図ることができる。
【００６２】また、入力信号はサンプルモード、ホール
ドモード共に同じ入力段トランジスタにより負担される
ため、サンプルモードおよびホールドモードを通じて入
力インピーダンスの変化がない。
【００６３】さらに、本発明のサンプル・ホールド回路
は、２チャネルのサンプル・ホールド回路があるため、
同一のサンプリングクロック周波数に対して従来のダイ
オードブリッジ型サンプル・ホールド回路に比べて実効
的に２倍の高速度でサンプルを行うことができる。
【００６４】むろん、いずれかのホールド容量を取除い
て、通常の１チャネルのサンプル・ホールド回路として
使用しても前記の効果が同様に得られることは言うまで
もない。
【図面の簡単な説明】
【図１】本発明の一実施例に係るＳ／Ｈ回路の回路図。
【図２】カレントミラー回路の好適な実施例の回路図。
【図３】図１に示す回路の第１出力端子１１２がサンプ
ルモード、第２出力端子１１４がホールトモードにある
ときの回路構造を示す回路図。
【図４】図１に示す回路の第１出力端子１１２がホール
ドモード、第２出力端子１１４がサンプルモードにある
ときの回路構造を示す回路図。
【図５】カスコード接続したカレントミラー回路例を示
す図。
【図６】本発明を利用したサンプル・ホールド装置の全
体構成を示すブロック図。
【図７】図６におけるマルチプレクサの回路例を示す
図。
【図８】図６におけるＭＯＳバッファの回路例を示す
図。
【図９】図６における出力バッファの回路例を示す図。
【図１０】従来のＳ／Ｈ回路を示す図。
【符号の説明】
１０１〜１０４…ダイオード、 １０９，１１０…入力段トランジスタ、 １０５，１０６…電流合流ノード、 １１１…入力端子、 １１２，１１４…ホールド出力端子、 １１３，１１５…ホールド容量、 １２０，１２１…スイッチングトランジスタ、 １２４…定電流源回路、 １１６…カレントミラー回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 27/02 ＷＰＩ（ＤＩＡＬＯＧ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のダイオードが直列に接続されてなる
    ダイオード回路と、 入力信号のレベルに応じた電流を出力する第１、第２の
    入力段トランジスタと、 前記ダイオード回路におけるダイオード同士の共通接続
    点とグランドとの間に接続されたホールド容量と、 前記ダイオード回路と前記第１の入力段トランジスタと
    の電流合流ノード、および前記第２の入力段トランジス
    タに直流バイアス電流を供給する定電流電源回路と、 前記電流合流ノードと前記定電流源回路との間に介在さ
    れた第１のスイッチングトランジスタ、および前記第２
    の入力段トランジスタと前記定電流源回路との間に介在
    された第２のスイッチングトランジスタからなる差動回
    路と、 基準電流入力端子と、第１、第２の電流出力端子とを備
    え、前記基準電流入力端子は前記第１の入力段トランジ
    スタの出力端子に接続され、前記第１の電流出力端子は
    前記電流合流ノードに接続され、第２の電流出力端子は
    前記ダイオード回路の入力端子に接続されたカレントミ
    ラー回路と、を備えたことを特徴とするサンプル・ホー
    ルド回路。
  2. 【請求項２】前記カレントミラー回路は前記基準電流入
    力端子から前記第１、第２の電流出力端子までの利得が
    直流入力に比べて交流入力の方が大きいものであること
    を特徴とする請求項１記載のサンプル・ホールド回路。
  3. 【請求項３】複数のダイオードが直列に接続されてなる
    第１、第２のダイオード回路と、 入力信号のレベルに応じた電流を出力する第１、第２の
    入力段トランジスタと、 前記第１のダイオード回路におけるダイオード同士の共
    通接続点とグランドとの間に接続された第１のホールド
    容量と、 前記第２のダイオード回路におけるダイオード同士の共
    通接続点とグランドとの間に接続された第２のホールド
    容量と、 前記第１のダイオード回路の出力電流と前記第１の入力
    段トランジスタの出力電流とが合流する第１の電流合流
    ノード、および第２のダイオード回路の出力電流と前記
    第２の入力段トランジスタの出力電流とが合流する第２
    の電流合流ノードに直流バイアス電流を供給する定電流
    源回路と、 前記第１の電流合流ノードと前記定電流源回路との間に
    介在された第１のスイッチングトランジスタ、および前
    記第２の電流合流ノードと前記定電流源回路との間に介
    在された第２のスイッチングトランジスタからなる差動
    回路と、 基準電流入力端子と、第１、第２の電流出力端子とを備
    え、前記基準電流入力端子は前記第１、第２の入力段ト
    ランジスタの出力端子に接続され、前記第１の電流出力
    端子は前記第１の電流合流ノードおよび前記第２のダイ
    オード回路の入力端子に接続され、第２の電流出力端子
    は前記第２の電流合流ノードおよび前記第１のダイオー
    ド回路の入力端子に接続されたカレントミラー回路と、
    を備えたことを特徴とするサンプル・ホールド回路。
JP03241524A 1990-10-30 1991-09-20 サンプル・ホールド回路 Expired - Fee Related JP3103154B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP03241524A JP3103154B2 (ja) 1990-10-30 1991-09-20 サンプル・ホールド回路
DE69127050T DE69127050T2 (de) 1990-10-30 1991-10-30 Abtast- und Halteschaltung
US07/784,872 US5243235A (en) 1990-10-30 1991-10-30 Sample-and-hold circuit
KR1019910019383A KR950012937B1 (ko) 1990-10-30 1991-10-30 샘플홀드 회로
EP91310021A EP0484129B1 (en) 1990-10-30 1991-10-30 Sample-and-hold circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-292418 1990-10-30
JP29241890 1990-10-30
JP03241524A JP3103154B2 (ja) 1990-10-30 1991-09-20 サンプル・ホールド回路

Publications (2)

Publication Number Publication Date
JPH0512897A JPH0512897A (ja) 1993-01-22
JP3103154B2 true JP3103154B2 (ja) 2000-10-23

Family

ID=26535312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03241524A Expired - Fee Related JP3103154B2 (ja) 1990-10-30 1991-09-20 サンプル・ホールド回路

Country Status (5)

Country Link
US (1) US5243235A (ja)
EP (1) EP0484129B1 (ja)
JP (1) JP3103154B2 (ja)
KR (1) KR950012937B1 (ja)
DE (1) DE69127050T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240128941A1 (en) * 2022-10-12 2024-04-18 Qualcomm Incorporated Hybrid low power rail to rail amplifier with leakage control

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444363A (en) * 1993-12-16 1995-08-22 Advanced Micro Devices Inc. Low noise apparatus for receiving an input current and producing an output current which mirrors the input current
US5552784A (en) * 1994-06-30 1996-09-03 Northrop Grumman Corporation Distortion reduction circuit for analog to digital converter system
US5477190A (en) * 1994-12-16 1995-12-19 Advanced Micro Devices, Inc. Low voltage linear output buffer operational amplifier
US5572154A (en) * 1995-07-03 1996-11-05 Motorola, Inc. Circuit and method of sampling an analog signal
JPH09306193A (ja) * 1996-05-17 1997-11-28 Nec Corp サンプルホールド回路
US5838175A (en) * 1997-02-05 1998-11-17 Hewlett-Packard Company Low distortion track and hold circuit
US6002277A (en) * 1998-04-06 1999-12-14 Intersil Corporation Sample-and-hold circuit having reduced parasitic diode effects and related methods
US6016067A (en) * 1998-04-06 2000-01-18 Intersil Corporation Sample-and-hold circuit having reduced amplifier offset effects and related methods
US6069502A (en) * 1998-04-06 2000-05-30 Intersil Corporation Sample-and-hold circuit having reduced subthreshold conduction effects and related methods
US6323696B1 (en) 1999-12-07 2001-11-27 Hughes Electronics Corporation Sample and hold circuit
US6720799B2 (en) * 2001-01-11 2004-04-13 Broadcom Corporation Replica network for linearizing switched capacitor circuits
KR100433362B1 (ko) * 2002-07-11 2004-06-07 에이디반도체(주) 임피던스 비교 집적회로
US8482442B2 (en) * 2011-06-08 2013-07-09 Linear Technology Corporation System and methods to improve the performance of semiconductor based sampling system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115693A (ja) * 1981-12-28 1983-07-09 Sony Corp サンプルホ−ルド回路
US4879478A (en) * 1985-08-30 1989-11-07 Advanced Micro Devices, Inc. Fast sample and hold circuit
US4659946A (en) * 1986-04-14 1987-04-21 Tektronix, Inc. Memory gate for error sampler
JPS63108599A (ja) * 1986-10-24 1988-05-13 Mitsubishi Electric Corp ホ−ルド回路
JPS63263699A (ja) * 1987-04-21 1988-10-31 Nec Corp サンプルホ−ルド回路
FR2648943B1 (fr) * 1989-06-23 1991-10-11 Radiotechnique Compelec Circuit echantillonneur-bloqueur

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240128941A1 (en) * 2022-10-12 2024-04-18 Qualcomm Incorporated Hybrid low power rail to rail amplifier with leakage control
US12556148B2 (en) * 2022-10-12 2026-02-17 Qualcomm Incorporated Hybrid low power rail to rail amplifier with leakage control

Also Published As

Publication number Publication date
DE69127050D1 (de) 1997-09-04
DE69127050T2 (de) 1998-01-22
EP0484129B1 (en) 1997-07-30
EP0484129A3 (en) 1992-08-26
EP0484129A2 (en) 1992-05-06
KR950012937B1 (ko) 1995-10-23
JPH0512897A (ja) 1993-01-22
US5243235A (en) 1993-09-07
KR920009034A (ko) 1992-05-28

Similar Documents

Publication Publication Date Title
US6144234A (en) Sample hold circuit and semiconductor device having the same
US6052025A (en) CMOS operational amplifiers having reduced power consumption requirements and improved phase margin characteristics
US5410274A (en) Single-ended and differential amplifiers with high feedback input impedance and low distortion
US4992755A (en) Transistor circuit
JPH0512897A (ja) サンプル・ホールド回路
US4253033A (en) Wide bandwidth CMOS class A amplifier
US6104244A (en) Amplifier having a rail-to-rail output stage
US4647841A (en) Low voltage, high precision current source
US6597303B2 (en) Comparator with very fast regeneration time constant
US5130572A (en) Operational track-and-hold amplifier
US5457418A (en) Track and hold circuit with an input transistor held on during hold mode
JPH0529994B2 (ja)
JPH10190375A (ja) 演算増幅回路
JPH09130168A (ja) トラック／ホールドアンプ
US7773332B2 (en) Long hold time sample and hold circuits
JP2017112447A (ja) トラック・アンド・ホールド回路
US20020163378A1 (en) Reduced noise band gap reference with current feedback and method of using
US7046044B2 (en) Differential preamplifier having balanced resistor network
US4426626A (en) Signal switching circuit
US6084477A (en) Class AB output stage for an audio power amplifier
JP2500791B2 (ja) 演算増幅回路
JPS6146614A (ja) 半導体集積回路装置
JP3294909B2 (ja) 電子スイッチ回路
JP3233473B2 (ja) 電圧レベル変換回路
JP2779432B2 (ja) リード／ライト用集積回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070825

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees