JPH0364091A - 電子部品用セラミック基板 - Google Patents
電子部品用セラミック基板Info
- Publication number
- JPH0364091A JPH0364091A JP1200560A JP20056089A JPH0364091A JP H0364091 A JPH0364091 A JP H0364091A JP 1200560 A JP1200560 A JP 1200560A JP 20056089 A JP20056089 A JP 20056089A JP H0364091 A JPH0364091 A JP H0364091A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- ceramic substrate
- dividing
- grooves
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、近年電子機器の軽量化・薄型化・小型化に大
きく寄与するチップ部品の主要部品として使用される電
子部品用セラミック基板に関するものである。
きく寄与するチップ部品の主要部品として使用される電
子部品用セラミック基板に関するものである。
従来の技術
従来、この種の電子部品用セラミック基板（以降、セラ
ミック基板と略称する。）の印刷面に設置された分割溝
のＶ溝形状は第４図、第５図に示すように大きいもので
あった。第４図は生産工程に於いて先に分割される方向
の分割用Ｖ溝（以降、１次側分割溝と呼称する。）の形
状を示した図で、１はセラミック基板、２はＶ溝であり
、Ｖ溝幅３ば９０〜１３０μｍ、Ｖ溝深さ４ば１３０〜
１７０μｍであった。第５図は生産工程に於いて後に分
割される方向の分割用のＶ溝（以降、２次側分割溝と呼
称する。）の形状を示した図で、Ｖ溝２′のＶ溝幅５は
６０〜８０μｍ、Ｖ溝深さ６は６０〜９０μｍであった
。このような分割用溝のＶ溝形状を有したセラミック基
板を、チップ部品生産工程に流した場合又は、製品の品
質面で次に述べるような不具合があった。
ミック基板と略称する。）の印刷面に設置された分割溝
のＶ溝形状は第４図、第５図に示すように大きいもので
あった。第４図は生産工程に於いて先に分割される方向
の分割用Ｖ溝（以降、１次側分割溝と呼称する。）の形
状を示した図で、１はセラミック基板、２はＶ溝であり
、Ｖ溝幅３ば９０〜１３０μｍ、Ｖ溝深さ４ば１３０〜
１７０μｍであった。第５図は生産工程に於いて後に分
割される方向の分割用のＶ溝（以降、２次側分割溝と呼
称する。）の形状を示した図で、Ｖ溝２′のＶ溝幅５は
６０〜８０μｍ、Ｖ溝深さ６は６０〜９０μｍであった
。このような分割用溝のＶ溝形状を有したセラミック基
板を、チップ部品生産工程に流した場合又は、製品の品
質面で次に述べるような不具合があった。
第６図は１次側分割溝のＶ溝内に上面電極銀ペーヌト７
が流れ込んだ状態を示した断面図である。
が流れ込んだ状態を示した断面図である。
また第７図は上面電極銀ペースト７がＶ溝に沿って流れ
不具合を生じた状態を示した上面図である。
不具合を生じた状態を示した上面図である。
第８図はセラミック基板１の反シにょシ、抵抗体膜８の
厚みがばらついている様子を示した断面概略図である。
厚みがばらついている様子を示した断面概略図である。
第９図は第６図の１次側分割溝を分割した状態を示した
断面図である。第１０図はオーバーコートガラス９が印
刷された２次側分割用Ｖ溝２′の状態を示した断面図で
ある。第１１図は、第１０図の２次側分割溝を分割した
状態を示す断面図である。第１２図は、ガラスカケ１０
の生じたチップ抵抗の上面図である。チップ抵抗の生産
工程に於いて従来のセラミック基板に上面電極銀ペース
ト７を印刷すると、第６図に示すように１次側分割溝の
Ｖ溝２′内に大量の上面電極銀ペースト７が流れ込んで
し１うために、第７図の示すように、温度等の影響を受
けた場合、軟化し上面電極銀ペースト７がＶ溝２′に沿
って流れ隣の上面電極とつながってし渣う（以降、銀流
れ不良と呼称する）。そのために、次工程で抵抗体を印
刷・焼成後、上面電極が隣の上面電極とつながっている
ために並列回路になってしまい、トリミング工程で抵抗
値修正を行っても抵抗値不良となってし１った。又、上
面電極銀ペースト印刷済のセラミック基板１を焼成する
と、Ｖ溝内の大量の上面電極銀ペースドアの収縮により
セラミック基板１が反ってし渣い、第８図で示すように
次工程で抵抗体膜８を印刷する時に膜厚のバラツキが大
きくなってしまい抵抗値分布が悪化してし１った。又、
第９図に示すように１次側分割用のＶ溝２を分割すると
上面電極銀にパリ（以降、電極パリと呼称する。）が発
生し、チップ抵抗の完成品が生産工程での抵抗値選別機
のチエッカ一部やユーザーでのチップ部品実装機の位置
決め爪等により、電極パリ部へ機械的ストレスが加わり
電極が破壊されるという致命的不良の原因となっている
。次に、チップ抵抗の生産工程に於いてオーバーコート
ガラスペースト９（以降、ガラスペーストと略称する。
断面図である。第１０図はオーバーコートガラス９が印
刷された２次側分割用Ｖ溝２′の状態を示した断面図で
ある。第１１図は、第１０図の２次側分割溝を分割した
状態を示す断面図である。第１２図は、ガラスカケ１０
の生じたチップ抵抗の上面図である。チップ抵抗の生産
工程に於いて従来のセラミック基板に上面電極銀ペース
ト７を印刷すると、第６図に示すように１次側分割溝の
Ｖ溝２′内に大量の上面電極銀ペースト７が流れ込んで
し１うために、第７図の示すように、温度等の影響を受
けた場合、軟化し上面電極銀ペースト７がＶ溝２′に沿
って流れ隣の上面電極とつながってし渣う（以降、銀流
れ不良と呼称する）。そのために、次工程で抵抗体を印
刷・焼成後、上面電極が隣の上面電極とつながっている
ために並列回路になってしまい、トリミング工程で抵抗
値修正を行っても抵抗値不良となってし１った。又、上
面電極銀ペースト印刷済のセラミック基板１を焼成する
と、Ｖ溝内の大量の上面電極銀ペースドアの収縮により
セラミック基板１が反ってし渣い、第８図で示すように
次工程で抵抗体膜８を印刷する時に膜厚のバラツキが大
きくなってしまい抵抗値分布が悪化してし１った。又、
第９図に示すように１次側分割用のＶ溝２を分割すると
上面電極銀にパリ（以降、電極パリと呼称する。）が発
生し、チップ抵抗の完成品が生産工程での抵抗値選別機
のチエッカ一部やユーザーでのチップ部品実装機の位置
決め爪等により、電極パリ部へ機械的ストレスが加わり
電極が破壊されるという致命的不良の原因となっている
。次に、チップ抵抗の生産工程に於いてオーバーコート
ガラスペースト９（以降、ガラスペーストと略称する。
）を印刷すると、第１０図に示すように２次側分割用Ｖ
溝２′内にガラスペースト９が大量に流れ込み、焼成後
第１１図の示すように、２次側分割用のＶ溝２′を分割
すると、オーバーコートガラス１１にパリ（以降、ガラ
スパリと略称する。〉が発生し、チップ抵抗の完成品が
生産工程やユーザーに於いて、ガラスパリ部に機械的ス
トレスが加わり、第１２図の示すようなガラスカケ１２
が発生してし璽う。
溝２′内にガラスペースト９が大量に流れ込み、焼成後
第１１図の示すように、２次側分割用のＶ溝２′を分割
すると、オーバーコートガラス１１にパリ（以降、ガラ
スパリと略称する。〉が発生し、チップ抵抗の完成品が
生産工程やユーザーに於いて、ガラスパリ部に機械的ス
トレスが加わり、第１２図の示すようなガラスカケ１２
が発生してし璽う。
発明が解決しようとする課題
このように従来のセラミック基板をチップ抵抗の生産工
程に流した場合、銀流れにより良品の抵抗体が不良にな
ったり、上面電極銀ペーストの収縮による基板反９のた
め抵抗体膜厚がばらつき抵抗値分布が悪化したり、電極
パリ・ガラスバリによりチップ抵抗の品質を大幅に悪化
させる等の欠点を有していた。又、分割用Ｖ溝にペース
トが流れ込まないように上面電極・オーバーコートガラ
スの独立パターン化を導入するにあたってもＶ溝の幅が
広いために印刷余裕度が小さく導入が難しい等の欠点も
有していた。
程に流した場合、銀流れにより良品の抵抗体が不良にな
ったり、上面電極銀ペーストの収縮による基板反９のた
め抵抗体膜厚がばらつき抵抗値分布が悪化したり、電極
パリ・ガラスバリによりチップ抵抗の品質を大幅に悪化
させる等の欠点を有していた。又、分割用Ｖ溝にペース
トが流れ込まないように上面電極・オーバーコートガラ
スの独立パターン化を導入するにあたってもＶ溝の幅が
広いために印刷余裕度が小さく導入が難しい等の欠点も
有していた。
本発明は以上の課題を解決することを目的とする。
課題を解決するための手段
以上のように課題を解決するために本発明は、セラミッ
ク基板の印刷面の１次側分割溝のＶ溝の幅を１０〜６０
μｍ、深さを３０〜１００μｍとし、２次側分割溝のＶ
溝の幅を１０〜６０μｍ深さを１０〜６０μｍとしたも
のである。
ク基板の印刷面の１次側分割溝のＶ溝の幅を１０〜６０
μｍ、深さを３０〜１００μｍとし、２次側分割溝のＶ
溝の幅を１０〜６０μｍ深さを１０〜６０μｍとしたも
のである。
作用
以上の構成により、分割溝のＶ溝内に流れ込むペースト
の量が少なくなり、銀流れ、基板反り。
の量が少なくなり、銀流れ、基板反り。
電極パリ、ガラスバリ等の発生率が大幅に減少し、更に
、上面電極・オーバーコートガラスの独立パターンを導
入する場合、印刷の余裕度が増し導入が容易になる。
、上面電極・オーバーコートガラスの独立パターンを導
入する場合、印刷の余裕度が増し導入が容易になる。
実施例
以下、本発明について、チップ抵抗の一実施例を用いて
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明による分割溝のＶ溝形状を有したセラミ
ック基板の概略図で、１１はセラミック基板、１２は１
次側分割用Ｖ溝、１３は２次側分割用Ｖ溝である。第２
図は第１図の１次側分割用Ｖ溝１２の拡大断面図、第３
図は第１図の２次側分割用Ｖ溝１３の拡大断面図である
。
ック基板の概略図で、１１はセラミック基板、１２は１
次側分割用Ｖ溝、１３は２次側分割用Ｖ溝である。第２
図は第１図の１次側分割用Ｖ溝１２の拡大断面図、第３
図は第１図の２次側分割用Ｖ溝１３の拡大断面図である
。
以下、本発明のセラミック基板を利用した具体的実施例
を述べる。
を述べる。
表−１のような従来のセラミック基板と、本発明のセラ
ミック基板を各２５０シートずつ用意し、チップ抵抗の
生産工程に同一条件で実験流しし、銀流れの発生率の確
認、チップ抵抗完成品ｎ＝１０個の電極パリの寸法測定
、チップ抵抗完成品ｎ＝１０個のガラスカケの寸法の比
較を行った。その結果は表−２の通りであり、この表−
２のように大幅な不良率の低減と品質向上が図れること
が確認できた。
ミック基板を各２５０シートずつ用意し、チップ抵抗の
生産工程に同一条件で実験流しし、銀流れの発生率の確
認、チップ抵抗完成品ｎ＝１０個の電極パリの寸法測定
、チップ抵抗完成品ｎ＝１０個のガラスカケの寸法の比
較を行った。その結果は表−２の通りであり、この表−
２のように大幅な不良率の低減と品質向上が図れること
が確認できた。
（以下余白）
表−２
なお、上記実施例に釦いては、１次側分割溝のＶ溝１２
の幅を４０μｍ、深さ７０μｍのみのものを示している
が、本発明者らの検討結果によれば、■溝１２の幅は１
０〜６０μｍ１深さは３０〜１００μｍの範囲であれば
、同様な効果が得られた。また、２次側分割溝のＶ溝１
３についても、幅３０μｍ、深さ４０μｍもの以外に、
幅は１０〜５０μｍ、深さは１０〜６０μｍの範囲であ
れば、同様な効果が得られる。
の幅を４０μｍ、深さ７０μｍのみのものを示している
が、本発明者らの検討結果によれば、■溝１２の幅は１
０〜６０μｍ１深さは３０〜１００μｍの範囲であれば
、同様な効果が得られた。また、２次側分割溝のＶ溝１
３についても、幅３０μｍ、深さ４０μｍもの以外に、
幅は１０〜５０μｍ、深さは１０〜６０μｍの範囲であ
れば、同様な効果が得られる。
発明の効果
以上のように本発明におけるセラミック基板は、チップ
抵抗の生産工程に於いて、銀流れ不良を撲滅し、基板反
りを小さくすることにより抵抗体の膜厚バラツキを小さ
くし抵抗値分布の精度向上を図ることが可能となシ、又
、上面電極銀ペーストやガラスペーストの使用量が少な
くなりコストダウンが図れる。更には、電極パリ、ガラ
スバリの寸法を小さくできることが可能となり、チップ
抵抗の致命的不良を大幅に削減でき、市場に高品質な製
品を供給することが可能となる。又・上面電極・オーバ
ーコートガラスの独立パターンの導入が印刷の余裕度が
増え容易になる等の多大な効果が得られる。
抵抗の生産工程に於いて、銀流れ不良を撲滅し、基板反
りを小さくすることにより抵抗体の膜厚バラツキを小さ
くし抵抗値分布の精度向上を図ることが可能となシ、又
、上面電極銀ペーストやガラスペーストの使用量が少な
くなりコストダウンが図れる。更には、電極パリ、ガラ
スバリの寸法を小さくできることが可能となり、チップ
抵抗の致命的不良を大幅に削減でき、市場に高品質な製
品を供給することが可能となる。又・上面電極・オーバ
ーコートガラスの独立パターンの導入が印刷の余裕度が
増え容易になる等の多大な効果が得られる。
第１図は本発明の一実施例におけるセラミック基板の概
略斜視図、第２図は第１図の１次側分割溝を示す断面図
、第３図は第１図の２次側分割溝を示す断面図、第４図
は従来のセラミック基板の１次側分割溝の拡大図、第５
図は従来のセラミック基板の２次側分割溝の断面図、第
６図は第４図の１次分割溝のＶ溝内に上面電極銀ペース
トが流れ込んだ状態を示した断面図、第７図は鍋温れの
発生したセラミック基板の上面図、第８図は基板長りに
より抵抗体膜厚がばらついた状態を示した断面図、第９
図は電極パリの状態を示した断面図、第１０図は第６図
の２次側分割溝のＶ溝内にガラスペーストが流れ込んだ
状態を示した断面図、第１１図はガラスバリの状態を示
した断面図、第１２図はガラスカケの発生したチップ部
品の上面図である。 １１・・・・・・セラミック基板、１２・・・・・・１
次側分割用Ｖ溝、１３・・・・・・２次側分割用Ｖ溝。
略斜視図、第２図は第１図の１次側分割溝を示す断面図
、第３図は第１図の２次側分割溝を示す断面図、第４図
は従来のセラミック基板の１次側分割溝の拡大図、第５
図は従来のセラミック基板の２次側分割溝の断面図、第
６図は第４図の１次分割溝のＶ溝内に上面電極銀ペース
トが流れ込んだ状態を示した断面図、第７図は鍋温れの
発生したセラミック基板の上面図、第８図は基板長りに
より抵抗体膜厚がばらついた状態を示した断面図、第９
図は電極パリの状態を示した断面図、第１０図は第６図
の２次側分割溝のＶ溝内にガラスペーストが流れ込んだ
状態を示した断面図、第１１図はガラスバリの状態を示
した断面図、第１２図はガラスカケの発生したチップ部
品の上面図である。 １１・・・・・・セラミック基板、１２・・・・・・１
次側分割用Ｖ溝、１３・・・・・・２次側分割用Ｖ溝。
Claims (1)
- 分割用溝を縦・横方向に設置することにより電子部品
１個分の領域に区画され、かつ生産工程にて先に分割さ
れる方向の印刷面のＶ溝の幅を１０〜６０μｍ，Ｖ溝の
深さを３０〜１００μｍとし、後に分割される方向の印
刷面のＶ溝の幅を１０〜５０μｍ，Ｖ溝の深さを１０〜
６０μｍとしたことを特徴とする電子部品用セラミック
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200560A JPH0364091A (ja) | 1989-08-01 | 1989-08-01 | 電子部品用セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200560A JPH0364091A (ja) | 1989-08-01 | 1989-08-01 | 電子部品用セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364091A true JPH0364091A (ja) | 1991-03-19 |
Family
ID=16426346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200560A Pending JPH0364091A (ja) | 1989-08-01 | 1989-08-01 | 電子部品用セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364091A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353573A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 多数個取りセラミック配線基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5652704A (en) * | 1979-10-05 | 1981-05-12 | Nippon Telegr & Teleph Corp <Ntt> | Optical cable wiring method |
| JPS6165509A (ja) * | 1984-09-06 | 1986-04-04 | Matsushita Electric Ind Co Ltd | 圧電磁器共振子 |
-
1989
- 1989-08-01 JP JP1200560A patent/JPH0364091A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5652704A (en) * | 1979-10-05 | 1981-05-12 | Nippon Telegr & Teleph Corp <Ntt> | Optical cable wiring method |
| JPS6165509A (ja) * | 1984-09-06 | 1986-04-04 | Matsushita Electric Ind Co Ltd | 圧電磁器共振子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353573A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 多数個取りセラミック配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3637124B2 (ja) | チップ型抵抗器の構造及びその製造方法 | |
| KR20010014285A (ko) | 저항기 및 그 제조방법 | |
| JPH08306503A (ja) | チップ状電子部品 | |
| JPH0364091A (ja) | 電子部品用セラミック基板 | |
| CN108834330B (zh) | 一种pcb“d”字型异型焊盘的加工方法 | |
| JP4522226B2 (ja) | 電子部品素子の実装方法及び電子装置の製造方法 | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| CN114867229A (zh) | 一种改善pcb弓曲的设计方法 | |
| JP3147868B2 (ja) | 電子部品の製造方法 | |
| JPH09306710A (ja) | チップネットワーク電子部品 | |
| JP2559471B2 (ja) | チツプ抵抗の製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH10321421A (ja) | チップ型抵抗器の製造方法 | |
| JP2887581B2 (ja) | チップ型電子部品 | |
| JPH0710024B2 (ja) | 電子部品用基板 | |
| US7439083B2 (en) | Technique for compensating for substrate shrinkage during manufacture of an electronic assembly | |
| JPS62176101A (ja) | セラミツク基板 | |
| JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
| JPS62216292A (ja) | メツキ厚測定パツド付きプリント配線板 | |
| JP2695060B2 (ja) | 複数の同一回路パターンを有する厚膜配線基板 | |
| JPS6272473A (ja) | はんだ付装置 | |
| CN121357816A (zh) | 一种小尺寸印制线路板的成型加工方法 | |
| JPH01289222A (ja) | チップ抵抗器の製造方法 | |
| JP3022065B2 (ja) | 混成集積回路基板の製造方法 | |
| CN116844808A (zh) | 一种电阻结构的加工方法 |