JPH0710024B2 - 電子部品用基板 - Google Patents
電子部品用基板Info
- Publication number
- JPH0710024B2 JPH0710024B2 JP2174096A JP17409690A JPH0710024B2 JP H0710024 B2 JPH0710024 B2 JP H0710024B2 JP 2174096 A JP2174096 A JP 2174096A JP 17409690 A JP17409690 A JP 17409690A JP H0710024 B2 JPH0710024 B2 JP H0710024B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- break
- view
- electronic component
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 64
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000002950 deficient Effects 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、チップ抵抗器、ジャンパチップ、ハイブリ
ッドIC等の電子部品の製造に適用される電子部品用基板
に関する。
ッドIC等の電子部品の製造に適用される電子部品用基板
に関する。
(ロ)従来の技術 電子部品、例えばチップ抵抗器を製造するには、第6図
(a)に示すようなアルミナセラミック基板11が用いら
れる。この基板11の表面には、分割を容易とするため
に、格子状にブレイク溝12、…、12、13、…、13が形成
されている。各ブレイク溝12、13は、プレス加工により
形成されるスリットS、あるいはスリットS及びこのス
リットSより生じるクラックCにより構成され、その深
さは基板厚さの5〜50%程度とされている。
(a)に示すようなアルミナセラミック基板11が用いら
れる。この基板11の表面には、分割を容易とするため
に、格子状にブレイク溝12、…、12、13、…、13が形成
されている。各ブレイク溝12、13は、プレス加工により
形成されるスリットS、あるいはスリットS及びこのス
リットSより生じるクラックCにより構成され、その深
さは基板厚さの5〜50%程度とされている。
この基板11を用いてチップ抵抗器を製造するには、ま
ず、基板11表面の各格子に、電極、抵抗体、ガラス保護
膜を一括して形成する。この基板をブレイク溝12、…、
12に沿って分割して、たんざく状の基板とし、このたん
ざく状基板の側端面に端面電極を形成する。そして、こ
のたんざく状の基板をブレイク溝13、…、13に沿って分
割して最終の形状とする。
ず、基板11表面の各格子に、電極、抵抗体、ガラス保護
膜を一括して形成する。この基板をブレイク溝12、…、
12に沿って分割して、たんざく状の基板とし、このたん
ざく状基板の側端面に端面電極を形成する。そして、こ
のたんざく状の基板をブレイク溝13、…、13に沿って分
割して最終の形状とする。
(ハ)発明が解決しようとする課題 上記従来の電子部品用基板では、ブレイク溝に沿って分
割する際に、例えば第6図(d)に示すように斜めにク
ラックC′が走り、端面形状の不良を生じる問題点があ
った。第7図は、端面形状の不良を生じたチップ抵抗器
18を示しており、11″は分割された基板、17は端面電球
(斜線を付している)、16はガラス保護膜をそれぞれ示
している。このような、いびつな形状のチップ抵抗器18
は外観上問題があるだけではなく、自動実装機による取
り扱いに支障が生じる問題点がある。
割する際に、例えば第6図(d)に示すように斜めにク
ラックC′が走り、端面形状の不良を生じる問題点があ
った。第7図は、端面形状の不良を生じたチップ抵抗器
18を示しており、11″は分割された基板、17は端面電球
(斜線を付している)、16はガラス保護膜をそれぞれ示
している。このような、いびつな形状のチップ抵抗器18
は外観上問題があるだけではなく、自動実装機による取
り扱いに支障が生じる問題点がある。
この発明は、上記に鑑みなされたものであり、形状不良
を生じさせることなく分割できる電子部品用基板の提供
を目的としている。
を生じさせることなく分割できる電子部品用基板の提供
を目的としている。
(ニ)課題を解決するための手段及び作用 上記課題を解決するため、この発明の電子部品用基板
は、1の方向と他の方向にそれぞれ延伸するブレイク溝
を格子状に形成してなるものにおいて、前記ブレイク溝
は、基板周縁部を除いて形成され、このブレイク溝のう
ち、1の方向と他の方向のそれぞれ両端に位置するブレ
イク溝は、基板端縁まで延伸され、前記1の方向のブレ
イク溝の深さは、その両端のブレイク溝を除いて全て他
の方向のブレイク溝より深く形成することを特徴とする
ものである。
は、1の方向と他の方向にそれぞれ延伸するブレイク溝
を格子状に形成してなるものにおいて、前記ブレイク溝
は、基板周縁部を除いて形成され、このブレイク溝のう
ち、1の方向と他の方向のそれぞれ両端に位置するブレ
イク溝は、基板端縁まで延伸され、前記1の方向のブレ
イク溝の深さは、その両端のブレイク溝を除いて全て他
の方向のブレイク溝より深く形成することを特徴とする
ものである。
ブレイク溝(スリット、あるいはスリット及びその延長
のクラック)は基板製造時に条件を制御して作成するた
め、ブレイク時の「折る」「割る」といった制御できな
い因子に比較すると、安定した形状を確保できることが
期待される。
のクラック)は基板製造時に条件を制御して作成するた
め、ブレイク時の「折る」「割る」といった制御できな
い因子に比較すると、安定した形状を確保できることが
期待される。
1の方向のブレイク溝の深さを他の方向のブレイク溝よ
り深く、例えば基板厚に達するようにしても、基板周縁
部が残されているため、基板はばらばらとはならない。
従って、従来と同様一体の基板として取り扱うことがで
き、電極等の形成を一括して行うことが可能である。ま
た1の方向のブレイク溝の深さを大きくしているので、
その端面の仕上がりが良く、電極形成が容易になせる。
り深く、例えば基板厚に達するようにしても、基板周縁
部が残されているため、基板はばらばらとはならない。
従って、従来と同様一体の基板として取り扱うことがで
き、電極等の形成を一括して行うことが可能である。ま
た1の方向のブレイク溝の深さを大きくしているので、
その端面の仕上がりが良く、電極形成が容易になせる。
(ホ)実施例 この発明の一実施例を第1図乃至第5図に基づいて以下
に説明する。
に説明する。
第1図(a)は、この発明の一実施例に係る基板1の外
観斜視図、第1図(b)、第1図(c)は、それぞれ同
基板1のI b−I b線、I c−I c線における要部拡大
断面図である。この基板1は、チップ抵抗器の製造に適
用されるものであり、アルミナセラミックから構成され
る。
観斜視図、第1図(b)、第1図(c)は、それぞれ同
基板1のI b−I b線、I c−I c線における要部拡大
断面図である。この基板1は、チップ抵抗器の製造に適
用されるものであり、アルミナセラミックから構成され
る。
基板1の表面には、枠状の周縁部1a、1a、1b、1bを除い
て、ブレイク溝2′、2、…、2、2′、3′、3、
…、3、3′が格子状に形成される。ブレイク溝2、
2′、3、3′は共にプレス加工により形成されてお
り、それぞれスリットS及びこのスリットSより生じる
クラックCにより構成される〔第1図(b)(c)参
照〕。ブレイク溝2′、3、3′の深さは従来と同様、
基板厚さの5〜50%程度とされる〔第1図(c)参
照〕。一方、ブレイク溝2の深さは、基板裏面に達する
程度とされる〔第1図(b)参照〕。これは貫通してい
てもよい。基板周縁部1a、1b(特に1a)が残されている
ため、ブレイク溝2により基板1がばらばらになること
はない。なお、条件により、第5図に示すように、基板
周縁部1a、1aのみブレイク溝2、3を形成しない構成と
することもできる。
て、ブレイク溝2′、2、…、2、2′、3′、3、
…、3、3′が格子状に形成される。ブレイク溝2、
2′、3、3′は共にプレス加工により形成されてお
り、それぞれスリットS及びこのスリットSより生じる
クラックCにより構成される〔第1図(b)(c)参
照〕。ブレイク溝2′、3、3′の深さは従来と同様、
基板厚さの5〜50%程度とされる〔第1図(c)参
照〕。一方、ブレイク溝2の深さは、基板裏面に達する
程度とされる〔第1図(b)参照〕。これは貫通してい
てもよい。基板周縁部1a、1b(特に1a)が残されている
ため、ブレイク溝2により基板1がばらばらになること
はない。なお、条件により、第5図に示すように、基板
周縁部1a、1aのみブレイク溝2、3を形成しない構成と
することもできる。
次に、実施例基板1を用いたチップ抵抗器の製造を説明
する。第2図(a)は、基板1上に電極4、抵抗体5、
保護膜6を形成した状態を示しており、第2図(b)
は、第2図(a)中II b−II b線における要部拡大断面
図である。電極4は、銀−パラジウム等の導体ペースト
をスクリーン印刷し、焼成してなるものである。抵抗体
5も抵抗体ペーストをスクリーン印刷し、焼成してなる
もので、電極4、4に誇がるように各格子内に形成され
る。各抵抗体5の抵抗値は、レーザトリミングによりそ
れぞれ調整される。保護膜6も、例えばガラスペースト
をスクリーン印刷し、焼成してなるもので、抵抗体5を
被覆・保護する。
する。第2図(a)は、基板1上に電極4、抵抗体5、
保護膜6を形成した状態を示しており、第2図(b)
は、第2図(a)中II b−II b線における要部拡大断面
図である。電極4は、銀−パラジウム等の導体ペースト
をスクリーン印刷し、焼成してなるものである。抵抗体
5も抵抗体ペーストをスクリーン印刷し、焼成してなる
もので、電極4、4に誇がるように各格子内に形成され
る。各抵抗体5の抵抗値は、レーザトリミングによりそ
れぞれ調整される。保護膜6も、例えばガラスペースト
をスクリーン印刷し、焼成してなるもので、抵抗体5を
被覆・保護する。
次に、ブレイク溝2′、3′に沿ってブレイクし、周縁
部1a、1bを取り除いて、個々のたんざく状の基板1′と
する(第3図参照)。ブレイク溝2の深さは基板厚に達
しているので周縁部1a、1bを取り除くだけで、基板1は
ばらばらとなり、「折る」、「割る」といった操作は不
要である。従って、基板1′の形状不良は生じない。
部1a、1bを取り除いて、個々のたんざく状の基板1′と
する(第3図参照)。ブレイク溝2の深さは基板厚に達
しているので周縁部1a、1bを取り除くだけで、基板1は
ばらばらとなり、「折る」、「割る」といった操作は不
要である。従って、基板1′の形状不良は生じない。
基板1′の側端面1cには、それぞれ端面電極7が形成さ
れる〔第4図(a)(c)参照〕。この端面電極7は、
端面1cに導体ペーストを付着、焼成して形成される厚膜
電極7aと、この厚膜電極7a上に形成されるはんだめっき
層7bとから構成される。
れる〔第4図(a)(c)参照〕。この端面電極7は、
端面1cに導体ペーストを付着、焼成して形成される厚膜
電極7aと、この厚膜電極7a上に形成されるはんだめっき
層7bとから構成される。
さらに、この基板1′は、ブレイク溝3、…、3により
分割されて、個々のチップ抵抗器8、…、8とされる
(第4図(b)参照〕。なお、。この場合には、「折
る」又は「割る」と言った操作が必要である。
分割されて、個々のチップ抵抗器8、…、8とされる
(第4図(b)参照〕。なお、。この場合には、「折
る」又は「割る」と言った操作が必要である。
なお、上記実施例では、チップ抵抗器の製造に、この発
明の基板を適用した例を示しているが、ジャンパチッ
プ、ハイブリッドIC等各種電子部品の製造に適用するこ
とが可能である。
明の基板を適用した例を示しているが、ジャンパチッ
プ、ハイブリッドIC等各種電子部品の製造に適用するこ
とが可能である。
(ヘ)発明の効果 以上説明したように、この発明の電子部品用基板は、ブ
レイク溝が基板周縁部を除いて形成され、このブレイク
溝のうち、1の方向と他の方向のそれぞれ両端に位置す
るブレイク溝が基板端縁まで延伸され、1の方向のブレ
イク溝の深さがその両端のブレイク溝を除いて全て他の
方向のブレイク溝より深く形成されることを特徴とする
ものであるから、1の方向のブレイク端面の形状不良を
生じさせることなく分割できる利点を有している。
レイク溝が基板周縁部を除いて形成され、このブレイク
溝のうち、1の方向と他の方向のそれぞれ両端に位置す
るブレイク溝が基板端縁まで延伸され、1の方向のブレ
イク溝の深さがその両端のブレイク溝を除いて全て他の
方向のブレイク溝より深く形成されることを特徴とする
ものであるから、1の方向のブレイク端面の形状不良を
生じさせることなく分割できる利点を有している。
又、ブレイク溝のうち、1の方向と他の方向のそれぞれ
両端に位置するブレイク溝が基板端縁まで延伸されてい
ることにより、どちらの方向からブレイクしてもパター
ンからずれてブレイクしてしまうことがなくなり、形状
不良の発生がなくなる。その上、1の方向と他の方向の
それぞれの両端のブレイク溝から基板周縁部を先に取り
除いてしまうと、結果的に中の部分(周縁部より内側の
部分)も、基板端縁までブレイク溝が形成されているの
と同様になり、ブレイクの際のずれや、所望のパターン
からずれることで発生する形状不良がなくなる。
両端に位置するブレイク溝が基板端縁まで延伸されてい
ることにより、どちらの方向からブレイクしてもパター
ンからずれてブレイクしてしまうことがなくなり、形状
不良の発生がなくなる。その上、1の方向と他の方向の
それぞれの両端のブレイク溝から基板周縁部を先に取り
除いてしまうと、結果的に中の部分(周縁部より内側の
部分)も、基板端縁までブレイク溝が形成されているの
と同様になり、ブレイクの際のずれや、所望のパターン
からずれることで発生する形状不良がなくなる。
第1図(a)は、この発明の一実施例に係る電子部品用
基板の外観斜視図、第1図(b)及び第1図(c)は、
それぞれ同電子部品用基板の第1図(a)中I b−I b
線、I c−I c線における要部拡大断面図、第2図(a)
は、同電子部品用基板表面に電極等を形成した状態を示
す斜視図、第2図(b)は、同電子部品用基板の第2図
中II b−II b線における要部拡大断面図、第3図は、同
電子部品用基板より周縁部を取り除いた状態を示す斜視
図、第4図(a)は、同電子部品用基板より棒状に分割
された基板の側端面に端面電極を形成した状態を示す斜
視図、第4図(b)は、この棒状に分割された基板をさ
らに分割し、チップ抵抗器とした状態を説明する図、第
4図(c)は、この棒状に分割された基板の、第4図
(a)中IV c−IV c線における拡大断面図、第5図は、
同電子部品用基板の変形例を示す外観斜視図、第6図
(a)は、従来の電子部品用基板の外観斜視図、第6図
(b)及び第6図(c)は、それぞれ同従来の電子部品
用基板の、第6図(a)中VI b−VI b線、VI c−VI c線
における拡大断面図、第6図(d)は、同従来の電子部
品用基板の斜め割れを説明する拡大断面図、第7図は、
斜め割れの状態で製造されたチップ抵抗器の外観斜視図
である。 1:電子部品用基板、 1a・1b:基板周縁部、 2・2′・3・3′:ブレイク溝。
基板の外観斜視図、第1図(b)及び第1図(c)は、
それぞれ同電子部品用基板の第1図(a)中I b−I b
線、I c−I c線における要部拡大断面図、第2図(a)
は、同電子部品用基板表面に電極等を形成した状態を示
す斜視図、第2図(b)は、同電子部品用基板の第2図
中II b−II b線における要部拡大断面図、第3図は、同
電子部品用基板より周縁部を取り除いた状態を示す斜視
図、第4図(a)は、同電子部品用基板より棒状に分割
された基板の側端面に端面電極を形成した状態を示す斜
視図、第4図(b)は、この棒状に分割された基板をさ
らに分割し、チップ抵抗器とした状態を説明する図、第
4図(c)は、この棒状に分割された基板の、第4図
(a)中IV c−IV c線における拡大断面図、第5図は、
同電子部品用基板の変形例を示す外観斜視図、第6図
(a)は、従来の電子部品用基板の外観斜視図、第6図
(b)及び第6図(c)は、それぞれ同従来の電子部品
用基板の、第6図(a)中VI b−VI b線、VI c−VI c線
における拡大断面図、第6図(d)は、同従来の電子部
品用基板の斜め割れを説明する拡大断面図、第7図は、
斜め割れの状態で製造されたチップ抵抗器の外観斜視図
である。 1:電子部品用基板、 1a・1b:基板周縁部、 2・2′・3・3′:ブレイク溝。
Claims (1)
- 【請求項1】1の方向と他の方向にそれぞれ延伸するブ
レイク溝を格子状に形成してなる電子部品用基板におい
て、 前記ブレイク溝は、基板周縁部を除いて形成され、この
ブレイク溝のうち、1の方向と他の方向のそれぞれ両端
に位置するブレイク溝は、基板端縁まで延伸され、前記
1の方向のブレイク溝の深さは、その両端のブレイク溝
を除いて全て他の方向のブレイク溝より深く形成したこ
とを特徴とする電子部品用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174096A JPH0710024B2 (ja) | 1990-06-29 | 1990-06-29 | 電子部品用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174096A JPH0710024B2 (ja) | 1990-06-29 | 1990-06-29 | 電子部品用基板 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8025502A Division JP2948522B2 (ja) | 1996-02-13 | 1996-02-13 | チップ状電子部品の製造方法 |
| JP10155093A Division JP3029821B2 (ja) | 1998-06-04 | 1998-06-04 | 電子部品用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0462985A JPH0462985A (ja) | 1992-02-27 |
| JPH0710024B2 true JPH0710024B2 (ja) | 1995-02-01 |
Family
ID=15972585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2174096A Expired - Fee Related JPH0710024B2 (ja) | 1990-06-29 | 1990-06-29 | 電子部品用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710024B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4678382B2 (ja) * | 2007-03-15 | 2011-04-27 | Tdk株式会社 | 集合基板、その製造方法及び電子部品の製造方法 |
| JP6448558B2 (ja) | 2014-02-10 | 2019-01-09 | 日本碍子株式会社 | 多孔質板状フィラー集合体及びその製造方法、並びに多孔質板状フィラー集合体を含む断熱膜 |
| JP2018064038A (ja) * | 2016-10-13 | 2018-04-19 | 北川工業株式会社 | ジャンパー部材、及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766997B2 (ja) * | 1988-08-24 | 1995-07-19 | 松下電器産業株式会社 | 電子部品用セラミック基板 |
-
1990
- 1990-06-29 JP JP2174096A patent/JPH0710024B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0462985A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002270409A (ja) | チップ型抵抗器の製造方法、およびチップ型抵抗器 | |
| JPH0710024B2 (ja) | 電子部品用基板 | |
| JP3029821B2 (ja) | 電子部品用基板 | |
| JP2009277834A (ja) | チップ抵抗器の製造方法及びチップ抵抗器 | |
| JP2948522B2 (ja) | チップ状電子部品の製造方法 | |
| US20090322468A1 (en) | Chip Resistor and Manufacturing Method Thereof | |
| JPS616804A (ja) | 小型抵抗器の製造方法 | |
| JP2633309B2 (ja) | チップ部品用セラミック製基板 | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP2002208502A (ja) | チップ抵抗器及びその製造方法 | |
| JPH1131601A (ja) | チップ部品及びその製造方法 | |
| JPH07273447A (ja) | セラミック回路基板及びその製造方法 | |
| JP2000138102A (ja) | 抵抗器およびその製造方法 | |
| US20220399140A1 (en) | Chip component | |
| JP2005243704A (ja) | 連結セラミック配線基板およびその製造方法 | |
| JP3199264B2 (ja) | 負特性サーミスタ | |
| JPH0229730Y2 (ja) | ||
| JP4707895B2 (ja) | チップ抵抗器 | |
| US6424535B1 (en) | Hybrid circuit with contact surfaces (solder pads) | |
| JPH0722222A (ja) | チップ型電子部品 | |
| JP2000188204A (ja) | 抵抗器およびその製造方法 | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JP3058999B2 (ja) | 目白配置配線基板 | |
| JP2000261123A (ja) | チップ抵抗器の実装構造およびチップ抵抗器の実装方法 | |
| JP2000077203A (ja) | チップ型部品及びチップ型部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |