JPH0364166A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装置に関し、特に画像データ０変倍処
理を行う画像処理装置に関する。

［従来の技術］ 従来、この種の装置ではメモリを用いた主走査変倍方式
が提案されている。

［発明が解決しようとする課題］ しかし、従来の画像データの拡大処理においては画素デ
ータの単なる引き伸ばしによる階調のガサツキが生じ、
画像データの縮小処理においては画素データの欠落によ
る画質の劣化が生じていた。

また、同様のことが画像に対するエツジ処理についても
言え、画質の劣化が顕著であった。

本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、変倍に伴う画質の劣化を生じな
い画像処理装置を提供することにある。

［課題を解決するための手段及び作用１本発明の画像処
理装置は上記の目的を達成するために、画像データの縮
小処理を行う画像処理装置において、連続する多値画像
データを補間処理する補間手段と、前記連続する多値画
像データに対応する２値データを論理演算する演算手段
と、前記補間手段及び演算手段の各入力又は各出力を縮
小倍率に応じて間引く間引手段と、前記間引手段出力の
２値データの内容に応じて前記間引手段出力の多値画像
データに対して処理を施す処理手段を備えることをその
概要とする。これにより、画素データが欠落しても適正
な画像及びエツジが再生される。

また好ましくは、連続する多値画像データについてエツ
ジ情報を抽出し、該抽出したエツジ情報を前記演算手段
への入力の２値データとする抽出手段を更に備えること
をその概要とする。

これにより、原稿画像に忠実な縮小コピーが得られる。

また好ましくは、前記演算手段は前記対応する２値デー
タの論理積演算、論理和演算、又は何れか１つの選択演
算を行うことをその概要とする。

これにより、エツジ処理の仕方を様々にできる。

特に縮小の場合は、エツジ情報の欠落を防止すべく、論
理和演算が好ましい。

また本発明の画像処理装置は上記の目的を達成するため
に、画像データの拡大処理を行う画像処理装置において
、連続する多値画像データを補間処理する補間手段と、
前記連続する多値画像データに対応する２値データを論
理演算する演算手段と、前記補間手段及び演算手段の各
入力を拡大倍率に応じて重複させる重複手段と、前記演
算手段出力の２値データの内容に応じて前記補間手段出
力の多値画像データに対して処理を施す処理手段を備え
ることをその概要とする。これにより、画像の滑らか拡
大と共に、適正なエツジ処理が行える。

また好ましくは、連続する多値画像データについてエツ
ジ情報を抽出し、該抽出したエツジ情報を前記演算手段
への入力の２値データとする抽出手段を更に備えること
をその概要とする。

これにより、原稿画像に忠実な拡大コピーが得られる。

また好ましくは、前記演算手段は前記対応する２値デー
タの論理積演算、論理和演算、又は何れか１つの選択演
算を行うことをその概要とする。これにより、エツジ処
理の仕方を様々にできる。

［実施例の説明］ 以下、添付図面に従って本発明による実施例を詳細に説
明する。

第２図は実施例の画像処理装置の概略断面図である。図
において、２０１はイメージリーグであり、原稿画像を
電気的に読み取り、該読取画像データの変倍処理を行う
。２０３はプリンタであり、イメージリーグ２０１から
送られる画像データをプリントする。

イメージリーダ２０１において、原稿台ガラス２０３上
に原稿２０４を置き、その上を原稿押え２００で押える
。原稿２０４の画像はランプ２０５で照射され、その反
射光はミラー２０６゜２０７及び２０８によって導かれ
、レンズ２１０を介してＣＣＤ２１１上に結像する。

原稿２０４の読取りの際は、ランプ２０５及びミラー２
０６のユニットは速度Ｖで、またミラー２０７及び２０
８のユニットは速度１／２ｖで夫々副走査方向に機械走
査されるが、この走査速度Ｖを可変とすることで副走査
方向の変倍読取を行う。

即ち、読取倍率１０’Ｏ％（等倍）の時の走査速度Ｖの
値をＶｏとすると、読取倍率ｍ％の時の走査速度■は（
１）式で求まる。

００ Ｖ＝　　　　　　ＸＶ、　　　　　　　　　（１）また
、信号処理部２１６は主走査方向の変倍処理を行い、結
果の画像信号をプリンタ２０３に送る。

プリンタ２０３において、レーザドライバ２３６はイメ
ージリーダ２０１からの画像信号に基づき半導体レーザ
素子２１７をＯＮ１０　Ｆ　Ｆ駆動する。半導体レーザ
素子２１７より射出したレーザ光はポリゴンミラー２１
８、ｆ−θレンズ２１９及びミラー２２０，２２１を介
して感光ドラム２２２上に結像する。感光ドラム２２２
上に結像した画像は公知の電子写真プロセスにより現像
されて、顕像化される。即ち、感光ドラム２２２上の静
電潜像は現像器２２３によりトナーで現像される。一方
、用紙カセット２２４又は２２５からは用紙が供給され
、該用紙はレジストローラ２２６においてタイミングが
とられた後に、感光ドラム２２２上でトナー画像を転写
され、更に搬送系２２７によって搬送され、定着ユニッ
ト２２８において画像が定着された後に、出力される。

第１３図＜Ａ）〜（Ｄ）は実施例の画像処理例を説明す
る図に係り、同図（Ａ）は原稿画像、同図（Ｂ）は縮小
コピー画像、同図（Ｃ）は等倍コピー画像、同図（Ｄ）
は拡大コピー画像の例を夫々示している。

第１図は実施例の画像処理装置のブロック構成図である
。図において、３０１はＣＰＵであり、画像処理装置の
主制御を行う。即ち、まずＩ１０コントローラ３１１を
介して操作部３１２からの指定読取倍率ｍ％を入力し、
該倍率ｍ％に応じて（１）式により副走査速度Ｖを求め
る。そして、Ｉ１０コントローラ３１１及びモータドラ
イバ３１３を介して速度Ｖによるモータ３１４の副走査
制御を行う。また、ＣＰＵ３０１は入力した指定倍率ｍ
％に応じてＲＯＭテーブル３１６から各種制御パラメー
タを読み出し、以下の主走査変倍処理回路に提供する。

即ち、Ｃ０Ｄ２１１で読取った画像信号は、増幅器（Ａ
ｍｐ）３０４で増幅され、Ａ／Ｄ変換器（Ａ／Ｄ）３０
５で白（＝２５５）から黒（＝Ｏ）に至る各８ビツトの
ディジタル信号（多値画像データ）に変換される。文字
エツジ判定部３０６は多値画像データ中の文字、線図等
のエツジ部分を抽出し、該抽出した１ビツトのＥＤＧデ
ータと前記多値画像データ（８ビツト）を出力する。変
倍部３０７はＥＤＧデータ及び多値画像データの対をＲ
ＡＭ３０９及び３１０に対して交互に書き込みと読み出
しを行い、アドレスコントローラ３０２の制御と共に後
述の主走査変倍処理を行う。また変倍部３０７は画像デ
ータの補間処理も行う。フィルタ３１０は変倍処理した
画像データのフィルタ処理を行い、その出力はレーザド
ライバ２３６に入力されて、出力画像３１５を得る。

第３図は実施例の変倍部３０７のブロック構成図である
。図において、変倍部３０７の入力は文字エツジ判定部
３０６から送られる多値画像データ８ビツトとＥＤＧデ
ータ１ビットの合計９ビツトであり、変倍部３０７の出
力も同じく９ビツトである。

ＶＳＹＮＣは副走査方向の同期信号、ＨＳＹＮＣは主走
査方向の同期信号、ＣＬＫは画素クロック信号、ＶＥは
主走査方向の画像有効区間を示す信号である。第５図は
これらの基本的な信号のタイミングチャートである。

更に、４０１，４０６，４０７，４０８は夫々９ビツト
のセレクタであり、選択信号Ｓが論理Ｏレベルの時はＡ
個入力を選択出力し、論理１レベルの時はＢ個入力を選
択出力する。４１４，４１５は夫々１ビツトのセレクタ
であり、選択信号Ｓとの関係は前記と同様である。４０
２，４０３゜４０５は夫々９ビツトのＤタイプ・フリッ
プフロップ（ＤＦＦ）であり、各ＣＬＫ信号の立上がり
で入力データをラッチする。４０４は補間器であり、連
続する２つの画像データ（ＥＤＧデータを含む）間を補
間率αに従って線形補間する。

４１３は補間係数決定器であり、ＣＰＵ３０１がらの指
定変倍率ｍ％に応じたパラメータ情報に従って補間率α
（＝Ｏ−１５）の情報を発生する。同じくアドレスコン
トローラ３０２におけるアドレスの更新を制御する。更
に、４０９，４１１は双方向性バッファ、４１０，４１
６はインバータ、４１２は１ビツトのカウンタを構成す
るＤＦＦである。

かかる構成により、ＤＦＦ４１２はＶＳＹＮＣＳ号でリ
セットされ、その後はＨ６ＹＮＣ信号で反転する。即ち
、ＥＶＥＮ信号が論理Ｏレベルの時は、ＣＣＤ２１１に
よる原稿２０４の奇数ラインの読み取りと該読み取りデ
ータのＲＡＭ３０９への書き込み、及びＲＡＭ３１０か
らの原稿２０４の直前の偶数ラインについての記憶デー
タの読み出しに対応し、またＥＶＥＮ信号が論理１レベ
ルの時は、Ｃ０Ｄ２１１による原稿２０４の偶数ライン
の読み取りと該読み取りデータのＲＡＭ３１０への書き
込み、及びＲＡＭ３０９からの原稿２０４の直前の奇数
ラインについての記憶データの読み出しに対応する。

ＭＯＤ信号は、ＣＰＵ３０１が送る信号であり、画像の
拡大指定（ｍ＞１００）時には論理１レベル、縮小又は
等債権定（ｍ≦１００）時には論理Ｏレベルの信号であ
る。

即ち、画像の拡大指定時には、Ｃ０Ｄ２１１で読み取っ
た画像データは、セレクタ４０８を介して、奇数ライン
の時はＲＡＭ３０９に、また偶数ラインの時はＲＡＭ３
１０に、夫々そのままで順次書き込まれる。一方、前記
ＲＡＭ３０９又は３１０に書き込まれた画像データは、
セレクタ４０７を介して拡大倍率ｍ％に応じて引き伸ば
して読み出され、これらが補間器４０４でデータ補間さ
れ、セレクタ４０６から出力される。

また、画像の縮小又は等債権定時には、ＣＣＤ２１１で
読取った画像データは、縮小倍率ｍ％に応じて間引きさ
れ、併せて補間器４０４でデータ補間され、セレクタ４
０８を介して、奇数ライン時にはＲＡＭ３０９に、また
偶数ライン時にはＲＡＭ３１０に、夫々書き込まれる。

一方、前記ＲＡＭ３０９又は３１０に書き込まれた画像
データは、セレクタ４０７を介して読み出され、更にセ
レクタ４０６から出力される。

第４図は実施例の補間器４０４のブロック構成図である
。図において、６０１〜６０４は８ビツトのセレクタで
あり、夫々は、選択信号Ｓが論理Ｏレベルの時はＡ個入
力を選択出力し、論理１レベルの時はＢ個入力を選択出
力する。６０６〜６０９は加算器であり、入力端子Ａ、
Ｂの各８ビツトの多値画像データに対して（Ａ＋Ｂ）／
２の演算を行い、８ビツトの多値画像データを出力する
。但し、１未満は切り捨てる。

６１０はＡＮＤゲート、６１１はＯＲゲートである。６
１２は１ビツトのセレクタであり、選択人力Ｓ２Ｏの時
はＡ個入力、Ｓ＝１の時はＢ個入力を選択出力する。６
１３は同じく１ビツトのセレクタであり、更に選択人力
Ｓ＝２の時はＣ側入力を選択出力する。

かかる構成において、入力の画像データは１つ前の時点
の画像データＡと現時点の画像データＢである。各画像
データＡ、Ｂは夫々８ビツトの多値画像データＡｌ、Ｂ
ｌと１ビツトのＥＤＧデータＡ２．Ｂ２とから成ってい
る。

多値画像データＡＩ、Ｅｌについてはセレクタ６０１〜
６０４、加算器６０６〜６０９、及び補間率α（＝０〜
１５）により線形補間演算が行われる。回路動作を数式
で表わせば、補間データＹ１は（２）式で求まる。

１　６　　　　　　　　　　１　６　　　　　　（２）
但し、１未満は切り捨てる。

一方、ＥＤＧデータＡ２．Ｂ２については、ＣＰＵ３０
１が送るｉＭ倍信号より、Ａ２とＢ２のＡＮＤ％Ａ２と
Ｂ２のＯＲ１又は補間率ａの最上位ビット（ｂｉｔ３）
によりＡ２とＢ２の何れかを選択する場合の３通りの出
力が得られる。ＣＰＵ３０１は、現時点のＥＤＧデータ
Ｂ２＝Ｏを保存するように変倍したい時はｉ　Ｍ　＝　
Ｏ１前時点のＥＤＧデータＡ２＝１又は現時点のＥＤＧ
データＢ２＝１を保存するように変倍する時はｉ　Ｍ　
＝　１をセットする。また、変倍前のＥＤＧデータＡ２
又はＢ２の形状に近く変倍したい時はｉ　Ｍ　＝　２を
セットする。即ち、（２）式によれば、補間データＹ１
は、αが小（ｂｉｔ３＝ｏ）の時にはＡ１に近い値を再
生するからセレクタ６１２はＡ２を選択し、またａが大
（ｂｉｔ３＝１）の時にはＢ１に近い値を再生するから
からセレクタ６１２はＢ２を選（犬する。

第５図は実施例の補間係数決定器４１３のブロック構成
図である。図において、１０３は４ビツトのダウンカウ
ンタ（ＤＣＮＴＲ）であり、そのロード入力端子りが論
理１レベルの時にはＣＬＫ信号によりデータ入力端子り
の値ＲＯがロードされ、その後は、イネーブル端子Ｅが
論理１レベルの間にＣＬＫ信号の各立上がりでカウント
ダウンし、カウント出力がＯになった時はキャリー出力
端子ＲＣに論理１レベルを出力する。

１０４は加算器（ＡＤＤ）であり、入力端子Ａ。

Ｂの和（Ａ十Ｂ）を求めて出力すると共に、１４ビツト
目（＝８１９２）のキャリーアウトが生じた時は端子Ｃ
Ｏにキャリーアウト信号（Ｃｏ）を出力する。更に１０
５〜１０７は１ビツトのＤＦＦ、１０８は１３１：’ッ
ト（７）ＤＦＦ、１０９はＮＡＮＤＡ−ト、１１０はＡ
ＮＤゲート、１１１は１３ビツトのＡＮＤゲート、１１
３，１１４はＯＲゲート、１１５〜１１７はインバータ
である。

また、１０１は４ビツトのレジスタ（Ｒ）１０２は１３
ビツトのレジスタ（Ｒ）であり、夫々には予めＣＰＵ３
０１から指定倍率ｍ％に応じた値がセットされる。

指定倍率ｍ％が等倍又は縮小（ｍ≦１００）の場合は、
倍率ｍ％とレジスタ１０１にセットする値ＲＯ及びレジ
スタ１０２にセットする値Ｒ１との間には（３）式の関
係がある。

（閾値数）の倍数を定めるように機能しており、大まか
には指定倍率ｍ％中の１〜１／２，１／２〜１／３．１
／３〜１／４等の区間を分けるように機能する。尚、こ
の機能は回路上では第５図のＤＣＮＴＲ１０３，ＡＮＤ
ゲート１１０．ＤＦＦ１０７等が担う。またＲ１の内容
は前記各区間内の微細な倍率を補充するように機能する
。

従って、等倍又は縮小倍率ｍ％でコピーを行なう場合に
おいては、ＣＰＵ３０１は予め（３）式を逆算して、レ
ジスタＲＯ，Ｒ１に夫々表１のような値ＲＯ，Ｒ１をセ
ットする。

以下余白 但し、Ｏ≦Ｒ１≦８１９２ （３）式において、ＲＯの内容は８１９２表１ Ｏをセットする。従って、拡大倍率ｍ％でコピーを行な
う場合においては、ＣＰＵ３０］１よ予め（５）式でＲ
１を求め、レジスタ１０２にセ翫ントする。

また、指定倍率・ｍ％が拡大（ｍ＞１００）の場合は、
倍率ｍ％とレジスタ１０２にセットする値Ｒ１との間に
は（４）式の関係がある。

即ち、ＲＯは不要なので、回路上では（３）式のＲＯの
項が□機能しないようにレジスタ１０１に第６図は実施
例のアドレスコントローラ３０２のブロック構成図であ
る。図において、７０１〜７０３は夫々１３ビツトのカ
ウンタである。このうちカウンタ７０１はＣＣＤ２１１
の読み取りアドレスを発生する。即ち、ＶＥ＝Ｏの間は
リセットされ、またＶＥ＝　１の間は各ＣＬＫ信号によ
り順次カウントアツプし、０〜８１９１の連続したアド
レスを発生する。またカウンタ７０２はＲＡＭ３０９又
は３１０のライトアドレス（ＷＲ−ＡＤＤ）を発生する
。即ち、カウンタ７０２はＶＥ＝　１で、かつＷＣＮ＝
１の区間でのみカウントアツプする。またカウンタ７０
３はＲＡＭ３０９又は３１０のリードアドレス（ＲＤ−
ＡＤＤ）を発生する。即ち、カウンタ７０３はＶＥ＝　
１で、かつＲＣＮ＝　１の区間でのみカウントアツプす
る。

第７図は実施例のフィルタ回路３１０のブロック構成図
である。図において、９０１，９０２は８ビツトのファ
ーストイン・ファーストアウト・メモリ（Ｆ　Ｉ　ＦＯ
）であり、夫々入力の多値画像データに対して１ライン
分の遅延を与える。これらは直列に接続しているから、
結果として３ライン分の並列データが得られる。更に、
９０４〜９０６．９０８〜９１０及び９１２は夫々８ビ
ツトのＤＦＦであり、夫々ＣＬＫ信号に同期して多値画
像データをラッチする。

今、第８図に示す如く、ＸＩＪを注目画素としてその周
囲に３×３のウィンドウを考えると、ＤＦＦ９０８は（
Ｘ、−、、Ｊ　）　、ＤＦＦ９０５は（Ｘｌ、Ｊ−１）
　　ＤＦＦ９０９は（Ｘ、、、）ＤＦＦ９１２は（Ｘｌ
、Ｊや、）、ＤＦＦ９１０は（ＸＩ＊０．Ｊ）を夫々記
憶する。

９１３は加算器であり、４入力端子Ａ−Ｄの総和（Ａ＋
Ｂ＋Ｃ＋Ｄ）をとる。９１４はフィルタ演算器であり、
２入力端子Ａ、Ｂについて（Ａ＋４Ｂ）／８のスムージ
ングフィルタ演算を行う。これに前記ウィンドウ内の画
素データを代入すると、注目画素Ｘ、についてのスムー
ジング演算出力ＳＯは（６）式で求まる。

（６） ９１５は同じくフィルタ演算器であり、２入力端子Ａ、
Ｂについて（８Ｂ−Ａ）／４のエツジ強調フィルタ演算
を行う。同じく前記ウィンドウ内の画素データの演算で
示すと、注目画素ｘ１．についてのエツジ強調演算出力
ＥＯは（７）式で求まる。

（７） また、９０３は１．ビットのＦＩＦＯであり、人力のＥ
ＤＧデータに対して１ライン分の遅延を与える。更に、
各１ビツトのＤＦＦ９０７及び９１１を介して多値画像
データの注目画素ＸＩ、とと対応するＥＤＧデータとの
同期がとられる。

セレクタ９１６において、もしＥＤＧデータ＝Ｏなら多
値画像データはエヅジ部分でないのでスムージング演算
出力ＳＯ側を選択出力し、ＥＤＧデータ＝１なら多値画
像データはエヅジ部分なのでエツジ強調演算出力ＥＯ側
を選択出力する。

〈倍率ｍ％が等倍又は縮小の場合の動作〉第９図は指定
倍率ｍ％が等倍又は縮小の場合を説明する一例の動作タ
イミングチャートである。

（書き込み動作） この場合の書き込み動作とは、Ｃ０Ｄ２１１で読取った
画像データを倍率ｍ％に応じて間引き、データ補間して
ＲＡＭ３０９又は３１０に書き込む動作である。

今、ｍ≦１００であるから、ＭＯＤ＝Ｏである。例えば
指定倍率＝４２％とすると、表１よりＲＯ＝１．Ｒ１＝
３１２１の設定になる。

以上により、まずＶＥの立上がりに同期してＬＣＬＲ信
号が発生し、ＤＣＯ＝Ｏ，ＤＡＢ＝０になる。

次のＣＬＫ信号では、ＤＣＮＴＲ＝０　（ＲＣ＝１）に
なり、ＡＤＨ＝１を満足する。これにより、ＷＥＮ＝１
、即ち、画像データの書き込みとＷＲ−ＡＤＤのインク
リメントが可能になる。

またＡＢ＝３１２１になるが、これは８１９２（閾値）
を超えないから、Ｃ０＝Ｏである。またＤＡＢ＝Ｏであ
るから、補間率α＝Ｏであり、画像データＹ１＝Ａ１が
ＲＡＭ３０９又は３１０に書き込まれる。

次のＣＬＫ信号では、ＷＲ−ＡＤＤ＝　１になる。また
ＤＣＮＴＲ＝１　　（ＲＣ＝Ｏ）になり、ＡＤＨ＝１を
満足しない。・これにより、ＷＥＮ＝０、即ち、画像デ
ータの書き込みとＷＲ−ＡＤＤのインクリメントが不能
になる。またＤＡＢは３１２１を保持した結果、ＡＢ＝
３１２１になるが、これはまだ８１９２を超えないから
、Ｃ０＝Ｏである。またＤＡＢ＝３１２１によりα＝６
になる。

次のＣＬＫ信号では、ＷＲ−ＡＤＤ＝　１のままである
。またＤＣＮＴＲ＝Ｏ（ＲＣ＝１）になり、ＡＤＨ＝１
を満足する。これにより、ＷＥＮ＝１、即ち、画像デー
タの書き込みとＷＲ−ＡＤＤのインクリメントが可能に
なる。またＡＢ＝６２４２になるが、これはまだ８１９
２を超えないから、Ｃ０＝Ｏである。またα＝６である
から、ＣＣＤ−ＡＤＤ　（１）の画像データＡ１及びＣ
ＣＤ−ＡＤＤ　（２）の画像データＢ１は、Ｙｌ＝　（
１０ＸＡ１＋６ＸＢ１）／１６の割合で補間形成され、
ＲＡＭ３０９又は３１０に書き込まれる。

同様にして進み、更に２つ目のＣＬＫ信号では、ＤＣＮ
ＴＲ＝Ｏ（ＲＣ＝１）になり、ＡＤＨ＝１を満足する。

これにより、ＷＥＮ＝　１、即ち、画像データの書き込
みとＷＲ−ＡＤＤのインクリメントが可能になる。また
ＡＢ＝１１７１になり、これは８１９２を一部超えたも
のであるから、Ｃ０＝１になる。またα＝１２であるか
ら、ＣＣＤ−ＡＤＤ　（３）の画像データＡｌ及びＣＣ
Ｄ−ＡＤＤ　（４）の画像データＢｌは、Ｙ１＝　（４
ＸＡｌ＋１２ＸＢ１）／１６の割合で補間形成され、Ｒ
ＡＭ３０９又は３１０に書き込まれる。

次のＣＬＫ信号では、ＷＲ−ＡＤＤ＝３になる。またＤ
ＣＮＴＲ＝１　（ＲＣ＝Ｏ）になり、ＡＤＨ＝１を満足
しない。これにより、ＷＥＮ＝０、即ち、画像データの
書き込みとＷＲ−ＡＤＤのインクリメントが不能になる
。またＤＣＯについては、Ｃ０＝１を保持した結果ＤＣ
Ｏ＝　１になる。

次のＣＬＫ信号では、ＤＣＯ＝　１のために、ＤＣＮＴ
Ｒ１０３のイネーブル端子Ｅ＝０になり、カウントダウ
ンできない。即ち、ＤＣＮＴＲ＝１　　（ＲＣ＝Ｏ）の
ままである。従ってＡＤＨ＝１を満足しない。これによ
り、ＷＥＮ＝Ｏ。

即ち、画像データの書き込みとＷＲ−ＡＤＤのインクリ
メントが不能になる。またＡＢ＝１１７１のままであり
、これは８１９２を超えないから、Ｃ０＝Ｏである。

このように、ＤＣＯ＝　１になるとＷＲ−ＡＤＤのイン
クリメントが１画素分阻止（間引き）され、上記の大ま
かな区間１〜１／２，１／２〜１／３．ｌ／３〜ｌ／４
等内における微細な縮小変倍が適正に行われる。

以上の如く、パラメータＲＯ，Ｒ１の値に応じた割合で
ＷＲ−ＡＤＤが進行し、画像データの書き込みのタイミ
ングには適正な濃度の画像データＹ１が補間形成されて
、ＲＡＭ３０９又は３１０に書き込まれる。これを原稿
読み取りのＣＣＤ−ＡＤＤの進行状況と比較すると、間
引きの割合は略３／７（略４２％）になっていることが
解る。

（読み出し動作） この場合の読み出し動作とは、上述の倍率ｍ％に応じて
データ補間、間引きしてＲＡＭ３０９又は３１０に書き
込まれた画像データを順次読み出してプリンタに出力す
る動作である。

今、ｍ≦１００であるから、ＭＯＤ＝０である。従って
、常にＲＥＮ＝１であり、ＲＤ−ＡＤＤはＣＣＤ−ＡＤ
Ｄと同様にＣＬＫ信号毎に単純に増大する。こうして読
み出された画像データは第３図のセレクタ４０６を介し
て出力される。

尚、指定倍率ｍ％が縮小の場合はＥＤＧデータの欠落が
懸念されるため、第４図のＯＲ補間を選択すべく、ｉ　
Ｍ　＝　１とする。

〈倍率ｍ％が拡大の場合の動作〉 第１０図は指定倍率ｍ％が拡大の場合を説明する一例の
動作タイミングチャートである。

（書き込み動作） この場合の書き込み動作とは、Ｃ０Ｄ２１１で読取った
画像データを順次そのままＲＡＭ３０９又は３１０に書
き込む動作である。

今、ｍ＞１００であるから、ＭＯＤ＝１である。従って
、常にＷＥＮ＝　１であり、ＷＲ−ＡＤＤはＣＣＤ−Ａ
ＤＤと同様にＣＬＫ信号毎に単純に増大する。こうして
、ＣＣＤ２１１の側から送られた画像データは第３図の
セレクタ４０８を介してＲＡＭ３０９又は３１０に順次
書き込まれる。

（読み出し動作） この場合の読み出し動作とは、上述のＲＡＭ３０９又は
３１０にそのまま書き込まれた画像データを順次読み出
し、これらをデータ補間して、プリンタに出力する動作
である。

今、ｍ＞１００であるから、ＭＯＤ＝１である。例えば
指定倍率＝１４２％とすると、ＲＯ＝０、Ｒ１＝５７６
９の設定になる。またＲＯ＝０であるから、常にＤＣＮ
ＴＲ＝Ｏ（ＲＣ＝１）である。

以上により、まずＶＥの立上がりに同期してＬＣＬＲ信
号が発生し、ＤＣＯ＝Ｏ，ＤＡＢ＝０になる。

次のＣＬＫ信号では、ＡＤＨ＝１を満足する。

これによりＡＢ＝５７６９になるが、これは８１９２を
超えないから、Ｃ０＝Ｏである。またＲＥＮ＝Ｏである
から、ＲＤ−ＡＤＤ＝Ｏのままであり、ＲＡＭ３０９又
は３１０のＯ番地の画像データが読み出されている。

次のＣＬＫ信号では、ＤＡＢが５７６９を保持した結果
、ＡＢ＝３３４６になる。これは８１９２を一部超えた
ものであるから、ＣＯ＝　１である。またα＝１１であ
るから、ＲＤ−ＡＤＤ（０）の画像アークＡ１及びＲＤ
−ＡＤＤ　（０）の画像データＢ１は、Ｙｌ＝　（５Ｘ
Ａ１＋１１ＸＥｌ）／１６の割合で補間形成され、セレ
クタ４０６から出力される。

次のＣＬＫ信号では、ＤＡＢが３３４６を保持した結果
、ＡＢ＝９２３になる。これは８１９２をもう一度超え
たものであるから、ＧＯ＝１である。またα＝６になる
から、同じ＜　ＲＤ−ＡＤＤ（０）の画像データＡ１及
びＲＤ−ＡＤＤ　（０）の画像データＢ１は、Ｙ１＝　
（１０ＸＡ１＋６ＸＢｌ）／１６の割合で補間形成され
、セレクタ４０６から出力される。また、この時点では
ＤＣＯが１を保持した結果、ＲＥＮ＝１．即ち、ＲＤ−
ＡＤＤのインクリメントが可能になる。

次のＣＬＫ信号では、ＲＤ−ＡＤＤ＝　１になる。また
ＤＡＢが９２３を保持した結果、ＡＢ＝６６９２になる
。これは８１９２を超えないものであるから、Ｃ０＝Ｏ
である。またα＝１になるから、ＲＤ−ＡＤＤ　（０）
の画像データＡ１及びＲＤ−ＡＤＤ　（１）の画像デー
タＢ１は、Ｙ１＝（１，５ＸＡ１＋ＩＸＢｌ）／１６の
割合で補間形成され、セレクタ４０６から出力される。

また、この時点ではＤＣＯが１を保持しているから、Ｒ
ＥＮ＝１、即ち、ＲＤ−ＡＤＤのインクリメントが可能
である。

このように、Ｒ１の値に応じた割合でＲＤ−ＡＤＤが進
行し、各画像データの出力のタイミングには適正な濃度
の画像データＹ１が補間形成されて、セレクタ４０６か
ら出力される。これを元のＣＣＤ−ＡＤＤの進行状況と
比較すると、拡大率は略１４２％になっていることが解
る。

尚、指定倍率ｍ％が拡大の場合は、ＥＤＧデータにより
元の画像の形状を保存するために、第４図においてｉＭ
＝２とする。

第１１図は実施例のメイン制御のフローチャートである
。図において、ステップ５１３０１では操作部より変倍
率ｍ％を入力する。ステップＳ１３０２ではｍの値を１
００と比較し、拡大であるか、縮小又は等倍であるかを
判別する。拡大の時はステップＳ　１３０３で拡大用の
データ（Ｖ、ＭＯＤ、ＲＯ，Ｒ１等）をセットする。

縮小又は等倍の時はステップ５１３０４で縮小又は等借
用のデータをセットする。ステップ５１３０５ではコピ
ー動作を行う。

［他の実施例］ 尚、上述流側では線形補間を採用したがこれに限らない
。例えば５ｉｎｃ補間でも良い。

第１４図は他の実施例の５ｉｎｃ補間器のブロック構成
図である。図において、１４０１〜１４０４は各８ビツ
トのＤＦＦであり、画像データに対して各１画素分の遅
延を与える。

１４０５．１４０６は４ビツトのＤＦＦであり、補間係
数α（上述実施例と同一で良い）に対して各１画素分の
遅延を与える。１４０７〜１４１０はルックアップテー
ブル（ＬＵＴ）であり、予め、（８）式〜（１１）式の
値が計算されて、ＲＯＭ　（ＬｔＪＴ）に格納されてい
る。

ａ−２：ｂ−２Ｘγ ａ−＋＝ｂ−ＩＸγ ａｏ　＝ｌ）ｏＸγ ａ＋＝ｔ）＋Ｘγ　　　　　　　　　　　（８）但し、 １６　　　　　　４ １６　　　　　　４ ６　　４ ６ γ　＝ （Ｌ　　Ｏ） ｂ　−２＋　ｂ　−０＋　ｂ　ｏ　　＋　ｂ　ｒｓｉｎ
ｃ（ｘ）＝ 更に、１４１１〜１ は加算器である。今、 の出力を夫々Ｘい ると、補間出力ｙｔは ｙｔ＝＝ａ−２°Ｘ　ｔ−２ ＋ａｏ−Ｘｔ （１１） ４１４は乗算器、ｔ４１５ ＤＦＦ　　１　４０　１〜１４０４ Ｘ　ｔ　１　Ｘ　ｔ−Ｉ　ＨＸ　ｔ−２とす（１２）式
で求まる。

＋ａ−＋−Ｘｔ−＋ ＋ａ、　　・Ｘｔ◆１ （１２） 尚、上述実施例では、補間器４０４の出力を縮小倍率ｍ
％に応じて間引いたがこれに限らない。補間器４０４の
入力を縮小倍率ｍ％に応じて間引いても良い。

［発明の効果］ 以上述べた如く本発明によれば、画像の変倍に際して画
質の劣化が生じない。

【図面の簡単な説明】

第１図は実施例の画像処理装置のブロック構成図、 第２図は実施例の画像処理装置の概略断面図、第３図は
実施例の変倍部３０７のブロック構成図、 第４図は実施例の補間器４０４のブロック構成図、 第５図は実施例の補間係数決定器４１３のブロック構成
図、 第６図は実施例のアドレスコントローラ３０２のブロッ
ク構成図、 第７図は実施例のフィルタ回路３１０のブロック構成図
、 第８図は注目画素ＸＩ、とその周囲の３×３のウィンド
ウにある画素との関係を示す図、第９図は指定倍率ｍ％
が等倍又は縮小の場合を説明する一例の動作タイミング
チャート、第１０図は指定倍率ｍ％が拡大の場合を説明
する一例の動作タイミングチャート、 第１１図は実施例のメイン制御のフローチャート、 第１２図は基本タイミング信号のタイミングチャート、 第１３図（Ａ）〜（Ｄ）は実施例の画像処理例を説明す
る図、 第１４図は他の実施例の５ｉｎｃ補間器のブロック構成
図である。 図中、２１１・・・ＣＣＤ、２３６・・・レーザドライ
バ、３０１−ＣＰ　Ｕ、３０４−・・増幅器（Ａｍｐ）
３０５・・・Ａ／Ｄ変換器（Ａ／Ｄ）　、３０６・・・
文字エツジ判定部、３０７・・・変倍部、３０８・・・
フィルタ回路、３０９，３１０・・・ＲＡＭ、３１１・
・・Ｉ１０コントローラ、３１２・・・操作部、３１３
・・・モータドライバ、３１４・・・モータ、３１６・
・・ＲＯＭテーブルである。 第１３図（Ａ） 第１３図（Ｄ）

Claims (6)

【特許請求の範囲】
1. （１）画像データの縮小処理を行う画像処理装置におい
   て、 連続する多値画像データを補間処理する補間手段と、 前記連続する多値画像データに対応する２値データを論
   理演算する演算手段と、 前記補間手段及び演算手段の各入力又は各出力を縮小倍
   率に応じて間引く間引手段と、 前記間引手段出力の２値データの内容に応じて前記間引
   手段出力の多値画像データに対して処理を施す処理手段
   を備えることを特徴とする画像処理装置。
2. （２）連続する多値画像データについてエッジ情報を抽
   出し、該抽出したエッジ情報を前記演算手段への入力の
   ２値データとする抽出手段を備えることを特徴とする請
   求項第１項記載の画像処理装置。
3. （３）前記演算手段は前記対応する２値データの論理積
   演算、論理和演算、又は何れか１つの選択演算を行うこ
   とを特徴とする請求項第１項記載の画像処理装置。
4. （４）画像データの拡大処理を行う画像処理装置におい
   て、 連続する多値画像データを補間処理する補間手段と、 前記連続する多値画像データに対応する２値データを論
   理演算する演算手段と、 前記補間手段及び演算手段の各入力を拡大倍率に応じて
   重複させる重複手段と、 前記演算手段出力の２値データの内容に応じて前記補間
   手段出力の多値画像データに対して処理を施す処理手段
   を備えることを特徴とする画像処理装置。
5. （５）連続する多値画像データについてエッジ情報を抽
   出し、該抽出したエッジ情報を前記演算手段への入力の
   ２値データとする抽出手段を備えることを特徴とする請
   求項第４項記載の画像処理装置。
6. （６）前記演算手段は前記対応する２値データの論理積
   演算、論理和演算、又は何れか１つの選択演算を行うこ
   とを特徴とする請求項第４項記載の画像処理装置。