JPH02303064A - 薄膜抵抗の形成方法 - Google Patents

薄膜抵抗の形成方法

Info

Publication number
JPH02303064A
JPH02303064A JP12340489A JP12340489A JPH02303064A JP H02303064 A JPH02303064 A JP H02303064A JP 12340489 A JP12340489 A JP 12340489A JP 12340489 A JP12340489 A JP 12340489A JP H02303064 A JPH02303064 A JP H02303064A
Authority
JP
Japan
Prior art keywords
film
resistor
substrate
thin film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12340489A
Other languages
English (en)
Inventor
Norio Yamamoto
憲郎 山本
Kazuaki Tsukuda
佃　和昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12340489A priority Critical patent/JPH02303064A/ja
Publication of JPH02303064A publication Critical patent/JPH02303064A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 薄膜抵抗の形成方法に関し、特に半導体デバイス内にお
ける薄膜抵抗の形成方法に関し。
抵抗体の膜厚を厚くすることなく、低抵抗の薄膜抵抗が
得られる方法を得ることを目的とし。
基板上に珪酸クロム（ＣｒＳｉＯ）膜からなる抵抗体を
形成し、該基板を不活性雰囲気中で加熱処理を行い、加
熱温度又は加熱時間を変えることにより該抵抗体の抵抗
値を調整するように構成する。
〔産業上の利用分野〕
本発明は薄膜抵抗の形成方法に関し、特に半導体デバイ
ス内における薄膜抵抗の形成方法に関する。
近年、半導体デバイスの多様化により、薄膜抵抗体は層
抵抗で１００〜１０００Ω／口という広範囲の抵抗値が
要求されている。
本発明はこの要望に対応して適用することができる。
〔従来の技術〕
従来、薄膜抵抗体の抵抗値の調整は薄膜の膜厚を変える
ことにより行っていた。
ところが、低抵抗値を得ようとした場合、膜厚を厚くし
なければならなかった。
〔発明が解決しようとする課題〕
膜厚を厚くして抵抗体を形成しようとすると。
リソグラフィによるパターニング加工が困難となり、低
抵抗の薄膜抵抗が得られないという問題を生じていた。
Ｃｒ５ｉＯのパターニングは５ｉＣ１４，Ｃ１ｚガスを
用いたプラズマエツチングで行うが、その厚さを５００
Å以上にするとパターニングが困難になる。
本発明は薄膜抵抗体の膜厚を厚くすることな（。
低抵抗の薄膜抵抗が得られる方法を得ることを目的とす
る。
〔課題を解決するための手段〕
上記課題の解決は、基板上に珪酸クロム（ＣｒＳ　ｉｏ
）膜からなる抵抗体を形成し、該基板を不活性雰囲気中
で加熱処理を行い、加熱温度又は加熱時間を変えること
により該抵抗体の抵抗値を調整する薄膜抵抗の形成方法
により達成される。
〔作用〕
本発明は抵抗体としてＣｒ５ｉＯ膜を用い、不活性雰囲
気中で加熱処理（アニール）を行うことにより抵抗体の
抵抗値が下がる実験事実を利用することにより、低抵抗
値が容易に得られるようにしたものである。
第１図は本発明の原理図である。
厚さ２００人のＣｒ５ｉＯ抵抗体の層抵抗とアニール温
度の関係を示す図である。
図は、窒素中３０分のアニール温度に対する層抵抗の関
係を示し、アニール温度を高くすると層抵抗値は略直線
的に低下している。
この結果より、アニール温度を変えることにより所望の
層抵抗値が得られる。
第２図はアニール温度をパラメータとしたアニール時間
に対する層抵抗の関係を示す図である。
図は、アニール温度が３００．４００．５００’Ｃの場
合を示し、各温度に対する層抵抗はアニール時間ととも
に漸減していき一定値に近づく。
第１図においては５００Ω／口以下の低い層抵抗値が得
られなかったが、アニール温度が５００°Ｃの場合にア
ニール時間を３０分以上にすると１層抵抗を５００Ω／
口以下にすることができる。
なお本発明者は、アニール後の抵抗値は抵抗体の使用時
の自己発熱により変化しないで、安定化されていること
を確かめ、実用化を可能とした。
〔実施例〕
第３図（１）〜（４）は本発明の一実施例を工程順に説
明する断面図である。
第３図（１）において、半導体基板１上に絶縁膜として
熱酸化による厚さ４０００人の二酸化珪素（Ｓｉ（ｈ）
膜２を形成する。
第３図（２）において、抵抗体と基板とのコンタクト部
に、リソグラフィを用いて５ｉ（ｈ膜２に開口窓３を形
成する。
第３図（３）において、スパッタ法により、開口窓３を
覆ってＳｉｎ、膜２上に抵抗体として厚さ２００人のＣ
ｒ５１０ｗＡ４を被着する。
スパッタ条件は スパッタガス方式＝ＯＣマグネトロン方式パワー：１０
０Ｗ スパッタガス；Ａｒ スパッタガスの圧カニ　　１０　ａ＋Ｔｏｒｒスパッタ
ガスの流量：　　５０　ＳＣＣＭである。
次いで、所望の層抵抗値になる温度でアニールする。ア
ニールは第１図と同様に窒素中で３０分行い、ちなみに
窒素流量は３０２／分である。
アニールは抵抗値を低くしたいときはアニール温度を上
げ、抵抗値を高くしたいときはアニール温度を下げるよ
うにする。
アニール時間についても、所望の抵抗値になるように第
２図の結果を考慮して設定する。
第３図（４）において、　Ｃｒ５ｉＯ膜４を所望の形に
パターニングした後、基板全面に気相成長（ＣＶＤ）法
により保護絶縁膜として厚さ４０００人のＳｉＯ□膜５
を成長する。
この例では、　Ｃｒ５ｉＯ膜４の一端は基板に接続され
、他端は必要に応じて５ｉＯ１ｌＱ５に開口窓を開けて
コンタクトをとるか、或いは基板上に形成されている回
路部位に直接コンタクトされる。
〔発明の効果〕
以上説明したように本発明によれば、簡単に抵抗値を調
整することができ、薄膜抵抗体の膜厚を厚くすることな
く、低抵抗の薄膜抵抗が得られるようになった。
【図面の簡単な説明】
第１図は本発明の原理図。 第２図はアニール温度をパラメータとしたアニール時間
に対する層抵抗の関係を示す図。 第３図（１）〜（４）は本発明の一実施例を工程順に説
明する断面図である。 図において。 ｌは基板。 ２は絶縁膜でＳｉ０ｇ膜。 ３は開口窓。 ４は抵抗体でＣｒ５ｉＯ膜。 ５は保護絶縁膜でＣＶＤ　Ｓｉｎｇ膜 アニール温度（°Ｃ） 本主日月の＃！理口 慨　Ｉ　Ｃろ アニール時間　（ｈ） 層祇坑対Ｙニゴレ時間の関１Ｉｔｈ′ 第　２［；２＋

Claims (1)

    【特許請求の範囲】
  1. 基板上に珪酸クロム（ＣｒＳｉＯ）膜からなる抵抗体を
    形成し、該基板を不活性雰囲気中で加熱処理を行い、加
    熱温度又は加熱時間を変えることにより該抵抗体の抵抗
    値を調整することを特徴とする薄膜抵抗の形成方法。
JP12340489A 1989-05-17 1989-05-17 薄膜抵抗の形成方法 Pending JPH02303064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12340489A JPH02303064A (ja) 1989-05-17 1989-05-17 薄膜抵抗の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12340489A JPH02303064A (ja) 1989-05-17 1989-05-17 薄膜抵抗の形成方法

Publications (1)

Publication Number Publication Date
JPH02303064A true JPH02303064A (ja) 1990-12-17

Family

ID=14859718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12340489A Pending JPH02303064A (ja) 1989-05-17 1989-05-17 薄膜抵抗の形成方法

Country Status (1)

Country Link
JP (1) JPH02303064A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183189A (ja) * 1991-11-08 1993-07-23 Nichia Chem Ind Ltd ｐ型窒化ガリウム系化合物半導体の製造方法。
US5336631A (en) * 1993-05-26 1994-08-09 Westinghouse Electric Corporation Method of making and trimming ballast resistors and barrier metal in microwave power transistors
US5699292A (en) * 1996-01-04 1997-12-16 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5751630A (en) * 1996-08-29 1998-05-12 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5808941A (en) * 1996-01-04 1998-09-15 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
US6274452B1 (en) 1996-11-06 2001-08-14 Denso Corporation Semiconductor device having multilayer interconnection structure and method for manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183189A (ja) * 1991-11-08 1993-07-23 Nichia Chem Ind Ltd ｐ型窒化ガリウム系化合物半導体の製造方法。
US5336631A (en) * 1993-05-26 1994-08-09 Westinghouse Electric Corporation Method of making and trimming ballast resistors and barrier metal in microwave power transistors
US5844835A (en) * 1996-01-04 1998-12-01 Micron Technology, Inc. SCRAM cell employing substantially vertically elongated pull-up resistors
US5732023A (en) * 1996-01-04 1998-03-24 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5808941A (en) * 1996-01-04 1998-09-15 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5699292A (en) * 1996-01-04 1997-12-16 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5844838A (en) * 1996-01-04 1998-12-01 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5943269A (en) * 1996-01-04 1999-08-24 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5969994A (en) * 1996-01-04 1999-10-19 Micron Technology, Inc. Sram cell employing substantially vertically elongated pull-up resistors
US5995411A (en) * 1996-01-04 1999-11-30 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
US5751630A (en) * 1996-08-29 1998-05-12 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US6274452B1 (en) 1996-11-06 2001-08-14 Denso Corporation Semiconductor device having multilayer interconnection structure and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JPH02303064A (ja) 薄膜抵抗の形成方法
JP3689756B2 (ja) 半導体素子のゲート電極形成方法
US4904620A (en) Method of manufacturing a semiconductor device including a titanium disilicide contact
JPH0658946B2 (ja) 薄膜抵抗の製造方法
JPH02191320A (ja) 結晶物品及びその形成方法
JPH05335216A (ja) Ｘ線マスク及びその製造方法
JPH0444259A (ja) 半導体装置の製造方法
JPH0562967A (ja) 半導体装置の製造方法
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JP2906489B2 (ja) 半導体装置の製造方法
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPH01238126A (ja) 半導体装置の製造方法
JPH03131002A (ja) 抵抗温度センサ
JPH0344007A (ja) 薄膜抵抗体の製造方法
JP2830295B2 (ja) 半導体装置の製造方法
JPS5984460A (ja) 半導体装置用キヤパシタの製造方法
JPH0244701A (ja) 薄膜抵抗器およびその製造方法
JPH0513364A (ja) 半導体素子の製造方法
JPH07130979A (ja) 半導体装置及びその製造方法
JPH07106281A (ja) 半導体装置の製造方法
JPH04264721A (ja) 半導体装置の製造方法
JPS5852330B2 (ja) 半導体装置の製造方法
JPS61152043A (ja) 半導体装置の製造方法
JPS62206827A (ja) チタン・シリサイド膜の熱処理方法
JPH042121A (ja) チタンシリサイドの製造方法