JPH0364917A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法

Info

Publication number
JPH0364917A
JPH0364917A JP20080289A JP20080289A JPH0364917A JP H0364917 A JPH0364917 A JP H0364917A JP 20080289 A JP20080289 A JP 20080289A JP 20080289 A JP20080289 A JP 20080289A JP H0364917 A JPH0364917 A JP H0364917A
Authority
JP
Japan
Prior art keywords
wafer
wafers
chamfer
chamfered
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20080289A
Other languages
English (en)
Inventor
Sadao Mitsushima
満島 貞夫
Takanori Ohata
大圃 孝紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Japan Silicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp, Japan Silicon Co Ltd filed Critical Mitsubishi Materials Corp
Priority to JP20080289A priority Critical patent/JPH0364917A/ja
Publication of JPH0364917A publication Critical patent/JPH0364917A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体ウェーハの製造方法に関する。
「従来の技術」 一般に、半導体ウェーハは、シリコンやゲルマニウムな
との略円柱状の半導体単結晶をその結晶軸に直交する方
向に沿って例えば内周刃によって薄く円盤状に切り出す
スライス工程と、この切り出されたウェーハ両面の外周
縁に、このウェーハの半径方向斜め外方?こ切欠かれた
面取部がダイヤモンド砥石による研削により形成されて
なるものである。そしてこの半導体ウェーへの面取部表
面には、内周刃による切断歪みやダイヤモンド砥石によ
る研削歪みが形成されている。
従来、このような歪みを除去する方法としては、円盤状
に切り出された半導体ウェーハの切断歪みをラッピング
工程により除去し、さらにラッピングによる加工歪みを
エツチング液に浸漬し、エツチング液によって加工歪み
と研削歪み部分を溶解除去する処理方法が行なわれてい
る。
しかしながら、研削歪みはラッピングによる加工歪みに
較べ大きく、エツチングによる除去のみでは不十分であ
り、第10図の特開昭62−134935号公報に示さ
れるような表面処理方法により研削歪みを除去する一例
があり、この方法では、ウェーハAを複数枚重ね合わせ
、これらウェーハAの面取部2をエツチング液イに接触
させて、面取部2表面のエツチング処理を行う。
この方法により若干のくぼみが生じるが、これはIC製
造工程における熱履歴によりスリップに゛進展する核を
取り除くことになり、ウェーハ品質の向上が行われる。
更に、LSIの線幅が1ミクロン前後になるに従い、粒
径0.2μ鳳以下の微粒子(パーティクル)を制御する
必要があり、ウェーハからの発塵が問題となり、面取部
は治具や搬送機構と直接接触するため、ミクロな破壊が
行われて発塵が生じるため面取部はより平滑にすること
が必要となる。
またICの製造工程における写真製版工程でレジストを
スピンコータで塗布した際、平型部端面や面取部の形状
が不均一であれば、後工程でのレジスト残渣による発塵
が生じる。また酸化膜、窒化膜、ポリシリコン膜などの
膜付けの際、面取部の形状および平滑度が悪ければ、膜
が剥離して発塵の原因となる。
「発明が解決しようとする課題」 ところが、従来の表面処理方法にあっては、複数枚のウ
ェーハAを接触状態で重ね合わせ、その面取部2にエツ
チング処理を行うために、ウェーハ切断や端面研削の際
に生じた面取部2表面に露出したスリップ欠陥があれば
、激しく反応して深くえぐれ、更にウェーハA同士の接
触部分を通って隣合うウェーハAに次々と転位拡散し、
その結果、エツチング処理後の各ウェーハAには、寸法
精度が許容値を超え、不良廃棄せざるを得ないつ工−ハ
が大量に出て、歩留まりを悪化させる問題があった。
このようなスリップのあるウェーハはIC製造工程の熱
履歴により大きく進展し、結果としてウェーハ1枚当た
りのIC製品歩留まりを低下させるので取り除く必要が
ある。
また、ウェーハとして第11図に示すように面取部の形
状が、面取角度θ3.θ、および面取幅X、。
xtがウェーハ表裏面で異なるように形成されたバイポ
ーラIC用のウェーハBでは、先のMOSIC用のウェ
ーハAと同様に、複数枚重ね合わせてエツチング処理を
行うと、ウェーハ表裏面の面取部2の形状の差によって
第12図に符号1aで示すようにウェーハB先端におい
てウェーへの裏面1の一部が露出し、この部分がエツチ
ング液イと接触してしまうために面取部2以外の部分が
不要にエツチングされ、その結果、裏面lと面取部2と
の境界(以下、ウェーハ平坦面周縁1bという)が内方
側に向って侵食され、ウェーハ平坦面周縁1bの真円形
状が崩れてしまう問題があった。
また、このときウェーハを表裏交互に重ねても溝の形状
が交互に違なるため処理条件の設定が困難となる問題が
あった。
また、ウェーハをエツチングした後、ゲッター効果を生
じさせるため裏面にサンドブラストによるダメージを付
与したり、ポリシリコン膜付けによるエクストリンシン
ゲッタリングが普及してきた。このサンドブラスト処理
により面取面にスリップやスリップの核となる欠陥が生
じることがあり、サンドブラスト処理後に面取部のエツ
チング処理が必要となる。
またポリシリコン膜付けをCVDにて行った際、面取部
に付いたポリシリコン膜は剥離しやすく、IC製造工程
でのパーティクル発生の原因となる。
しかしながらこれらの表面は従来の表面処理方法では表
面の粗さが大きいため、ウェーハ同士を接触させた状態
でエツチング処理すると、双方のウェーハ間にエツチン
グ液が浸透し、表面及び裏面がエツチングされてしまう
問題があった。
本発明は、上記事情に鑑みてなされたもので、エツチン
グ処理時に面取部のスリップが他のウェーハの面取部に
移行、拡散するのを防止してウェーハの面取部の形状が
良好で、面取部表面を極めて平滑に処理することができ
るとともに、バイポーラIC用ウェーハを表面処理する
際に、ウェーハ平坦面周縁が内方側に侵食されてしまう
不具合を防止することのでき、更にエクストリンシック
ゲッタリング後の面取部のエツチングを可能とする製造
方法の提供を目的としている。
「課題を解決するための手段」 この発明の半導体ウェーハの製造方法にあっては、外周
縁両面に面取部が形成された半導体ウェーハをエツチン
グ液に浸漬させてエツチング処理を施す半導体ウェーハ
の製造方法において、上記エツチング処理前に、上記ウ
ェーハと、エツチング液に侵されない材料からなるスペ
ーサとを交互に重ね合わせ、次いでウェーハの面取部を
エツチング液に接触させて面取部表面をエツチング処理
することによって、上記の問題点を解消するようにした
「実施例」 以下、この発明の半導体ウェーハの製造方法をシリコン
ウェーハの例によって図面を参照して詳しく説明する。
なお、この実施例は、面取部の形状が、面取角度θ、面
取幅Xがウェーハ表裏面で同一のMOSIC用のシリコ
ンウェーハの製造方法に適用させた例を示すものである
第1図(a)(b)は、この発明による半導体ウェーハ
の製造方法の処理対象となるシリコンウェーノ1Aの構
成を示すものである。このシリコンウェーハAは、略円
柱状のシリコン単結晶をその結晶軸に直交する方向に沿
って、例えば内周刃によって円盤状に薄く切断されてな
るものである。このシリコンウェーハAの円盤状の切断
面1,1には、それぞれ外周縁に切断面1.1の半径方
向斜め外方に切り欠かれた面取部2.2がダイヤモンド
砥石による研削により形成されている。そして、これら
面取部2.2の間の上記切断面1.1の外周部には、切
断面1.1に直交する外周面3が形成され、この外周面
3および面取部2.2の一部には、OF(オリエンテー
ク3ンフラツト)部4が形成されている。また図中符号
1bはウェーハ平坦面周縁である。また面取部2,2の
表面には、ダイヤモンド砥石などによって面取りされた
際に生じた研削歪みが深さ5〜20μm程度形成されて
いる。
このような研削歪みを有するシリコンウェーハAに表面
処理を施すには、シリコンウェーハAと、合成樹脂製円
盤であるスペーサ5とを交互に複数枚重ね合わせ、各シ
リコンウェーハAの面取部2゜2にエツチング液を接触
させることによって行なわれる。
上記スペーサ5は、エツチング液イに対して侵されない
合成樹脂材料からなり、その直径はシリコンウェーハA
の切断面!の直径よりも大きく設定され、好ましくはシ
リコンウェーハAと同一寸法とすることが望ましい。ま
たこのスペーサ5の厚さは特に限定されない。
第2図および第3図は、この発明の半導体ウェーハの製
造方法を実施する上で好適に使用される処理装置の一例
を示す図であって、第2図中符号6は装置本体である。
この装置本体6は、処理槽7とウェーハ回転駆動装置8
とからなるものである。
上記処理槽7は、処理対象となるシリコンウェーハAを
収容してこのシリコンウェーハAの面取部2,2表面に
対してエツチング処理を施すための有底回状の容器であ
る。この処理槽7の壁部の底部近傍には、処理槽7内に
エツチング液イを供給し、かつ排出するとともに、エツ
チング液イの排出後、エツチング残液口を排出を洗浄除
去するための純水ハを供給するパイプ9が配設され、側
壁部上部には、洗浄水をオーバーフローさせることによ
って排出する排水管IOが配設されている。
また、処理槽7の底部には、シリコンウェーハAとスペ
ーサ5を同軸上に複数枚交互に重ね合わせたものをシリ
コンウェーハAの軸線方向に沿って把持するウェーハ把
持部11が設けられている。
このウェーハ把持部11は、互いに対向するチャック1
2.13とからなるものである。このチャックI2は処
理槽7の壁部に対向面が垂直になるように固定されてお
り、チャック13はクランプネジ14によって水平方向
移動可能に配設されている。このクランプネジ14は、
処理槽7の壁部に回動自在に配設されている駆動受は軸
15に連設されている。この駆動受は軸15は、第2図
に示すように、複数の歯車16,17.18を介して駆
動モータ19の駆動軸19aに連動されている。
このように処理槽7に配設されたウェーハ把持部11と
駆動モータ19とこれらを連動させるための上記各部材
とは、ウェーハ回転駆動装置8を構成している。
次に、上記の構成からなる処理装置を用いてシリコンウ
ェーハAの面取部表面をエツチング処理する方法を説明
する。まずシリコンウェーハAとスペーサ5とを交互に
複数枚重ね合わせ、かつシリコンウェーハAのOF部4
を互いに揃えた状態で処理装置のチャック12とチャッ
ク13との間に把持させる。このシリコンウェーハAの
重ね合わせ枚数は、処理装置の処理槽7の大きさ、チャ
ックl 2,13の対向間寸法、チャックの把持力、シ
リコンウェーハAおよびスペーサ5の大きさや強度など
によって決められ、通常シリコンウェーハA、6410
〜lOO枚程度の範囲とされる。これらのシリコンウェ
ーハAおよびスペーサ5との交互積層体をチャックl 
2,13が把持する力は、シリコンウェーハAの切断面
1表面が傷付かず、かつチャック12.13が周方向に
回転した際にシリコーンウェーハAが抜は落ちない程度
とされる。
このように複数のシリコンウェーハAがその周方向に回
転自在に、かつシリコンウェーハAの軸線方向が水平と
なるように把持された処理槽7内にパイプ9からエツチ
ング液イを供給する。ここで、エツチング肢イとしては
、シリコンウェーハAの面取部2.2表面の研削歪みを
溶解除去できるものが用いられ、具体的にはフッ酸と硝
酸との混酸が好適に使用される。そして、フッ酸と硝酸
との混合比は、上記面取部2.2の研削歪みの除去速度
および除去する表面の厚さなどにより決められ、通常フ
ッ酸1に対して硝酸4〜7程度とされる。この場合のエ
ツチング液イの供給量は、通常シリコンウェーハAが直
径の115程度エツチング液イに浸漬される程度とされ
るが、これに限定されるものではない。
次に、駆動モータ19を駆動させ、ウェーハ把持部11
のチャック+ 2.13を回転させる。このチャック1
2.13の回転により、これらの間に把持されたシリコ
ンウェーハAの面取部2,2を周方向に沿って均一にエ
ツチング液イに接触させる。そして、チャックの回転速
度は20〜BOr、p。
E程度の範囲で調整される。2Or、I)、1未満の回
転速度では、遅すぎてシリコンウェーハAとエツチング
液イとの接触時間が部分的に長くなって面取部表面の処
理の程度にバラツキを生じてしまう。
また60r、p、m、を越えると、速すぎてチャック1
2゜13間からシリコンウェーハAが抜は落ちるなどの
不都合が生じる。また、シリコンウェーハAとエツチン
グ液イとの接触時間は、エツチング液イの濃度とエツチ
ング処理する表面の厚さなどにより決められ、通常30
〜120秒程度とされる。
このようにしてシリコンウェーハAの面取部2゜2表面
に対するエツチング処理が施された処理槽7において、
エツチング液イをバイブ9から処理槽7内に純水ハを供
給する。そして、この純水ハをシリコンウェーハA全体
が浸漬するまで供給した後、ウェーハ把持部11を2O
r、p、m、程度の低回転で回転させてシリコンウェー
ハAの面取部2゜2表面に付着するエツチング残液口を
除去する。
さらに、純水ハを処理槽7内に供給し続けてエツチング
残液口を含む純水ハ(洗浄排水)を排水管lOからオー
バーフローさせる。そして、純水ハの供給は、排水管l
Oから排出される洗浄排水のpH(水素イオン濃度)が
5〜7程度に回復するまで続けられる。
次に、シリコンウェーハAをウェーハ把持部lOから取
り外し、一定時間水切りし、続いて、スピンドライヤな
どに入れて乾燥させる。
この製造方法では、シリコンウェーハAとスペーサ5と
を交互に重ね合わせてエツチング処理を行うことにより
、シリコンウェーハA同士の接触部分を通して面取部2
表面に露出したスリップなどの欠陥があれば、激しく反
応して深くえぐれ、更に他のシリコンウェーハAに移行
してしまう不都合をスペーサ5によって阻止することが
でき、この方法によって処理されたシリコンウェーハA
は、面取1(2,2表面の平滑度に優れたものとなる。
この面取部表面のエツチング処理を行ったウェーハと行
わないウェーハについて、1100℃60 min、出
し入れ速度60cm/minの苛酷な強制熱処理を行い
、面取部から発生したスリップの数を比較した所、エツ
チング処理を行ったウェーハの長さ累計は0.5D(D
:ウェーハ直径)、処理を行わないウェーハは8Dとな
った。
また、この面取部表面のエツチング処理を行ったウェー
ハのロットをMOSIC製造工程に投入した所、面取部
表面のエツチング処理を行わないロットに比べ製品歩留
まりが向上することが確認された。 上記の実施例では
、シリコンウェーハAとして、面取部2の形状が、面取
角度θおよび面取幅Xがウェーハ表裏面で同一のMOS
IC用のウェーハにおける製造方法の例を示したが、面
取部の形状が、面取角度θ、θ、および面取幅X。
X、がウェーハ表裏面で異なるバイポーラIC用のウェ
ーハにも適用可能であることは言うまでもない。このよ
うなバイポーラIC用のシリコンウェーハBは、第4図
に示すようにスペーサ5と交互に重ね合わせ、上記実施
例と同様にして面取部表面のエツチング処理を行うこと
ができる。このときバイポーラIC用のシリコンウェー
ハBは、表裏両面がスペーサ5と接することによって、
同一面側を揃えて整列させた場合であっても、各シリコ
ンウェーハBの面取部2に切断面1の一部が露出し、そ
の部分が面取部2と共にエツチングされてウェーハ平坦
面周縁1bが内方側に侵食されて真円形状が崩れてしま
う不具合を防止することができる。
また、裏面をサンドブラストにより処理したウェーハお
よびポリシリコン膜付けを行ったウェーハはスペーサを
より軟質のスペーサ5を用いることにより切断面にエツ
チング液が浸透することなく面取NS2のエツチングが
出来た。
以下、実験例を示して本発明の半導体ウェーハの表面処
理方法による作用効果を明確にする。
(実験例) 第2図に示した処理装置を用い、次の■〜■に示す条件
で直径約15cm(6インチ)のシリコンウェーハ(M
OSIC用)の面取部表面のエツチング処理を行った。
■塩化ビニル樹脂板材から直径15co+の円盤を切り
出し、これをスペーサとして用い、このスペーサと上記
シリコンウェーハとを交互に重ね合わせて把持し、面取
部表面のエツチング処理を行った。
なお、このスペーサの厚さはl ta、厚みのばらつき
範囲は14.4μl11(面内5点測定)であった。(
以下、実験例室という) ■上記スペーサの表面をラッピング処理し、厚さ0.9
5IIIl、厚みのばらつき範囲1.4μl(面内5点
測定)の平坦化したスペーサを用い、このスペーサとシ
リコンウェーハとを交互に重ね合わせ、上記実験例1と
同様にエツチング処理を行った。(以下、実験例2とい
う) ■スペーサを用いずに上記シリコンウェーハを重ね合わ
せ、実験例!と同様にエツチング処理を行った。(以下
、比較例という) 上記■〜■の各条件で面取部表面のエツチング処理を行
った後、各試料の直径、面取部形状(面取角度お上び面
取幅)、ウェーハ平坦面周縁の内方側への侵食発生度合
及び面取部表面粗度を測定した。なお、直径の測定はノ
ギス、面取部形状はビデオスケーラ、ウェーハ平坦面周
縁の内方側への侵食発生度合は微分干渉顕微鏡、面取部
表面粗度はSEMを用いてそれぞれ測定を行った。また
上記・6試料の測定検体数は、実験例1が13枚、実験
例2が18枚、比較例が100枚とした。
これら各試料の面取角度の度数分布を第5図および第6
図に、面取幅の度数分布を第7図および第8図に、直径
の度数分布を第9図にそれぞれ示した。
これらの図から明らかなように、シリコンウェーハとス
ペーサとを交互に重ね合わせてエツチング処理を行った
実験例!および実験例2のシリコンウェーハは、スペー
サを用いない比較例と比べて面取部形状が均一に仕上が
っていた。特に面取角度においては、スペーサを使用す
ることによってエツチング処理の前後の変化量が小さく
なった。
またラッピング処理したスペーサを用いた実験例2と、
切り出し状態のままのスペーサを用いた実験例1とでは
、面取部形状および直径に有意の差は認められなかった
またこれら各試料のウェーハ平坦面周縁の侵食発生度合
は、ラッピング処理したスペーサを用いた実験例2の試
料が他の試料に比べ、侵食発生度合が著しく少なかった
また面取部表面粗度は、実験例2の試料が他の試料に比
べ、より平滑であった。
「発明の効果」 以上説明したように、この発明の半導体ウェーハの表面
処理方法によれば、ウェーハの外周に形成された面取部
表面の平滑度を向上させることができ、半導体ウェーハ
の面取部を、形状が良好で極めて平滑に仕上げることが
できる。
また半導体ウェーハとスペーサとを交互に重ね合わせた
後、エツチング処理を行うので、半導体ウェーハがバイ
ポーラIC用のウェーハであっても重ね合わせたウェー
ハのラッピング面の一部が露出してその部分が面取部と
ともにエツチングされ、ウェーハ平坦面周縁が内方側に
侵食されてしまう不具合を防止することができる。
さらに、各種の半導体ウェーハに適用が可能となり、裏
面をサンドブラストにより処理したつ工−ハおよびポリ
シリコン膜付けを行ったウェーハの面取部表面のエツチ
ング処理が出来るようになる。
【図面の簡単な説明】
第1図(a) (b)は、この発明の半導体ウェーハの
製造方法の処理対象となるシリコンウェーハの一例を示
すものであって、(a)は、シリコンウェーハの平面図
、(b)はシリコンウェーハの要部断面図、第2図は、
この発明の半導体ウェーハの製造方法に好適に用いられ
る装置の一例を示す概略構成図、第3図は第2図の要部
拡大構成図、第4図は、この発明の半導体ウェーへの製
造方法の他の実施例を説明するための構成図、第5図な
いし第9図は実験例で作製したウェーハの面取部形状の
結果を説明するためのグラフ、第10図ないし第12図
は従来の半導体ウェーハの処理方法を説明するためのも
のであって、第1O図はMO9IC用のウェーハを処理
する場合の構成図、第11図はバイポーラIC用のウェ
ーハの要部断面図、第12図はバイポーラIC用のウェ
ーハを処理する場合の構成図である。 A、B・・・シリコンウェーハ(ウェーハ)2・・・面
取部 5・・・スペーサ イ・・・エツチング液

Claims (1)

  1. 【特許請求の範囲】 外周縁両面に面取部が形成された半導体ウェーハをエッ
    チング液に浸漬させてエッチング処理を施す半導体ウェ
    ーハの製造方法において、 上記エッチング処理前に、上記ウェーハと、エチング液
    に侵されない材料からなるスペーサとを交互に重ね合わ
    せ、次いでウェーハの面取部をエチング液に接触させて
    面取部表面をエッチング処理することを特徴とする半導
    体ウェーハの製造方法。
JP20080289A 1989-08-02 1989-08-02 半導体ウェーハの製造方法 Pending JPH0364917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20080289A JPH0364917A (ja) 1989-08-02 1989-08-02 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20080289A JPH0364917A (ja) 1989-08-02 1989-08-02 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JPH0364917A true JPH0364917A (ja) 1991-03-20

Family

ID=16430436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20080289A Pending JPH0364917A (ja) 1989-08-02 1989-08-02 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JPH0364917A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068704A (ja) * 2001-08-23 2003-03-07 Ulvac Japan Ltd ウエハエッジ部分の処理方法
JP2015008192A (ja) * 2013-06-25 2015-01-15 株式会社ディスコ サファイアウェーハの外周研磨方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068704A (ja) * 2001-08-23 2003-03-07 Ulvac Japan Ltd ウエハエッジ部分の処理方法
JP2015008192A (ja) * 2013-06-25 2015-01-15 株式会社ディスコ サファイアウェーハの外周研磨方法

Similar Documents

Publication Publication Date Title
JP3247301B2 (ja) 再生半導体ウェハとその再生方法
US5622875A (en) Method for reclaiming substrate from semiconductor wafers
US5800725A (en) Method of manufacturing semiconductor wafers
CN100423204C (zh) 加工硅晶片的方法
US5756399A (en) Process for making semiconductor wafer
JP4835069B2 (ja) シリコンウェーハの製造方法
JP2012134515A (ja) 基板表面を研磨するための方法
JP2002057129A (ja) ウエハ基板の再生方法
EP1205968A2 (en) Process for reclaiming Si wafers
EP1155777A1 (en) Work polishing method and work polishing device
EP1436832A1 (en) Substrate processing apparatus
US8633090B2 (en) Method for forming substrate with buried insulating layer
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JPH0364917A (ja) 半導体ウェーハの製造方法
JP2003163335A (ja) 貼り合わせウェーハの製造方法
JPH0519978B2 (ja)
US6514423B1 (en) Method for wafer processing
JP7735853B2 (ja) 半導体ウェーハの洗浄方法および半導体ウェーハの製造方法
JPS62132324A (ja) ウエハ−の面取り研削ダメ−ジ層の除去方法および除去用治具
JP2604126B2 (ja) 半導体ウェハの表面処理方法
JP4075426B2 (ja) シリコンウェーハの製造方法
JPS5932056B2 (ja) 半導体装置の製造方法
JPH0410736B2 (ja)
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
JP2003203890A (ja) シリコンウェーハの製造方法