JPH0365736A - システム開発装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエミュレータやロジックステートアナライザの
ようなシステム開発ツール特にそれらにおけるトレース
技術に関し、例えば命令プリフエッチキューが保有する
命令数のトレースに適用して有効な技術に関するもので
ある。

〔従来技術〕

マイクロプロセッサ応用機器の開発においてそのシステ
ムデバッグもしくはシステム評価に利用されるエミュレ
ータは、評価対象マイクロプロセッサ応用機器（以下単
にターゲットシステムとも記す）に含まれる対象マイク
ロプロセッサ（以下単にターゲットマイクロプロセッサ
とも記す）の機能をエミユレーション用マイクロプロセ
ッサで代行しながらソフトウェアデバッグを可能にする
ものである。このエミュレータを用いて対象プログラム
（以下単にユーザープログラムとも記す）をデバッグし
たりシステム評価を行う場合、例えばそのユーザープロ
グラム上にブレークポイントを設定しておき、ユーザー
プログラムの実行状態がそのブレークポイントに到達し
たことが検出されると、ユーザープログラムの実行を停
止する。

ブレークされるまでの間には、前記エミユレーション用
マイクロプロセッサによるユーザープログラムの実行状
態に従って各種バス情報や制御情報がトレースメモリと
呼ばれる記憶装置にリアルタイムに蓄積されていく。こ
のようにして蓄積されたトレース情報は、ブレーク後に
システム開発装置などに与えられて解析され、前記ユー
ザープログラムの逆アッセンブルが行われることによっ
てユーザープログラム及びターゲットシステムのデバッ
グや評価が行われる。

ところで、従来のエミュレータにおけるトレースは、例
えば株式会社日立製作所発行のｒ６８０００ＡＳＥ−１
１ユーザーズマニユアル」　（昭和６０年１２月発行）
第５７頁及び第５８頁に記載されているように、バスサ
イクル単位、或いは動作クロック単位で行われるように
なっていた。例えば動作クロック単位でトレースされる
場合にはエミュレータの内部クロックの１サイクル毎に
所定の情報が順次トレースされる。また、バスサイクル
単位のトレースは例えばバスサイクルを規定するような
アドレスストローブ信号又はデータストローブ信号のネ
ゲートタイミングに同期して順次行われる。前記動作ク
ロック単位でのトレースモードは、バスサイクルとは非
同期で発生する事象の変化を追跡するようなときに利用
することができる。

〔発明が解決しようとする課題〕

しかしながら、バスサイクルとは非同期で発生する事象
の変化を追跡するようなときに前記動作クロック単位で
のトレースモードを利用すると。

トレースメモリに膨大な記憶容量を設定しておかなけれ
ばトレース情報を有効に保持することができない。しか
も、トレース情報からユーザープログラムの逆アッセン
ブルを行う場合に、情報量が極めて多いことからその解
析手法が極めて複雑になってしまう。そうかといって前
記単なるバスサイクル単位のトレースモードを利用した
のでは、トレースポイント間での状態変化を全てトレー
スすることができず、欠落した情報により、ブレーク後
のトレース内容解析によってユーザープログラムを逆ア
ッセンブルすることができないという問題点があった。

特に、マイクロプロセッサの高機能化並びに動作の高速
化に従って命令プリフェッチキューを内蔵するものが提
供されている今日、その命令プリフェッチキューは通常
バスサイクルとは非同期に動作されることから、プリフ
ェッチキューに残存する命令数を確実に捕捉しておかな
ければユーザープログラムの逆アッセンブルを行うこと
はできない１例えば例外処理や割込み処理さらにはリセ
ット処理のような命令フローの分岐を伴う処理が発生し
たときには、ブリフェッチされている命令の実行状態を
個々の命令に対応させて容易に把握することができるこ
と、或いはプリフェッチされている命令のうちどの命令
を実行したかを容易に追跡できることが必要になる。

本発明の目的は、トレースメモリに膨大な記憶容量を確
保しておかなくても、バスサイクルとは非同期で発生す
る所要の事象の変化を確実に追跡することができるシス
テム開発ツールを提供することにある。

また本発明の別の目的は、ユーザープログラムの逆アッ
センブルさらにはシステムデパックやソフトウェアデパ
ックに対する確実性と容易性とを得られるように所望の
情報をトレースすることができるシステム開発ツールを
提供することにある。

また、本発明のさらに別の目的は、命令プリフェッチキ
ューを有するマイクロプロセッサの動作プログラムに対
する逆アッセンブルなどに容易に対応することができる
システム開発ツールを提供することにある。

本発明の前記並びにそのほかの目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

（１１１題を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、マイクロプロセッサの動作に従ったある一定
のタイミングに同期して各種情報をトレースしていくシ
ステム開発ツールにおいて、前記一定のトレースタイミ
ングの間で変化するマイクロプロセッサ内部の特定事象
の発生状態をトレースタイミングまで保持するトレース
情報保持手段を設けるものである。

このとき、トレースすべき情報が直接マイクロプロセッ
サの外部に出力されない場合には、マイクロプロセッサ
の動作状態指示信号に基づいて、トレースタイミングと
は非同期で発生するマイクロプロセッサの内部事象の発
生状態を再現していく事象追跡手段を設ける。例えばマ
イクロプロセッサに含まれる命令プリフェッチキューが
保有する命令数を取得する。

このとき、前記トレース情報保持手段は、その事象追跡
手段で取得された情報を全て保持する必要はなく選択保
持すれば足りる場合がある。例えば、前記命令プリフェ
ッチキューが保有する命令数を前記事象追跡手段によっ
て取得する場合、前記トレース情報保持手段は、命令プ
リフェッチキューからの第１オペレーションコード取出
し直前における残存命令数と、キュークリア発生直前に
おける残存命令数とを最低限保持するようにすれば足り
る。

また、逆アッセンブルの従来手法を流用可能にすると共
に、トレース情報量が過剰にならないようにするには、
マイクロプロセッサが起動する各バスサイクル毎にトレ
ースタイミングを設定するとよい。

〔作　用〕

上記した手段によれば、前記トレース情報保持手段は、
トレースタイミングの間で変化する特定事象の発生状態
をトレースタイミングまで保持することにより、その特
定事象の変化タイミングを全て含むような１−レースタ
イミングを設定しなくても、所定のトレースタイミング
の間で変化する特定事象の発生状態を捕捉するように作
用し、これにより、トレースメモリに膨大な記憶容量を
確保しておかなくても、バスサイクルとは非同期で発生
する所要事象の変化を確実に捕捉することを遠戚する。

そしてこれにより、ユーザープログラムの逆アッセンブ
ルに対する確実性並びに容易性を保証する。

前記トレース情報保持手段に保持された第１オペレーシ
ヨンコードの取出し直前における残存命令数がトレース
されると、当該命令数と共にトレースされるその第１オ
ペレーシヨンコードから当該第１オペレーシヨンコード
に続く第２以降のオペレーションコードの実行状態は、
他と区別されて把握可能になる。また、キュークリア発
生直前における残存命令数がトレースされることにより
、例外処理や割込み処理などの分岐を伴う処理の発生に
よって捨てられた命令の把握が可能になる。

このことにより、命令プリフェッチキューを有するマイ
クロプロセッサの動作プログラムに対する逆アッセンブ
ルへの対応を少ないトレース情報で効率的且つ容易に可
能とする。

〔実施例〕

第１図には本発明の一実施例であるエミュレータにおけ
るトレース回路部分の詳細が示されている。同図におい
て１は、図示しないターゲットマイクロプロセッサの機
能を代行してターゲットシステムを制御するためのマイ
クロプロセッサであり、例えば８０８６型マイクロプロ
セツサに対応する評価チップによって構成される。この
マイクロプロセッサｌは、エミュレーションバス２を介
して外部との間でのデータ、アドレス信号、各種制御信
号をやりとりするようになっている。第１図においてそ
のエミュレーションバス２には、代表的に示されている
トレースタイミング生成回路３、及びＲＡＭ　（ランダ
ム・アクセス・メモリ）で成るようなトレースメモリ４
が接続されているが、その他にも特に図示はされていな
いブレークコントロール回路１代行メモリ回路、ホスト
インタフェース回路、システムプログラムメモリなどが
接続されている。前記トレースタイミング生成回路３は
、アドレスストローブ信号Ａｓ　（又はデータストロー
ブ信号など）のようなバスサイクルを規定するバススト
ローブ信号のネゲートタイミングに従ってバスサイクル
毎に一定のタイミングでトレースメモリ４にエミュレー
ションバス２の情報などを書き込んだりするためのタイ
ミング制御を行う。前記ブレークコントロール回路は、
任意に設定されたブレーク条件の成立を監視し、条件成
立と共にブレーク信号を発生してエミュレーション動作
を停止制御したりする。前記代行メモリ回路はターゲッ
トシステムのユーザーメモリ空間の記憶容量不足を補っ
たり、ソフトウェアデバッグ途上のユーザプログラムの
格納領域などに利用される。前記ホストインタフェース
はシステム開発装置などとインタフェースされ、ユーザ
プログラムのダウンロード、エミュレーション動作の制
御、トレース情報の転送などに利用される。前記システ
ムプログラムは、ユーザプログラムの非実行状態におい
てエミュレータ内部の制御を前記マイクロプロセッサｌ
に実行させるための動作プログラムが格納される。尚、
ブレーク信号がアサートされると、マイクロプロセッサ
１のプログラム空間はユーザプログラム空間からシステ
ムプログラム空間に切換制御される。また、そのエミュ
レーションバス２は図示しないターゲットシステムのタ
ーゲットプロセッサ搭載領域に結合可能なインタフェー
ス部を持つ。このインタフェース部をターゲットシステ
ムに結合することにより、マイクロプロセッサ１はター
ゲットシステムを代行制御する。

このエミュレータを用いてユーザープログラムをデバッ
グしたり図示しないターゲットシステムの評価を行う場
合、例えばそのユーザープログラム上の所定のメモリア
ドレスをブレークポイントとして図示しないブレークコ
ントロール回路に設定しておき、ユーザープログラムの
実行状態がそのブレークポイントに到達したことが検出
されると、ユーザープログラムの実行が停止される。ブ
レークされるまでの間には、前記マイクロプロセッサ１
によるユーザープログラムの実行状態に従って各種バス
情報や制御情報がトレースメモリ４にリアルタイムに蓄
積されていく。このようにして蓄積されたトレース情報
は、ブレーク後にシステム開発装置などに与えられて解
析され、前記ユーザープログラムの逆アッセンブルガ行
われることによってユーザープログラム及びターゲット
システムのデバッグや評価に供される。

ここまでの説明は従来のエミュレータと何ら特別に変わ
る点はない。以下、前記バスサイクル毎のトレースタイ
ミングの間で変化するマイクロプロセッサ内部の特定事
象の発生状態をもトレース可能にする点について説明す
る。

前記マイクロプロセッサ１は、特に制限されないが、６
バイトの命令を先入れ先出し形式で蓄える命令プリフェ
ッチキュー１０を内蔵し、１度に最大２バイト単位で命
令を外部からブリフェッチすることができるようになっ
ている。命令のブリフェッチ動作は、データバスが空い
ているとき、或いは命令プリフェッチキュー１０に命令
が無くなったときに適宜行われる。この命令プリフェッ
チキュー１０にプリフェッチされている有効な命令の数
は、命令のシーケンス制御に従ってバスサイクルとは非
同期で変化される。したがってこの変化の状態は必ずし
もエミュレーションバス２には現れない。

そこで１本実施例のエミュレータは、命令プリフェッチ
キュー３．０における内部動作状態を、前記マイクロプ
ロセッサｌの動作状態指示信号に基づいて外部で再現し
ていくためのキュー内バイト数追跡回路１１が設けられ
、さらに、そのキュー内バイト数追跡回路１１の出力を
利用して命令プリフェッチキューＩＯにおける特定事象
の発生状態をトレースタイミングまで保持するために、
第１オペ時バイト数保持回路１２、キュークリア時バイ
ト数保持回路１３、及びキュー内バイト数補正回１１１
４が設けられている。尚、それら回路１１〜１４の全て
はマイクロプロセッサ１０の動作基準クロック信号ＣＬ
Ｋに同期動作する。

キュー内バイト数追跡回路１１に供給されるマイクロプ
ロセッサ１の動作状態指示信号は、特に制限されないが
、バス・ハイ・イネーブル信号ＢＨＥ、アドレス信号の
最下位ビットＡＯ１２ビットのキューステータス信号Ｑ
ＳＯ，ＱＳＩ、及び３ビツトのアクセスタイプステータ
ス信号ＳＯ〜Ｓ２とされる。前記バス・ハイ・イネーブ
ル信号ＢＨＥ及びアドレス信号の最下位ビットＡＯは、
マイクロプロセッサ１によるバスアクセス幅を外部に指
示する信号とみなされ、例えば第３図に示されるように
、そのレベルの組合せに従って下位バイト（８ビツト）
アクセス、上位バイトアクセス、ワード（１６ビツト）
アクセスの区別が示される。前記キューステータス信号
ＱＳＯ，ＱＳＩは命令プリフェッチキュー１０の動作状
態を外部に示すための信号であり、例えば第４図に示さ
れるようにそのレベルの組合せによって、ノン・オペレ
ーション、命令プリフェッチキュー１０からの第１オペ
レーシヨンコード取り出しくバイト単位）、命令プリフ
ェッチキュー１０に残っている命令を無効したことを意
味するキュークリア、命令プリフェッチキュー１０から
の第２オペレーシヨンコード以降のオペレーションコー
ド取り出しくバイト単位）が示される。前記アクセスタ
イプステータス信号５ｏ−８２はそのレベルの組合せに
従ってバスサイクルが命令フェッチサイクルかデータの
リード・ライトサイクルかなどを外部に示すための信号
とみなされる。これら状態指示信号を受けるキュー内バ
イト数追跡回路１１は、命令プリフェッチキュー１０の
記憶容量が６バイトであることに呼応して３ビツトカウ
ンタで構成される。このキュー内バイト数追跡回路１１
による追跡処理は次のようにして行われる。リセット又
はキュークリアが指示されると、計数値は初期化される
。アクセスタイプステータス信号５Ｏ−Ｓ２によって命
令ブリフェッチサイクルが指示されると、バイトアクセ
スの場合にはｌだけカウントアツプされ、ワードアクセ
スのときには２だけカウントアツプされる。また、命令
プリフェッチキュー１０からのオペレーションコード取
り出しが指示されると、ｌだけカウントダウンされる。

したがって、キュー内バイト数追跡回路１１には命令プ
リフェッチキュー１０に残存する命令バイト数が３ビツ
トの計数値ＱＣＯ−ＱＣ２によってリアルタイムに出力
される。

前記キュー内バイト数補正回路１４は、命令プリフェッ
チキュー１０からの命令取り出しと命令のブリフェッチ
タイミングが重なった場合においても、命令プリフェッ
チキュー１０の残存バイト数に対するトレース基準点を
直前のトレースポイントに合せるという規約を実現して
逆アッセンブルを容易化するためのもであり、例えば前
記アクセスタイプステータス信号５ｏ−８２により命令
ブリフェッチサイクルが指示されたときにキュー内バイ
ト数の計数データＱＣＯ−ＱＣ２を１マシンサイクルの
最初のステートに同期して取り込み、これを補正データ
ＱＣＣＯ−ＱＣＣ２として出力する。尚、斯る動作は前
記アクセスタイプステータス信号５ｏ−８２とは無関係
に常時１マシンサイクルの最初のステートで行うように
してもよい。

前記第１オペ時バイト数保持回路１２は、キューステー
タス信号ＱＳＯ，ＱＳＩにより第１オペレーシヨンコー
ドの取り出しが指示されたとき、キュー内バイト数の計
数データＱＣＯ−ＱＣ２又はキュー内バイト数補正回路
１４の出力データＱＣＣＯ−ＱＣＣ２を選択的に取り込
み、取り込んだ値をデータＱＩＳＴＯ−ＱＩＳＴ２とし
て前記トレースメモリ４に出力する。いずれを選択する
かはアクセスタイプステータス信号５ｏ−８２のレベル
によって決定され、これによって命令プリフェッチサイ
クルが指示されているときには補正データＱＣＣＯ−Ｑ
ＣＣ２が選択され、それ以外の場合には計数データＱＣ
Ｏ−ＱＣ２が選択される。尚、補正データＱＣＣＯ−Ｑ
ＣＣ２が選択される場合には、そのときのブリフェッチ
動作による命令数の変化はトレースされないことになる
が。

後で説明する逆アッセンブル手法上何ら問題にはならな
い。

前記キュークリア時バイト数保持回路１３は、キュース
テータス信号ＱＳＯ，ＱＳＩにより命令キュー１０に対
するクリア処理が指示されているとき、キュー内バイト
数の計数データＱＣＯ−ＱＣ２又はキュー内バイト数補
正回路１４の出力データＱＣＣＯ−ＱＣＣ２を選択的に
取り込み、取り込んだ値をデータＱＣＬＲＯ〜ＱＣＬＲ
２としてトレースメモリ４に出力する。いずれを選択す
るかはアクセスタイプステータス信号５ｏ−８２のレベ
ルによって決定され、これによって命令ブリフェッチサ
イクルが指示されているときには補正データＱＣＣＯ−
ＱＣＣ２が選択され、それ以外の場合には計数データＱ
ＣＯ〜ＱＣ２が選択される。

尚、前記第１オペ時バイト数保持回路１２の出力データ
ＱＩＳＴＯ−ＱＩＳＴ２及び前記キュークリア時バイト
数保持回路１３の出力データＱＣＬＲＯ−ＱＣＬＲ２に
おいて、その値は０〜６が有効とされ、７は無効である
ことを示す。

第２図には命令プリフェッチキュー１０の残存命令バイ
ト数に関するトレース動作の一例が示されている。第２
図にはワード単位の２回のブリフェッチサイクル（ＰＦ
Ｔｌ、ＰＦＴ、）に前後して、キュークリア（ＣＬＲ）
と、２回の第１オペレーシヨンコードの取り出しくＩＳ
Ｔ工、ＩＳＴ、）が行われる場合について示され、夫々
のトレースポイント（ＴＰ、、　Ｔｐ、）はバスサイク
ルの終了に同期されるようになっている。

第２図に従えば、キュークリア（ＣＬＲ）が発生すると
、キュークリア時バイト数保持回路工３が、その直前の
キュー内バイト数データＱＣＯ〜ＱＣ２（３バイト）を
保持し、この値を示すデータＱＣＬＲＯ〜ＱＣＬＩＲ２
がトレースポイント（ＴＰ工）でトレースメモリ４に格
納される。尚、当該バスサイクルの終了時点でそのデー
タＱＣＬＲＯ−ＱＣＬＲ２は無効値７にされている。ま
た、キュークリア（ＣＬＲ）の指示に呼応してキュー内
バイト数追跡回路１１の計数値はＯに初期化される。

エワードのブリフェッチバスサイクル（ＰＦＴ□）では
その動作の指示に呼応してキュー内バイト数追跡回路１
１は順次ステートＴｌ、Ｔ２でカウントアツプされてそ
の保持値は２にされる。

第１オペレーシヨンコードの取り出しくｌ５Ｔ１）が指
示されると、これに連動して第１オペ時バイト数保持回
路１２に、その直前のキュー内バイト数追跡回路１１の
計数値２が保持される。これと共に、キュー内バイト数
追跡回路１１は１だけダウンカウントされ、その保持値
は１にされる。

その次の１ワードプリフエツチバスサイクル（ＰＦＴ、
）では、第１オペレーシヨンコードの取り出しくＩＳＴ
、）も指示されるため、キュー内バイト数追跡回路１１
の値はＴ３ステートにおいて計数値２のままにされる。

実際には２バイト目のブリフェッチによるカウントアツ
プと第１オペコード取り出しによるカウントダウンとが
重なってキュー内バイト数追跡回路１１の出力計数値が
途中で撹乱される虞がある。このとき、キュー内バイト
数補正回路１４は当該ブリフェッチバスサイクル（ＰＦ
Ｔ、）のステートＴ１でその直前のデータＱＣＯ−ＱＣ
２によって示される値上を保持している。したがって、
第１オペ時バイト数保持回路１２は、第１オペレーシヨ
ンコードの取り出しくｌ５Ｔ２）指示に呼応して前記キ
ュー内バイト数補正回路１４の出力データＱＣＣＯ−Ｑ
ＣＣ２が示す値１を取り込む、このようにして取り込ま
れた値は１次のトレースポイント（ＴＰ２）でトレース
メモリ４に格納される。このブリフェッチバスサイクル
（ＰＦＴ２）が終了されると、データＱＩＳＴＯ−ＱＩ
ＳＴ２は無効値７に変化される。

次にこのようにしてトレースされた情報を解析する手法
について説明する。

先ず、第１オペレーションコード取り出しを行っている
地点を、データＱＩＳＴＯ−ＱＩＳＴ２の値から見出す
。すなわち、その値が有効値Ｏ〜６になっている部分を
見つけ出す。そして、そのデータＱＩＳＴＯ−ＱＩＳＴ
２の値で示される数の命令がその前のブリフェッチサイ
クルで取り込まれていることがわかる。この第１オペレ
ーションコード取り込み時にブリフェッチサイクルが重
なっている場合にも同様である。何故ならば、このよう
なときには前記キュ内バイト数補正回路１４から出力さ
れる値ＱＣＣＯ〜ＱＣＣ２が第１オペ時バイト数保持回
路１２に取り込まれてトレースされるからである。この
ようにして得られたその地点以前に実行された命令の種
別は、斯る地点以前のその他のトレース情報を参照しな
がら逆アッセンブルすることによって知ることができる
。

また、その地点以降における実行命令に関しては、当該
ブリフェッチされた第１オペレーシヨンコードの内容を
トレース結果を参照して検証することにより命令全体の
バイト数が把握され、さらに別のトレース情報を参照し
ながら逆アッセンブルすることによって当該第１オペレ
ーシヨンコードに付随する命令の種別がわかる。

但し、上記解析中にキュークリアを（ＱＣＬＲＯ−ＱＣ
ＬＲ２＝Ｏ〜６）を検出したら、その値が示す命令バイ
ス数分の命令は実行されなかったものとして処理する。

上記実施例によれば以下の作用効果を得るものである。

（１）マイクロプロセッサｌに内蔵される命令プリフェ
ッチキュー１０の動作状態をキュー内バイト数追跡回路
１１で再現し、第１オペ時バイト数保持回路１２、キュ
ークリア時バイト数保持回路１３、及びキュー内バイト
数補正回路１４によって、命令プリフェッチキュー１０
における特定事象の発性状態即ち第１オペレーシヨンコ
ードの取り出しとキュークリアの発生状態がトレースタ
イミングまで保持されるから、その特定事象の変化タイ
ミングを全て含むようなトレースタイミングを設定しな
くても、バスサイクルの終了イミノジというような所定
のトレースタイミングの間で変化する特定事象の発生状
態を確実に捕捉することができる。

（２）上記作用効果により、トレースメモリ４に膨大な
記憶容量を確保しておかなくても、バスサイクルとは非
同期で発生するプリフェッチキュー１０の所要の動作変
化もしくは動作状態を確実に捕捉することができる。

（３）上記作用効果（２）により、ユーザープログラム
の逆アッセンブルを確実性且つ容易に行うことができる
。

（４）ブリフェッチされた第１オペレーシヨンコードの
取出し直前における残存命令数と、キュークリア発生直
前における残存命令数とをトレースすることにより、少
ないトレース情報によって逆アッセンブルを確実に行う
ことができる。即ち、第１オペレーシヨンコードの取出
し直前における残存命令数がトレースされると、当該命
令数と共にトレースされるその第１オペレーシヨンコー
ドから当該第１オペレーシヨンコードに続く第２以降の
オペレーションコードの実行状態も他と区別されて把握
可能になる。また、キュークリア発生直前における残存
命令数がトレースされることにより、例外処理や割込み
処理などの分岐を伴う処理の発生によって捨てられた命
令の把握が可能になる・ （５）キュー内バイト数補正回路１４を設けることによ
り、命令プリフェッチキュー１０からの命令取り出しと
命令のブリフェッチとが重なった場合にも、命令プリフ
ェッチキュー１ｏの残存バイト数に対するトレース基準
点を直前のトレースポイントに合わせることができ、こ
の点においても逆アッセンブルを容易化することができ
る。

（６）上記各作用効果により、従来のエミュレータのハ
ードウェアに対して回路１１〜１４を設けるだけで、ま
た、従来同様バスサイクル単位のトレース方式を採用し
ても、命令プリフェッチキュー１０を内蔵するような高
機能のマイクロプロセッサに対応可能なエミュレータを
容易に提供することができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明はそれに限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは言うまでもない。

例えば上記実施例では命令プリフェッチキューにおける
所要の内部動作状態をトレースする場合について説明し
たが、本発明はそれに限定されるものではなく、エミュ
レーションバスなどを介して直接トレースすることがで
きないようなマイクロプロセッサの各種内部状態のトレ
ースにも広く応用することができる。したがって、必要
とされる内部事象に応じてその状態の追跡手法も適宜変
更可能になる。また、キュー内バイト数補正回路のよう
な回路の機能は、トレースポイントをどの位置にするか
というような点に応じて変更することができる。また、
オペレーションコードの取り出し毎に残存命令バイト数
をトレースするようにしてもよい。但しこの場合には上
記実施例に比べてトレース情報が増えてしまう。

以上の説明では主として本発明ものによってなされた発
明をその背景となった利用分野であるエミュレータに適
用した場合について説明したが、本発明はそれに限定さ
れるものではなく、ロジックステートアナライザなどシ
ステム開発ツールに広く適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、一定のトレースタイミングの間で変化するマ
イクロプロセッサ内部の特定事象の発生状態をトレース
タイミングまで保持するトレース情報保持手段を設けた
から、その特定事象の変化タイミングを全て含むような
トレースタイミングを設定しなくても、所定のトレース
タイミングの間で変化する特定事象の発生状態を捕捉す
ることができる。これにより、トレースメモリに膨大な
記憶容量を確保しておかなくても、バスサイクルとは非
同期で発生する所要事象の変化を確実にトレースするこ
とができるという効果がある。したがって、ユーザープ
ログラムの逆アッセンブルに対する確実性並びに容易性
を達成することができる。

また、マイクロプロセッサの動作状態指示信号に基づい
て、トレースタイミングとは非同期で発生するマイクロ
プロセッサの内部事象の発生状態例えばマイクロプロセ
ッサに含まれる命令プリフェッチキューが保有する命令
数の変化を再現していく事象追跡手段を設けることによ
り、トレースすべき情報が直接マイクロプロセッサの外
部に出力されない場合にも容易に対応できる。

命令プリフェッチキューが保有する命令数を前記事象追
跡手段によって取得する場合、プリフェッチされた第１
オペレーシヨンコードの取出し直前における残存命令数
と、キュークリア発生直前における残存命令数とを前記
トレース情報保持手段に保持させてそれら情報をトレー
スすることにより、少ないトレース情報によって逆アッ
センブルを確実に行うことができる。

そして上記各効果により、エミュレータなど従来のシス
テム開発ツールのハードウェアに対してトレース情報保
持手段や事象追跡手段を設けるだけで、また、従来同様
バスサイクル単位のトレース方式を採用しても、命令プ
リフェッチキューなどを内蔵するような高機能のマイク
ロプロセッサに対応可能なシステム開発ツールを容易に
提供することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例であるエミュレータにおける
トレース回路部分のブロック図。 第２図は命令プリフェッチキューの残存命令バイト数に
関するトレース動作の一例タイミングチヤード、 第３図はマイクロプロセッサによるバスアクセス幅を外
部に指示するための信号定義説明図、第４図は命令プリ
フェッチキューの動作状態を外部に示すためのステータ
ス信号定義説明図である。 １・・・マイクロプロセッサ、２・・・エミュレーショ
ンバス、３・・・トレースタイミング生成回路、４・・
・トレースメモリ、ｌＯ・・・命令プリフェッチキュー
１１・・・キュー内バイト数追跡回路、１２・・・第１
オペ時バイト数保持回路、１３・・・キュークリア時バ
イト数保持回路、１４・・・キュー内バイト数補正回路
、ＢＨＥ・・・バス・ハイ・イネーブル信号ＡＯ・・・
アドレス信号最下位ビット、ＱＳＯ−ＱＳＩ・・・キュ
ーステータス信号、５ｏ−８２・・・アクセスタイプス
テータス信号、ＡＳ・・・アドレスストローブ信号、Ｃ
ＬＫ・・・動作基準クロック信号。

Claims (1)

1. 【特許請求の範囲】 １、マイクロプロセッサの動作に従ったある一定のタイ
   ミングに同期して各種情報をトレースしていくシステム
   開発ツールにおいて、 前記一定のトレースタイミングの間で変化するマイクロ
   プロセッサ内部の特定事象の発生状態をトレースタイミ
   ングまで保持するトレース情報保持手段を設けたことを
   特徴とするシステム開発ツール。 ２、前記一定のトレースタイミングとは非同期で発生す
   るマイクロプロセッサの内部事象の発生状態を、前記マ
   イクロプロセッサの動作状態指示信号に基づいて再現し
   ていく事象追跡手段を設け、 前記トレース情報保持手段は、その事象追跡手段で取得
   された情報を選択保持するようにされて成る 請求項１記載のシステム開発ツール。 ３、前記事象追跡手段は、マイクロプロセッサに含まれ
   る命令プリフェッチキューが保有する命令数を取得する
   ようにされ、 前記トレース情報保持手段は、命令プリフェッチキュー
   からの第１オペレーションコード取出し直前における残
   存命令数と、キュークリア発生直前における残存命令数
   とを保持するようにされて成る 請求項２記載のシステム開発ツール。 ４、前記トレースタイミングは、マイクロプロセッサが
   起動する各バスサイクルに同期して行われるようにされ
   て成る請求項１乃至３項の何れか１項記載のシステム開
   発ツール。