JPH0365908B2 - - Google Patents

Info

Publication number
JPH0365908B2
JPH0365908B2 JP59192853A JP19285384A JPH0365908B2 JP H0365908 B2 JPH0365908 B2 JP H0365908B2 JP 59192853 A JP59192853 A JP 59192853A JP 19285384 A JP19285384 A JP 19285384A JP H0365908 B2 JPH0365908 B2 JP H0365908B2
Authority
JP
Japan
Prior art keywords
layer
solder
forming
circuit board
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59192853A
Other languages
Japanese (ja)
Other versions
JPS6170789A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59192853A priority Critical patent/JPS6170789A/en
Publication of JPS6170789A publication Critical patent/JPS6170789A/en
Publication of JPH0365908B2 publication Critical patent/JPH0365908B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器の組立てに利用される回路
基板の形成方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for forming a circuit board used in the assembly of electronic equipment.

従来例の構成とその問題点 回路基板上の印刷配線層に対して、単独に、あ
るいは個別部品とともにはんだ付けする場合、は
んだ層を選択的に形成するためのマスク材とし
て、印刷配線層上の非選択部分に、はんだレジス
ト層を配設することがある。このはんだレジスト
層は、通常、メラミン樹脂、エポキシ樹脂などの
熱硬化性樹脂、あるいはアクリル化エポキシ樹
脂、アクリル化メラミン樹脂などの光硬化性樹脂
を用いて、スクリーン印刷法で選択的に形成した
のち、加熱あるいは紫外線照射によつて硬化処理
し、はんだ浴に接触したときの耐熱性を得てい
る。そして、このはんだレジスト層は、はんだ層
形成後も、回路基板上に残存させていた。
Conventional structure and its problems When soldering to a printed wiring layer on a circuit board, either alone or together with individual components, the solder layer on the printed wiring layer is used as a mask material to selectively form the solder layer. A solder resist layer may be provided in the non-selected portions. This solder resist layer is usually selectively formed using a screen printing method using a thermosetting resin such as melamine resin or epoxy resin, or a photocuring resin such as acrylated epoxy resin or acrylated melamine resin. The material is hardened by heating or ultraviolet irradiation to obtain heat resistance when it comes into contact with a solder bath. This solder resist layer was left on the circuit board even after the solder layer was formed.

ところが、従来のはんだレジスト層は、塗層形
成時の気泡巻き込みによるボイド、遊離塩素の存
在など、不完全層となる場合も多く、これが絶縁
耐性を低下することにもなる。
However, conventional solder resist layers are often incomplete due to voids caused by air bubbles entrained during coating layer formation, the presence of free chlorine, etc., and this also reduces insulation resistance.

発明の目的 本発明は、回路基板上の配線層に、はんだレジ
スト層を用いて、はんだ層を選択的に形成したの
ち、はんだレジスト層を除去する工程を含む回路
基板の形成方法を提供するもので、とりわけ、は
んだレジスト層の除去が容易な方策を与えるもの
である。
Purpose of the Invention The present invention provides a method for forming a circuit board, which includes a step of selectively forming a solder layer on a wiring layer on a circuit board using a solder resist layer, and then removing the solder resist layer. In particular, it provides a method for easily removing the solder resist layer.

発明の構成 本発明は、配線層を有する回路基板上に、はん
だ溶融温度で分解可能な下地層を形成し、同下地
層を介して、前記配線層を選択的に被うはんだレ
ジスト層を形成する工程、前記配線層の一部には
んだ層を形成する工程、および前記はんだ層形成
後に、前記はんだレジスト層を除去する工程をそ
なえた回路基板の形成方法であり、これにより、
はんだ層形成工程で、はんだレジスト層の直下に
介在された下地層が適当に分解し、同はんだ層の
形成後には、はんだレジスト層および下地層残存
物が容易に除去できる。
Structure of the Invention The present invention forms a base layer that can be decomposed at the solder melting temperature on a circuit board having a wiring layer, and forms a solder resist layer that selectively covers the wiring layer via the base layer. A method for forming a circuit board, comprising the steps of: forming a solder layer on a part of the wiring layer; and removing the solder resist layer after forming the solder layer, and thereby:
In the solder layer forming process, the base layer interposed directly below the solder resist layer is appropriately decomposed, and after the solder layer is formed, the solder resist layer and the base layer residue can be easily removed.

本発明では、下地層として、沸点温度が180℃
以上のロジンオイルを用いることにより、はんだ
層形成時のはんだ溶融温度220℃〜300℃のはんだ
浴処理が可能である。また、はんだレジスト層に
は芳香族アミン化合物配合のエポキシ樹脂が最適
に用いられる。
In the present invention, the base layer has a boiling point temperature of 180°C.
By using the above rosin oil, it is possible to perform solder bath treatment at a solder melting temperature of 220° C. to 300° C. during solder layer formation. Furthermore, an epoxy resin containing an aromatic amine compound is optimally used for the solder resist layer.

実施例の説明 本発明を、第1図〜第4図の工程断面図を参照
して、実施例より詳しくのべる。
DESCRIPTION OF EMBODIMENTS The present invention will be described in more detail with reference to the process cross-sectional views of FIGS. 1 to 4.

第1図のように、絶縁性回路基板1上の印刷配
線層2を被つて、沸点温度183℃以上に調整され
たロジンオイル層3を均一の厚さに塗布する。こ
のロジンオイル層3は強性乾燥工程を必要とせ
ず、自然放置でも、適度に硬化する。
As shown in FIG. 1, a layer of rosin oil 3 whose boiling point temperature is adjusted to 183 DEG C. or higher is applied to a uniform thickness over the printed wiring layer 2 on the insulating circuit board 1. This rosin oil layer 3 does not require a strong drying process, and will harden appropriately even if left alone.

次に、第2図のように、ロジンオイル層3を介
して、はんだレジスト層4を印刷塗布する。この
はんだレジスト層4は、エポキシ樹脂主剤のエピ
クロルハイドリン−ビスフエノールA(たとえば、
シエル石油社製の製品名:808)を50重量部、硬
化剤としての芳香族アミンアダクト(たとえば、
日本合成化工社製の製品名:H−84)を50重量部
の割合で配合し、粘度約350ポイズの状態のもの
を、180メツシユのポリエステル布スクリーンを
用いて選択的に印刷塗布し、150℃、15分の加熱
硬化処理で、仕上り厚さ約8mmに形成する。
Next, as shown in FIG. 2, a solder resist layer 4 is applied by printing through the rosin oil layer 3. This solder resist layer 4 is made of epoxy resin-based epichlorohydrin-bisphenol A (for example,
50 parts by weight of Shell Oil Co. product name: 808), an aromatic amine adduct as a curing agent (for example,
A mixture of 50 parts by weight of Nippon Gosei Kako Co., Ltd. (product name: H-84) with a viscosity of approximately 350 poise was selectively printed and coated using a 180 mesh polyester cloth screen. ℃ for 15 minutes to form a finished thickness of approximately 8 mm.

ついで、第3図のように、はんだ層5を、直
接、あるいは個別部品6のリード端子7と共に、
印刷配線層2上に形成する。このはんだ層の形成
工程は、錫、鉛共晶はんだ(融点183℃)の浴を、
260℃の温度に保ち、このはんだ液面に約5秒間、
接触させる方法で行なわれる。このとき、ロジン
オイル層3は、この処理過程で溶解ないしは分解
し始め、露出部分がはんだフラツクスとして作用
するとともに、はんだレジスト層4の直下部分で
下地層としての付着強度が著しく低下する。そこ
で、この回路基板を、25℃のアルコールにより洗
浄し、急冷すると、はんだレジスト層4は剥離状
態になる。
Next, as shown in FIG.
It is formed on the printed wiring layer 2. The process of forming this solder layer involves using a bath of tin-lead eutectic solder (melting point 183°C).
Keep the temperature at 260℃ and apply it to this solder liquid surface for about 5 seconds.
It is done by contact method. At this time, the rosin oil layer 3 begins to dissolve or decompose during this treatment process, and the exposed portion acts as a solder flux, and the adhesion strength as a base layer in the portion immediately below the solder resist layer 4 is significantly reduced. Therefore, when this circuit board is cleaned with alcohol at 25° C. and rapidly cooled, the solder resist layer 4 becomes peeled off.

最後に、トリクレン、フロロエチレンなどの溶
剤で洗浄処理すれば、第4図のように、ロジンオ
イルの残存物やはんだレジスト層を除去した回路
基板ができる。経験によれば、この実施例で得ら
れた回路基板の耐久性は、従来例のものを十分に
しのぐものであつた。
Finally, by cleaning with a solvent such as triclene or fluoroethylene, a circuit board with the rosin oil residue and solder resist layer removed can be obtained as shown in FIG. Experience has shown that the durability of the circuit board obtained in this example sufficiently exceeds that of the conventional example.

発明の効果 本発明によれば、回路基板上の印刷配線層に対
して、はんだ溶融温度で分解可能な下地層を介し
てはんだレジスト層を設け、しかるのち、はんだ
層を形成するので、はんだ層形成後に、下地層お
よびはんだレジスト層を容易に除去することがで
き、仕上り回路基板の製品安定化、耐久性が大き
く向上する。
Effects of the Invention According to the present invention, a solder resist layer is provided on a printed wiring layer on a circuit board via a base layer that can be decomposed at the solder melting temperature, and then a solder layer is formed. After formation, the underlayer and solder resist layer can be easily removed, greatly improving product stability and durability of the finished circuit board.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第4図は本発明実施例の工程順断面図
である。 1……絶縁性回路基板、2……印刷配線層、3
……ロジンオイル層、4……はんだレジスト層、
5……はんだ層、6……個別部品、7……リード
端子。
1 to 4 are cross-sectional views in the order of steps of an embodiment of the present invention. 1... Insulating circuit board, 2... Printed wiring layer, 3
...Rosin oil layer, 4...Solder resist layer,
5...Solder layer, 6...Individual components, 7...Lead terminal.

Claims (1)

【特許請求の範囲】 1 配線層を有する回路基板上に、はんだ溶融温
度で分解可能な下地層を形成し、同下地層を介し
て、前記路線層を選択的に被うはんだレジスト層
を形成する工程、前記配線層の一部にはんだ層を
形成する工程、および前記はんだ層形成後に、前
記はんだレジスト層を除去する工程をそなえた回
路基板の形成方法。 2 下地層がロジンオイル層でなる特許請求の範
囲第1項に記載の回路基板の形成方法。 3 はんだレジスト層が芳香族アミン化合物配合
のエポキシ樹脂でなる特許請求の範囲第1項に記
載の回路基板の形成方法。
[Claims] 1. Forming a base layer that can be decomposed at the solder melting temperature on a circuit board having a wiring layer, and forming a solder resist layer that selectively covers the wiring layer via the base layer. a step of forming a solder layer on a part of the wiring layer; and a step of removing the solder resist layer after forming the solder layer. 2. The method for forming a circuit board according to claim 1, wherein the base layer is a rosin oil layer. 3. The method for forming a circuit board according to claim 1, wherein the solder resist layer is made of an epoxy resin containing an aromatic amine compound.
JP59192853A 1984-09-14 1984-09-14 Method of forming circuit board Granted JPS6170789A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59192853A JPS6170789A (en) 1984-09-14 1984-09-14 Method of forming circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59192853A JPS6170789A (en) 1984-09-14 1984-09-14 Method of forming circuit board

Publications (2)

Publication Number Publication Date
JPS6170789A JPS6170789A (en) 1986-04-11
JPH0365908B2 true JPH0365908B2 (en) 1991-10-15

Family

ID=16298056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59192853A Granted JPS6170789A (en) 1984-09-14 1984-09-14 Method of forming circuit board

Country Status (1)

Country Link
JP (1) JPS6170789A (en)

Also Published As

Publication number Publication date
JPS6170789A (en) 1986-04-11

Similar Documents

Publication Publication Date Title
JP3132745B2 (en) Flux composition and corresponding soldering method
EP0528350B1 (en) Method for soldering and mounting components on circuit boards
JPH0365908B2 (en)
JPH08204316A (en) Printed wiring board and its manufacture
JPH09232758A (en) Manufacture of wiring board
JP2740974B2 (en) Method of forming solder resist coating
JPH0298191A (en) Manufacture of printed circuit board
JP2531451B2 (en) Solder film forming method
JP3866384B2 (en) Method for manufacturing printed wiring board
JPH05291732A (en) Printed wiring board and manufacturing method thereof
JPH05235522A (en) Method for forming polyimide film
WO1996022670A1 (en) Production of electrical circuit boards
JPH01295489A (en) Manufacture of printed wiring board and wiring board obtained by this manufacturing method
JP2944523B2 (en) Manufacturing method of printed wiring board
JPH0332096A (en) Mounting structure of electronic passive element
JPS59175184A (en) Metallic substrate for printed circuit
JP2727912B2 (en) Manufacturing method of through-hole printed wiring board
JPS5846696A (en) Method of forming electric circuit on laminated board
JPH02288295A (en) Manufacturing method of printed wiring board
JPH05267536A (en) Electronic component mounting method
JPH0210796A (en) Manufacture of printed wiring board
JPH05259622A (en) Printed wiring board
JPH07235747A (en) PCB mounting method
JPH0278293A (en) Manufacturing method of printed wiring board
JPS6031116B2 (en) Electric wiring circuit board and its manufacturing method