JPH036590B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は記録デイスクの回転制御方式に関し、
特にデイジタル信号が記録されたデイスクの回転
を制御する記録デイスク回転サーボ方式に関す
る。

近年オーデイオ信号等のアナログ情報をPCM
（パルス符号変調）化して１又は０のデイジタル
信号形式で記録媒体に記録する技術が研究され実
用化されつつある。この場合、デイジタル信号の
復調を容易にするためにいわゆるセルフクロツキ
ング可能な変調方式により、またより高密度記録
をなすべく回転角速度一定方式ではなく、すべて
の記録トラツクの線速度を一定とした定線速度
（CLV）方式にて記録されることが多い。かかる
CLVデイスクの再生に当つては、定線速度とな
るようにデイスクの回転を制御する必要があり、
そのために再生信号から所定周波数の再生クロツ
ク情報を抽出してこのクロツク信号を基にしてス
ピンドルサーボをなすことが一般的である。

この変調方式の一例としてEFM（Eight to
Fourteen Modulation）方式があり、第１図に
示す如きフオーマツトを有する。すなわち、１フ
レームは例えば588ビツトからなり、データ信号
はEFM方式で８ビツト毎に所定変換表（図示せ
ず）に従つて14ビツトに変換され３ビツトの調整
ビツトが付加されて17ビツトを一単位とし、１の
ときは論理Ｈレベルから論理Ｌレベルへの反転又
はその逆の反転があり、０のときは反転がないよ
うに、すなわちNRZIの形で記録される。

各フレームの冒頭には、第１ビツトが１、第２
ビツト乃至第11ビツトが０、第12ビツトが１、第
13ビツト乃至第22ビツトが０、第23ビツトが１と
なるようにフレームシンク信号が記録されてい
る。このフレームシンク信号を基準として588ビ
ツトの所定位置に制御信号が配される。そして全
体を通じて、１と１との間には２個以上10個以下
の０が配置されるように信号処理がなされる。す
なわち、信号レベルの最小反転間隔は3T（Ｔはビ
ツトセルの長さ）、最大反転間隔は11Tとされる。
更に、フレームシンク信号以外の部分では最大反
転間隔が２回以上連続して生じないようになされ
る。

この変調信号を微分した全波整流したものと等
価の信号をPLL（フエイズドロツクドループ）に
入力してクロツク情報を抽出し信号再生処理が行
われるのであるが、デイスク上の無楽音帯部分で
は楽音データがゼロレベルに相当する固定パター
ンとなることがある。この場合のEFM信号は例
えば7T，3T，7T毎に反転し、17Tを一周期とす
る繰り返し波形を多く含む時系列信号となる。上
記無楽音帯部分におけるPLLの入力信号はクロ
ツク情報周波数（4.3218MHz）のスペクトラム以
外に輝線スペクトラムからクロツク周波数の17分
の１の周波数（254KHz）の整数倍だけずれた周
波数に高いエネルギレベルのスプリアスを有す
る。このスプリアスは正相のクロツクと周波数が
近接するため周波数により両者を区別するのは困
難である。従つて、クロツク抽出用PLLではこ
のエネルギレベルの大なるスプリアスにミスロツ
クすることもあり、正確な再生クロツク抽出、ひ
いては正確なデータ再生が不可能となることが生
じる。更には、PLLの入力信号周波数が正しい
周波数から著しくずれている場合には何等ロツク
できない。

従つて、起動時特に無楽音帯部分における起動
時や、更にはアドレス情報のサーチのためにピツ
クアツプをデイスク半径方向へ大きくかつ早く移
動させる場合等には、デイスクの回転数が所定速
度と大幅に異なることがあつて正しいクロツクの
抽出は不可能となることがあり、その結果デイス
クを正しい回転数に制御し、再び正しいクロツク
が抽出できるようにするのに長時間を要する欠点
がある。

本発明はかかる状況に鑑みなされたものであ
り、その目的とするところはサーチ動作中におい
てもアドレス情報の判読を可能としかつサーチに
要する時間の短縮化を図つたデイスク回転制御方
式を提供することである。

本発明による回転制御方式は、アドレス情報と
最大間隔の反転がｎ回（ｎは整数）連続する周期
信号とを含むデイジタル信号が記録された記録デ
イスクに対してピツクアツプをデイスク半径方向
に早送りし、早送り中止後ピツクアツプによりア
ドレス情報を抽出し、指定アドレスと比較する動
作をくり返して指定アドレスをサーチするサーチ
時のデイスク回転制御方式であつて、早送り期間
中は所定一定電圧（又は電流）をモータへ供給す
ることによりデイスクの回転を略一定に制御する
と共に、アドレス抽出期間中は最大反転間隔のｎ
倍の期間を検出し、その検出信号を利用してデイ
スクの回転を制御するようにしたことを特徴とす
る。

以下、本発明につき図面を参照しつつ説明す
る。

第２図は本発明の実施例の概略ブロツク図であ
り、主にデイスク回転制御のためのスピンドル制
御系につき描かれている。第２図の説明の前に、
当該スピンドル制御系の有する主要動作機能につ
いて述べる。第１の機能は加速機能（ACC機能）
であり、スピンドルモータに大きな定電流を流す
ことによつてモータ回転数を増加させる動作をい
い、第２の機能は保持機能（HLD機能）であつ
て、スピンドルモータに小さな定電流を流すこと
によつて回転系の摩擦力に抗して一定回転数を保
持せしめるものである。第３の機能はフレームシ
ンクサーボ機能（SYNCサーボ機能）であり、再
生RF信号から直接に（再生クロツクを抽出する
ことなしに）フレームシンクを検出して略正確な
線速度となるように回転数を制御する機能であ
る。第４の機能はクオーツサーボ機能（QRTZサ
ーボ機能）であつて、再生RF信号から抽出され
た再生クロツク信号の周波数に対応した信号と基
準信号とを比較して得た周波数誤差信号と、再生
クロツク信号によりEFM信号の復調を行つて、
この復調信号から検出されたフレームシンクの位
相と基準フレームシンク（7.35KHz）の位相とを
比較して得られる位相誤差信号とにより、デイス
ク回転数を制御して正確な線速度を得んとするも
のである。

これら４つの機能がシステムコントローラ１
（第２図参照）からのACC，HLD，SYNC，
QRTZの各制御信号により択一的に動作する。デ
イスクが回転する必要がないとき（ストツプ及び
イジエクト動作のとき）には、これらすべての制
御信号は出力されず、スピンドルモータ駆動電流
を零としている。

第２図を参照するに、ピツクアツプ２からの再
生RF信号は波形整形器３において整形されEFM
信号となる。この信号はフレームシンクサーボ器
４へ入力されフレームシンクサーボ信号が発生さ
れる。このサーボ信号が切換器５を経てスピンド
ル駆動器６へ印加され、スピンドルモータを
SYNCサーボとする。

ACC動作の場合には、低抵抗Ro₁を介して定電
圧＋Ｖがスピンドル駆動器６へ印加されるから、
大きな定電流（又は定電圧）がスピンドルモータ
へ供給されACC動作となる。また、HLD動作の
場合には、小さな一定電流（又は一定電圧）がス
ピンドルモータへ供給されるように抵抗Ro₂の値
が抵抗Ro₁大きく選定されており、HLD動作が
可能となる。

波形整形器３の出力はクロツク抽出器７へ入力
されており、この抽出器７は再生情報に含まれる
所定周波数のクロツク情報にロツクするPLL（フ
エイズロツクドループ）回路構成とされている。
このPLL７において抽出された再生クロツク信
号と先の波形整形出力とが復調器８へ共に入力さ
れ、所定デイジタル信号（NRZ）信号に変換さ
れる。復調出力はRAM（ランダムアクセスメモ
リ）９へ入力されると共に一定の読出しクロツク
パルスにより読出されＤ／Ａ変換器１０において
アナログ情報となつてオーデイオ出力とされるの
である。

１１は誤り訂正器であり、ビツト誤りやバース
ト誤りが検出かつ訂正されるようになつており、
この誤り訂正器１１やRAM９の動作がRAMコ
ントローラ１２により制御される。

復調器８は、再生クロツクを利用してEFM信
号からフレームシンク検出するためのシンク検出
機能をも有しており、この再生フレームシンクの
発生タイミングによりRAMコントローラ１２が
制御される。一方、この再生フレームシンクの分
周器１３による分周出力が位相比較器１４の１入
力となつており、その他入力には基準信号発生器
１４から発生された基準フレーム信号の分周器１
５による分周出力が供給されている。位相比較出
力はレベルシフト器１６においてレベル調整され
た後位相誤差信号として加算器１７の１入力とな
る。

先のPLL７におけるループフイルタ（第６図
の73参照）の出力を所定基準電圧と比較すると共
にその比較出力をレベル調整するレベルシフト器
１８の出力が周波数誤差信号として加算器１７の
他入力となつており、この加算器１７の出力がク
オーツサーボ信号となつてスピンドル駆動器６へ
印加されるようになつている。また、復調器８の
フレームシンク検出出力がシステムコントローラ
１へ供給されている。この検出出力によつて切換
器５の状態が制御されスピンドルサーボ動作の切
換が行われるが、詳しくは後述する。更にシステ
ムコントローラ１からは、PLL７のVCO（第６図
の74参照）の発振周波数をスイープ若しくは強制
スイープさせるための制御信号、若しくは強制ス
イープ制御信号が供給されるが、この場合の動作
についても後述する。

尚、１９はキーボードを示し、再生装置の操作
パネル又はリモーコントロール用ボードを意味す
る。２０及び２１はトラツキングサーボ及びフオ
ーカスサーボの各システムを示しており、システ
ムコントローラ１により夫々の動作がこれまた制
御されるようになつている。

第３図はフレームシンクサーボ器４の具体例を
示すブロツク図であり、第１図に示した如き再生
EFM信号は、リトリガラブルMMV（モノステー
ブルマルチバイブレータ）４１及び４２へ入力さ
れる。MMV４１は入力信号の正方向の反転にて
トリガされ、MMV４２は負方向の反転にてトリ
ガされ、夫々一定期間Toの論理Ｌ信号を出力す
るものとする。両MMVの出力はオアゲート４３
を介してリトリガラブルMMV４４のトリガ入力
となり、このMMV４４の出力はLPF４５におい
て直流レベルに変換される。この直流レベルは比
較器４６において基準レベル４７とレベル比較さ
れ、この比較出力がシンクサーボ信号となつて、
第２図の切換器５の入力となるのである。尚、
MMV４４とLPV４５とには外部からリセツト信
号が供給されており、シンクサーボオフ時におい
てこのリセツト信号のタイミングにより、MMV
４４とLPF４５との時定数回路のコンデンサが
放電されて初期状態へ復帰するようになつてい
る。よつて、シンクサーホが次にオンとされると
きの整定時間を短くするようにするものである。

ここで、MMV４１，４２の出力パルス幅To
は、フレーム同期信号の期間（最大反転間隔の２
倍）22Tと略等しく設定されている（厳密には
22Tよりも20〜30ns短い）。また、MMV４４の
出力パルス幅T₁はフレーム同期信号の周期（例
えば１／7.35KHz≒136μs）よりも小（例えばフ
レーム同期信号周器の1/2）に設定されているも
のとする。EFM信号のフレームシンクが立上り
から始まるか、立下りから始まるかは、第１図に
示すように定まつておらず、これはEFM信号の
性質に起因する。そのために、入力信号の立上り
及び立下りにより夫々トリガされるMMV４１，
４２が設けられているのである。

いま、入力信号の立上りエツジから次の立上り
エツジまでの間隔若しくは立下りエツジから次の
立下りエツジまでの間隔が22Tとなるのはフレー
ムシンクの場合しかないので、もしデイスクが正
しい線速度で回転していれば、この22Tなる間隔
は約5.09μsとなるから、リトリガラブルMMV４
１，４２の出力パルス幅Toはこの5.09μsよりも
約20〜30ns（次段MMV４４をトリガし得るパル
スとしての幅）短く設定される。

第４図に第３図の回路の動作タイミングチヤー
トが示されており、(A)は線速度が規定値よりも大
なるとき、(B)は略規定値にあるとき、(C)は規定値
よりも小なるときが夫々示されている。すなわ
ち、(A)の如く線速度が大なる場合には、入力のあ
る立上り（立下りでも同様であり以下同じ）エツ
ジから5.09μs経過しないうちに必ず次の立上りエ
ツジが到来するので、MMV４１はトリガされ続
けその出力はローレベルを維持する。(B)の如く略
適正な場合には、フレームシンク部分のみ立上り
エツジ間隔が5.09μsとなるから、MMV４１の出
力には20〜30ns程度の細いパルスがフレームシン
クに同期して得られることになる。次に、(C)のよ
うに線速度が小なる場合は、フレームシンク部分
及びその以外の部分においてもMMV４１の出力
にはパルスが得られることになる。

このように、線速度の大小によりオアゲート４
３の出力パルス数が変化するから、このゲート出
力によつてMMV４４をトリガして所定幅のパル
ス列を発生させてLPF４５により直流変換すれ
ば、結局LPF４５の出力には再生信号のＦ／Ｖ
変換信号が得られることになる。

すなわちデイスクの線速度が正しい場合MMV
４４はフレームシンク部分においてのみトリガさ
れるのでＦ／Ｖ変換信号は所定値を示すが、より
早い場合はMMV４４がトリガされないのでＦ／
Ｖ変換信号は零となり、より遅い場合はMMV４
４がフレームシンクの部分とそれ以外の部分でも
トリガされるのでＦ／Ｖ変換信号は所定値より大
きくなる。このＦ／Ｖ変換出力を、正規線速度に
対応したレベル４７とレベル比較することによつ
てサーボ信号が得られるものである。

ところで、デイスクの線速度の変化に対して
Ｆ／Ｖ変換信号であるLPF（第３図の４５）の出
力電圧がどのように変化するかを第５図をもとに
説明する。

デイスクが正しい線速度υ₂₂よりも早く回転し
ている場合は第４図ＡのようにMMV４４のトリ
ガパルスが生じないから、出力電圧もゼロであ
る。また正しい線速度υ₂₂よりもごくわずか遅く
回転している場合は、各フレームシンク毎に
MMV４４のトリガパルスが生じ、よつて出力電
圧はフレームシンク周波数である7.35KHzに相当
した値となる。線速度がυ₂₂よりもだんだん遅く
なると、フレームシンク周波数自体も7.35KHzか
ら低下していくから出力電圧もそれにつれて低下
していく、。ところが、線速度が正しい線速度υ₂₂
よりも約4.5％程遅いυ₂₁になると、21Tが22T相
当の時間幅（5.09μs）になるので、遷移間隔が
22Tであるフレームシンク以外に信号中に含まれ
る21Tの遷移間隔のところでもMMV４４のトリ
ガパルスが生じ、そのため、出力電圧は急に増加
する。以下線速度がだんだん遅くなつていくにつ
れて同様の変化をする。また、線速度が非常に遅
くなると、MMV４４がトリガされてから出力パ
ルスが終了するまでの間に次のトリガパルスが到
来するので、MMV４４はトリガされ続け、よつ
て出力電圧は最大値に飽和する。

このように第５図に示したような特性をもつ
LPF出力電圧とレベル４７との差信号をサーボ
信号とするわけであるが、レベル４７を、正しい
フレームシンク周波数7.35KHzに相当する値（第
５図の所定値ａ）にすると、LPFの出力電圧は
υ₂₂以外にυ₂₁やυ₂₀等の線速度においても所定値ａ
と等しくなるので、安定点がいくつもあることに
なり、正しいサーボができない。しかしレベル４
７を第５図のｂのように、7.35KHzに相当する値
よりも十分に低く（たとえば半分程度）設定すれ
ば安定点は正しい線速度υ₂₂の一ケ所だけとなり、
よつてほぼ正確な線速度サーボをおこなうことが
できる。

すなわち、第３図の回路方式により再生信号の
最大反転間隔のｎ倍（実施例ではｎ＝２）の期間
を基準の期間と比較することによつて検出してこ
の検出信号に対応した信号すなわちＦ／Ｖ変換信
号を発生せしめ、この信号と基準値とを比較し
て、フレームシンクサーボ信号を得ているのであ
る。このサーボ信号を用いてスピンドルモータを
駆動すれば、記録デイスクをほぼ正確な線速度で
駆動することができる。起動時やサーチ（アドレ
ス情報の探索）動作時のように、再生信号からク
ロツク情報が抽出不可能な場合にこのフレームシ
ンクサーボが極めて有用となるものである。

次に、クオーツサーボ機能の詳細につき説明す
る。ワウフラツタを有しつつ回転している記録デ
イスクから再生されるデイジタル情報は、いつた
んRAM９（第２図参照）へ書込まれた後、一定
のクロツク信号により読出されてＤ／Ａ変換され
ることにより、ワウフラツタのない高品質のオー
デイオ信号となる。この場合、RAMの容量に限
りがあるために、読出す速度と書込む速度とが平
均的に丁度等しくなければ、RAM内の記憶情報
は空になるか又はその逆にあふれることになる。
こうなると再生音はとぎれとぎれの状態になつて
しまう。

そこで、楽音信号を再生する場合には、クオー
ツサーボを動作させてデイスク線速度を一定に維
持し書込み速度を常に読出し速度と合致させるよ
うにする。すなわち、第２図の復調器８から得ら
れる再生フレームシンクの分周出力と基準フレー
ムシンク信号の分周出力との位相を位相比較器１
４において比較し（勿論周波数が適当であれば再
生及び基準フレームシンク信号を直接比較しても
よい）、この位相差に応じた信号をサーボ信号と
してスピンドルモータへ印加するようにしてい
る。しかし、この位相誤差のみではサーボとして
の適当なダンピング特性が得られないことから、
更に周波数誤差をも導入して位相誤差とミキシン
グする必要がある。

そこで、クロツク抽出用PLL７のLPF出力電
圧が再生クロツク信号の周波数に対応しているこ
とから、この電圧を基準電圧と比較して比較出力
を周波数誤差情報として用い加算器１７において
位相誤差情報と加算してクオーツサーブ信号を得
ているのである。このクオーツサーボをかけるこ
とによつて始めてRAM９の読出し及び書込み速
度が平均的に丁度等しい正確な線速度サーボが可
能となる。従つて、起動に際しては、スピンドル
モータの回転数をある程度までもつて行くために
加速（ACC）動作続いて保持（HLD）動作がな
され、しかる後にクロツク信号が抽出されなくて
もある程度規定線速度近くの速度制御が可能なフ
レームシンク（SYNC）サーボ動作とする。その
後、再生フレームシンクが検出されたことを確認
した後にクオーツサーボ（QRTZ）サーボ動作に
切替え常に一定の規定線速度が維持されるような
動作がなされるようになつている。

第６図は再生EFM信号からセルフクロツク情
報を抽出するためのPLL７のブロツク図であり、
再生信号Ａはエツジ検出器７１に入力され、再生
信号Ａのレベル遷移タイミングに同期したパルス
Ｂが発生される。このエツジパルスＢは正規のク
ロツク信号の半周期に略等しいパルス幅を有する
ように設定されている。このエツジパルスは位相
比較器７２の１入力となり、VCO７４の出力Ｃ
と位相比較される。この位相差出力はLPF７３
により直流化されてVCO７４の制御信号となる。
このVCO７４の出力を波形整形器７５によりパ
ルス化して再生クロツク信号として出力してい
る。尚、PLLをすばやくロツクさせるために
LPF７３の出力を用いてスイープ制御が行われ
るが、スイープ制御器７６はVCO７４の発振周
波数を所定の上限及び下限の間で掃引するように
制御するものである。また、PLLのミスロツク
を解除するためにPLL７へ外乱を加えて先のス
イープ動作よりも更に早い強制スイープを行わせ
るべく、強制スイープ制御信号がスイープ制御器
７６へ印加されており、これらのスイープ制御及
び強制スイープ制御は第２図のシステムコントロ
ーラ１からの指令によつてなされる。

第７図は、第６図のPLL７の動作波形であり、
Ａ〜Ｃは第６図のブロツクの信号Ａ〜Ｃの波形を
対応して示している。図から判るようにVCO７
４の出力には、正規線速度において4.3218MHz
（輝線スペクトル成分）の正弦波が得られ、クロ
ツク抽出が可能となる。

第８図は第２図の復調器８に含まれるフレーム
シンク検出器の回路図であり、再生EFM信号は
エツジ検出器８１の入力とされ、再生信号のレベ
ル遷移タイミングに応答したパルスが生成され
る。このエツジパルスは再生クロツク信号により
動作する23ビツトシフトレジスタ８２へ順次書込
まれる。このシフトレジスタ８２の第２ビツト乃
至第11ビツトの合計10ビツト出力はナンドゲート
８３の入力となつており、またシストレジスタの
第13ビツト乃至第22ビツトの合計10ビツト出力は
ナンドゲート８４の入力となつている。両ナンド
ゲートの出力とシフトレジスタ８２の第１ビツ
ト、第12ビツト及び第23ビツトの出力とが５入力
アンドゲート８５の各入力とされ、このゲートの
出力はカウンタ８６のリセツト信号となつてい
る。当該カウンタは再生クロツクを入力としてお
り、このカウンタ出力がフレームシンク検出信号
として導出されシステムコントローラ１へ供給さ
れる。

再生EFM信号中にフレームシンク信号が含ま
れかつこのフレームシンク信号が入力され終つた
時点において、シフトレジスタ８２の内容は図示
の如くなつている。よつて、この時点におけるア
ンドゲート８５の出力は論理Ｈ(1)レベルを示し、
他の場合にはすべて論理（０）レベルを示すこと
になる。従つて、カウンタ８６を再生信号の１フ
レーム相当分すなわち588ビツトカウンタとすれ
ば、フレームシンク終了時点でカウンタ８６は必
ず零にリセツトされるから、フレームシンク検出
信号は再生フレームシンクが検出されている時は
論理Ｌレベルとなつて導出される。一方カウンタ
８６が再生クロツクを588個カウントした時フレ
ームシンクの到来がなければカウンタ８６はリセ
ツトされず論理Ｈ信号を出力するのでこのカウン
タ出力を監視することによつて再生フレームシン
クの検出の有無（正しい再生クロツクが抽出され
ているか否か）が識別可能となる。

この再生フレームシンクが検出されている場合
にのみフレームシンクサーボからクオーツサーボ
への切換が行われるし、またフレームシンクサー
ボ中に再生フレームシンクが検出されていない場
合には、クオーツサーボへの移行は不可能である
ことから、PLL７を強制スイープしてクロツク
情報への強制引込みを制御するようにするもので
ある。

第９図は第６図におけるスイープ制御器７６の
具体例を示す図であり、両図において同等部分は
同一符号により示し説明を省略する。異なるレベ
ルを有する直流電圧Vg及びVhが夫々スイツ７０
１，７０２を介して更には抵抗R₃，R₄を介して、
ループフイルタ７３を構成するアンプOP₁の逆相
入力へ印加される。尚、フイルタ７３はアンプ
OP₁とコンデンサC₁との他に抵抗R₁，R₂による
アクテイブフイルタ構成となつている。スイツチ
７０１，７０２の制御のために、３入力ノアゲー
トG₁，G₂よりなるＲ−Ｓフリツプフロツプ７０
３が設けられており、ゲートG₁の出力Ｃにより
スイツチ７０１が、ゲートG₂の出力Ｄによりス
イツチ７０２が夫々オンオフされる。

更にループフイルタ７３の出力Ｈすなわち
VCO７４の制御入力電圧レベルの上限及び下限
を定めるためにレベル比較器７０４，７０５が設
けられている。一方の比較器７０４の逆相入力に
は上限レベルを定める電圧Vmが印加され、他方
７０５の正相入力には下限レベルを定める電圧
Vnが印加されている。両比較器７０４，７０５
の正相及び逆相入力にはLPF７３の出力Ｈが供
給される。そして、両比較器７０４，７０５の出
力Ｉ，Ｊは夫々フリツプフロツプ７０３のゲート
G₂及びG₁の１入力となり、セツト、リセツト入
力として用いられる。ゲートG₁及びG₂の残余の
入力にはスイープの制御信号Ａが印加され掃引制
御が行われる。

抵抗R₄の両端にはスイツチ７０６が設けられ
ており、強制スイープ制御信号Ｂによりオンとな
つて抵抗R₄を短絡する。

第１０図は第９図の回路の動作を示す図であ
り、Ａ〜Ｊは第９図の回路の各部信号Ａ〜Ｊの波
形を夫々対応して示している。なお、Ｅ及びＦは
スイツチ７０１及び７０２のオンオフタイミング
を示すチヤートであり、Ｇはフイルタのコンデン
サC₁の充放電電流を示す波形である。スイープ
制御信号ＡがＨレベルにあれば、フリツプフロツ
プ７０３はリセツト状態にクランプされているか
らスイープ動作は何等生じない。当該信号ＡがＬ
レベルとなれば、フリツプフロツプ７０３はリセ
ツト状態から解放されスイープ可能となる。い
ま、強制スイープ制御信号ＢがＨレベルとしてス
イツチ７０６がオフになつているとする。この時
スイツチ７０１がオンとすると、コンデンサC₁
へＧにて示す充放電電流が流れ、LPF７３の出
力はＨのように次第に低下する。この出力レベル
が下限レベルVn（4V）に達すると比較器７０５
から出力がＪのように発生されてフリツプフロツ
プ７０３をセツトする。よつて、フリツプフロツ
プ７０３の出力はＣ，Ｄのように反転してスイツ
チ７０１がオフ、７０２がオンとなるから、負電
圧VhがコンデンサC₁へ印加され、Ｇに示すよう
にコンデンサC₁の放電が行われる。これによつ
て、LPF７３の出力はＨのように下限レベルVn
から上限レベルVm（6V）へ向けて次第に上昇す
る。

上限レベルVmへ達すると比較器７０４が動作
してフリツプフロツプ７０３をリセツトするか
ら、スイツチ７０１と７０２とのオンオフ状態が
逆転し、再び上限から下限へ向けてLPF出力Ｈ
が変化する。こうして、VCO７４の発信出力周
波数がある範囲をもつて増減を繰返すいわゆるス
イープ動作をなす。例えば、4.3218MHz±200K
Hzの範囲を約10msの間にスイープを行うように
される。このスイープは比較的ゆつくりであり、
PLLにとつては小さな外乱にすぎないのでPLL
は一旦再生クロツク周波数にロツクすれば、再び
ロツクはずれを起すことがない。またスイープ範
囲が±200KHzであり、スプリアスの間隔（254K
Hz）より内側であるため、デイスクが正しい線速
度で回転している限り、PLLはスプリアスにミ
スロツクすることはない。

サーチ時等このPLLがスプリアスにミスロツ
クし、そのミスロツクを解除する場合には、強制
スイープ制御信号ＢがＬレベルとなり、スイツチ
７０６をオンとする。よつて、抵抗R₄が短絡さ
れることになつてコンデンサC₁への充放電電流
が大となり、スイープ速度がより大（例えば通常
スイープの約100倍）となる。この場合の各部タ
イミングチヤートが第１０図の右端部に強制スイ
ープとして示されている。すなわち、PLLには
大きな外乱が与えられたことになり、PLLはロ
ツクを維持できなくなりミスロツクは解除され強
制スイープが開始されるのである。この強制スイ
ープ信号Ｂは、PLLがミスロツクから十分抜け
出せる程度の時間幅（たとえば数10μs程度）だけ
Ｌになつていればよいから、システムコントロー
ラは強制スイープ信号ＢをＬにしたあと数10μs程
度でＨに戻す。すると、その後は通常のスイープ
速度となる。そしてシステムコントローラは再び
フレームシンクの有無を監視し、所定時間（たと
えば第９図の１スイープ周期である10ms程度）
たつてもまだフレームシンクが検出されないとき
は再び強制スイープをおこなう。このような動作
をフレームシンクが検出されるまで繰り返すこと
によりPLLを正しくロツクさせることができる。

叙上の構成を用いて、スピンドルモータの起動
から正常な線速度となる安定状態までの動作を行
わせる場合のフローチヤートの例が第１１，１２
図に示されている。起動指令に応答してピツクア
ツプ用レーザダイオード（LD）が活性化される。
このダイオードの安定化までの時間（約200ms）
が考慮された後に、スピンドルモータの加速
（ACC）動作が開始されると同時にフオーカスサ
ーボ引込み動作も開始される。このACC動作は
約500msの間行われその後回転数を略一定に維持
するホールド（HLD）動作となる。フオーカス
サーボがロツクするのは、フオーカスサーボ引込
み指令が発生されてから早くても100ms以後であ
る（この100msはフオーカスレンズがデイスクか
ら最も離れた位置からデイスクへ近づく動作をな
す期間である）から、この間のACC動作により
デイスク回転数はある程度上昇し、500ms後には
500rpmの回転数へ達するようになつている。こ
れはデイスク最内周のトラツク半径（約24mm）位
置において（起動時はピツクアツプが常にこの半
径位置にあるようになされている）規定線速度を
得る回転数に近いものである。

ACC動作後のHLD動作中において、フオーカ
スサーボロツク状態を検出するのであるが、起動
は必ずトラツクが存在する位置で行われるからこ
の検出は再生RF信号のレベル検出により行われ
る。ここで、フオーカスサーボがロツクしていな
ければ、トラツキングサーボが動作し得ないため
に再生クロツクの抽出も不可となることから、フ
オーカスサーボループをオープンとして再びフオ
ーカスサーボ引込み動作が繰返されるのである。
２度試みてもフオーカス引込みが不可能な場合は
起動不能としてイジエクトするようになつてい
る。

フオーカスサーボがロツクしていれば、次にト
ラツキングサーボループがオンとされ、一定時間
後（ロツクが安定した後）にフレームシンク
（SYNC）サーボ動作に切換えられる。SYNCサ
ーボの間再生フレームシンクが検出されているか
否かの判別が復調器８により行われる。フレーム
シンクの検出がなされていなければ、デイスク回
転数が正しい値からまだ大きくずれている（約±
4.6％を越える範囲であり、この範囲はPLLのス
イープ範囲である4.3218MHz±20.0KHzの範囲と
略一致する）状態にあるか又はスプリアスにミス
ロツクしていることになるから、当然クオーツサ
ーボへの移行は不可能である。従つて、再びRF
信号のチエツクを行い（これは強い外部振動等に
よつてフオーカスはずれをおこしていないかをチ
エツクするためである）フオーカスサーボのロツ
クの有無が調べられる。ロツクはずれであればス
トツプモードとなる。再生RF信号が良好であれ
ば、PLLの強制スイープ制御（第８図における
強制スイープ制御信号の供給がなされる）が行わ
れ、前述の如く例えば10ms経過後に再びフレー
ムシンクの検出の有無が判別される。

すなわち、再生クロツク情報にPLLがロツク
すればフレームシンクが検出されることから、そ
れまでの間はこの強制スイープの制御動作が繰返
し行われる。そして例えば、このループを所定回
数繰返し行つてもフレームシンクが検出できなけ
ればイジエクトモードへ移行する。これはデイス
クが著しくよごれている場合や、デイスクをうら
返しに装着してしまつた場合等を考慮しているか
らである。フレームシンクが検出されれば、始め
てクオーツサーボへ切換わり以後線速度一定の動
作が行われる。

上述のように、フレームシンクサーボオン後に
おいて再生RF信号が良好であつてもフレームシ
ンクの検出が不可能な場合が生ずるのは、フレー
ムシンクサーボオン後瞬時に線速度が正しくなる
わけではなくデイスクの慣性モーメント等によつ
てある程度の時間がかかるからであり、それまで
単に待期状態としないのはクロツクの抽出をでき
るだけ早くするためである。

次に、アドレス情報を探索することにより所望
情報の再生をなすいわゆるサーチ動作時における
スピンドルサーボの動作制御につき説明する。こ
のアドレス情報は、１フレームの特定場所に１ビ
ツト記録さており、98フレームすなわち98ビツト
によつて１つのアドレス単位が構成されている。
98ビツト中の最後の16ビツトがCRC
（Cyclic′ Redundancy Check）符号となつてお
り、誤り検出可能なようになされている。

サーチ時には、目標とするサーチアドレスを指
定しておき、記録デイスクとピツクアツプ情報検
出点とのデイスク半径方向相対位置の早送り動作
（スライダ制御）をなしつつアドレス比較が行わ
れるものである。更に詳しくは、早送り動作を少
し行つてはこれを停止させてトラツキングサーボ
をかけ、再生クロツクを抽出してアドレス情報を
読みサーチアドレスと比較するということを何度
も繰返す。従つて、早送りを止めてアドレス情報
を判読可能となるまでの時間はできるだけ少ない
方がサーチ動作の短縮に望ましい。一方、早送り
中はピツクアツプは次々とトラツクを横切り、
RF信号波形は非常に乱れているから、フレーム
シンクサーボのサーボ信号も誤差が大きくシンク
サーボをかけることは得策ではない。よつて、早
送り中はシンクサーボをオフとして回転数保持
（HLD）動作に切換える。

所定距離の早送りをなした後にアドレス情報を
読みこれとサーチアドレスとを比較する必要があ
るが、かかるアドレス読込み期間は再生クロツク
を抽出する必要性から所定線速度若しくはそれに
近い速度に制御する必要が生じる。従つて、この
期間はフレームシンクサーボ動作に切換えるよう
にするのである。すなわち、HLD動作をなしつ
つ所定距離の早送りを行つてサーチアドレスに近
づき、このHLD動作をオフとして次にフレーム
シンクサーボ動作に切換えてアドレスの読込み比
較を行う。

ここで、早送り時には先述した如くフレームシ
ンクサーボの誤差が大となつており、よつてこの
間この大きな誤差電圧が第３図のLPF４５等の
コンデンサに印加される。そうなると、早送りを
停止してフレームシンクサーボ動作へ切換えた時
点でスピンドルモータへ大きな電流が供給される
ことになり、一度線速度が大きくずれた後に正し
いサーボ動作が行われる。そのために、クロツク
抽出用PLL７が再びロツクするまでの時間が長
くなつてサーチ動作を長くする要因となる。そこ
で、この欠点を防ぐために、シンクサーボオフの
場合システムコントローラ１からリセツト信号を
発生して第３図のフレームシンクサーボ系統のコ
ンデンサを放電させるようにしているのである。

第１３図はサーチ動作の一例を示すチヤトであ
り、目標とすべきサーチアドレスよりも小なるア
ドレス部分からサーチを開始した場合が示されて
いる。t₀〜t₁の期間は順方向早送り動作（FAST
FWD1）期間であり、この間はHLD動作により
デイスクは一定回転数に維持されつつ半径方向に
所定距離移動する。t₁〜t₂の間はシンクサーボ動
作としつつアドレスを読みかつサーチアドレスと
の比較が行われる。サーチアドレスがより大であ
るから、t₂〜t₃の間HLD動作としつつFAST
FWD1が再び行われ、t₃〜t₄の間シンクサーボ動
作としつつアドレス比較が行われる。この時サー
チアドレスを越えているから、次のt₄〜t₅の間は
HLD動作としつつ所定距離の逆方向早送り
（FAST RVS）をなし、t₅〜t₆の間でシンクサー
ボ動作でアドレス比較がなされる。ここでサーチ
アドレスよりも小となつたことから、t₆〜t₇の間
はHLD動作としつつ、前記順又は逆方向早送り
動作（FAST FWD1又はFAST RVS）より短
い所定距離ピツクアツプを送るFAST FWD2動
作をとする。

t₇〜t₈の間にシンクサーボにしてアドレスが比
較され、サーチアドレスを越えたことが検出され
ると、次に早送り動作ではなく、トラツキングミ
ラー等によるいわゆるジヤンプ動作がおこなわれ
る。すなわち、トラツキングミラーの回動角を瞬
時に変化させて、情報検出点であるスポツト光を
隣接トラツクに飛び越させる動作を行う。このジ
ヤンプ動作は２段階に分かれている。まずt₈〜t₉
の間はジヤンプリバース（逆方向の隣接トラツク
へのジヤンプ）を数〜数10トラツクだけおこなつ
てから（これをマルチジヤンプリバースとよぶ）、
アドレス比較をおこなう。１トラツクのジヤンプ
動作は瞬時（100〜500μs程度）におこなわれる。
よつて再生信号が乱れる時間もその程度である。
よつて上記のように数〜数10トラツクのジヤンプ
をたとえば数ms間隔でおこなうようにすれば、
再生信号は数ｍｓ毎に数100μsだけ乱れている波
形となり、この程度の乱れであればシンクサーボ
によつて線速度を制御することは十分可能であ
る。よつて、マルチジヤンプリバース中はデイス
ク回転の制御はシンクサーボにより行う。マルチ
ジヤンプリバースを行つてt₉〜t₁₀の間でアドレス
比較を行い、サーチアドレスを越えたことがわか
ると、t₁₀移行は１トラツクだけジヤンプフオワ
ード（順方向の隣接トラツクへジヤンプする）し
てアドレス比較をする、という動作をサーチアド
レスに達するまで行う。ジヤンプフオワードの期
間も勿論シンクサーボで回転制御がこおなわれ
る。t₁₁においてサーチアドレスに達したあとは、
PLAYモードが指定されていればクオーツサーボ
にして通常再生となり、PAUSEモードが指定さ
れていればポーズ動作となる。ポーズ動作とは、
そのサーチアドレス点で１トラツクだけジヤンプ
リバースする動作が繰返されることである。ポー
ズ動作中はこのように１回転時間である数100ｍ
ｓ毎に１回のジヤンプ時間である数100μsだけ再
生信号が乱されるのみであり、この程度の乱れで
あれば、クオーツサーボによつて回転制御をおこ
なうことは十分可能であり、よつてデイスク回転
制御はクオーツサーボに切換えてもよいし、シン
クサーボのままとしてもよい。

なお、第１３図における各ステツプはサーチア
ドレスを越えるまで繰返しておこなわれる。

尚、第１３図に示した例は単なる一例であつて
種々の変形が可能であり、要はスライダ送り中は
HLD動作としアドレス読込み時はフレームシン
クサーボ動作とする点に意義がある。

叙上の如く、本発明によればアドレス情報サー
チ時における早送り期間はHLD制御を行い、そ
れ以外はフレームシンクサーボ制御を行つてアド
レスの読取比較を可能にしているから、正確なサ
ーチがより短時間にて行われ得ることになる。

【図面の簡単な説明】

第１図はEFM信号の一部フオーマツト例を示
す図、第２図は本発明の実施例のためのブロツク
図、第３図はフレームシンクサーボ回路のブロツ
ク図、第４図は第３図はフレームシンクサーボ回
路のブロツク図、第４図は第３図の回路の動作を
説明する図、第５図はフレームシンクサーボの特
性図、第６図はPLLのブロツク図、第７図は第
６図の回路の動作波形図、第８図はフレームシン
ク信号検出回路図、第９図はPLL掃引回路図、
第１０図は第９図の回路動作を説明する図、第１
１図及び第１２図はデイスク起動時の動作を示す
フローチヤート、第１３図はサーチ時の動作の一
例を説明する図である。 主要部分の符号の説明、１……システムコント
ローラ、２……ピツクアツプ、４……フレームシ
ンクサーボ器、６……スピンドル駆動器、７……
PLL、８……復調器、９……RAM、１４……位
相比較器。

Claims (1)

【特許請求の範囲】
1. １ アドレス情報と最大間隔の反転がｎ回（ｎは
   １以上の整数）連続する同期信号とを含むデイジ
   タル信号が記録された記録デイスクに対してピツ
   クアツプをデイスク半径方向に早送りし、前記早
   送り中止後前記ピツクアツプにより前記アドレス
   情報を抽出し、指定アドレスと比較する動作をく
   り返して指定アドレスを探索するアドレス情報探
   索時における記録デイスクの回転制御方式であつ
   て、前記早送り期間中は所定の一定電圧又は電流
   をモータに供給することによつてデイスク回転を
   略一定に制御すると共に、前記アドレス抽出期間
   中は、前記最大反転間隔のｎ倍の期間を検出し、
   その検出信号を利用して前記記録デイスクの回転
   を制御することを特徴とする方式。